JPH0529528A - 半導体集積回路装置およびそれに用いるリードフレーム - Google Patents
半導体集積回路装置およびそれに用いるリードフレームInfo
- Publication number
- JPH0529528A JPH0529528A JP3179184A JP17918491A JPH0529528A JP H0529528 A JPH0529528 A JP H0529528A JP 3179184 A JP3179184 A JP 3179184A JP 17918491 A JP17918491 A JP 17918491A JP H0529528 A JPH0529528 A JP H0529528A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- bus bar
- wire
- leads
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【目的】 バスバーリードを有するリードオンチップ構
造の樹脂封止形ＬＳＩパッケージにおいて、バスバーリ
ードとその上を跨ぐワイヤとがショートする不良を防止
する。 【構成】 信号用端子を構成するインナーリード部６Ａ
のボンディングエリアに凹溝９を設け、ボンディングエ
リアよりも先端側を高くすることによって、インナーリ
ード部６Ａの近傍でワイヤ８が高く持ち上げられるよう
にした。
造の樹脂封止形ＬＳＩパッケージにおいて、バスバーリ
ードとその上を跨ぐワイヤとがショートする不良を防止
する。 【構成】 信号用端子を構成するインナーリード部６Ａ
のボンディングエリアに凹溝９を設け、ボンディングエ
リアよりも先端側を高くすることによって、インナーリ
ード部６Ａの近傍でワイヤ８が高く持ち上げられるよう
にした。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびそれに用いるリードフレームに関し、例えばバスバ
ーリードを有するリードオンチップ（LeadOn Chip；Ｌ
ＯＣ）構造の樹脂封止形ＬＳＩパッケージに適用して有
効な技術に関するものである。
よびそれに用いるリードフレームに関し、例えばバスバ
ーリードを有するリードオンチップ（LeadOn Chip；Ｌ
ＯＣ）構造の樹脂封止形ＬＳＩパッケージに適用して有
効な技術に関するものである。
【０００２】
【従来の技術】日経ＢＰ社、１９９１年２月１日発行の
「日経マイクロデバイス２月１日号」Ｐ８９〜Ｐ９７に
は、バスバーリードを有するリードオンチップ構造の樹
脂封止形ＬＳＩパッケージが記載されている。
「日経マイクロデバイス２月１日号」Ｐ８９〜Ｐ９７に
は、バスバーリードを有するリードオンチップ構造の樹
脂封止形ＬＳＩパッケージが記載されている。
【０００３】図４に示すように、このＬＳＩパッケージ
は、パッケージ本体２０に封止された半導体チップ２１
の主面上に絶縁テープ２２を介してリード２３のインナ
ーリード部を配置している。
は、パッケージ本体２０に封止された半導体チップ２１
の主面上に絶縁テープ２２を介してリード２３のインナ
ーリード部を配置している。
【０００４】上記リード２３のインナーリード部と半導
体チップ２１のボンディングパッド２４とは、ワイヤ２
５を介して結線されているが、特に電源用および接地用
のリードとしてバスバーリード２６が設けられており、
このバスバーリード２６とボンディングパッド２４との
間もワイヤ（図示せず）を介して結線されている。
体チップ２１のボンディングパッド２４とは、ワイヤ２
５を介して結線されているが、特に電源用および接地用
のリードとしてバスバーリード２６が設けられており、
このバスバーリード２６とボンディングパッド２４との
間もワイヤ（図示せず）を介して結線されている。
【０００５】上記バスバーリードを有するリードオンチ
ップ構造のＬＳＩパッケージは、半導体チップの主面上
のどの箇所にも短距離で電源を供給することができるの
で、電源ノイズが低減され、回路の高速動作を実現する
ことができるという利点がある。
ップ構造のＬＳＩパッケージは、半導体チップの主面上
のどの箇所にも短距離で電源を供給することができるの
で、電源ノイズが低減され、回路の高速動作を実現する
ことができるという利点がある。
【０００６】
【発明が解決しようとする課題】ところが、バスバーリ
ードを有するリードオンチップ構造のＬＳＩパッケージ
は、半導体チップの主面上の中央部にボンディングパッ
ドを配置し、このボンディングパッドとリードとを結線
するワイヤをバスバーリードの上を跨ぐようにボンディ
ングするので、ワイヤボンディング工程あるいは樹脂モ
ールド工程でこのワイヤとバスバーリードとがショート
することがある。
ードを有するリードオンチップ構造のＬＳＩパッケージ
は、半導体チップの主面上の中央部にボンディングパッ
ドを配置し、このボンディングパッドとリードとを結線
するワイヤをバスバーリードの上を跨ぐようにボンディ
ングするので、ワイヤボンディング工程あるいは樹脂モ
ールド工程でこのワイヤとバスバーリードとがショート
することがある。
【０００７】このショートの危険性を回避するためにワ
イヤループ全体を高くすると、パッケージが厚くなるた
め、近年の傾向であるパッケージの薄形化を実現するこ
とができない。
イヤループ全体を高くすると、パッケージが厚くなるた
め、近年の傾向であるパッケージの薄形化を実現するこ
とができない。
【０００８】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、バスバーリードを有する
リードオンチップ構造の樹脂封止形ＬＳＩパッケージに
おいて、バスバーリードとその上を跨ぐワイヤとがショ
ートする不良を有効に防止することのできる技術を提供
することにある。
れたものであり、その目的は、バスバーリードを有する
リードオンチップ構造の樹脂封止形ＬＳＩパッケージに
おいて、バスバーリードとその上を跨ぐワイヤとがショ
ートする不良を有効に防止することのできる技術を提供
することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
通りである。
発明のうち、代表的なものの概要を説明すれば、以下の
通りである。
【００１１】本発明は、バスバーリードを有するリード
オンチップ構造の樹脂封止形ＬＳＩパッケージにおい
て、リードの先端をボンディングエリアよりも高くする
ものである。
オンチップ構造の樹脂封止形ＬＳＩパッケージにおい
て、リードの先端をボンディングエリアよりも高くする
ものである。
【００１２】
【作用】上記した手段によれば、リードの先端をボンデ
ィングエリアよりも高くすることにより、リードの近傍
のワイヤが高く持ち上げられるので、ワイヤループ全体
を高くしなくとも、バスバーリードとその上を跨ぐワイ
ヤとの隙間を広くすることができる。
ィングエリアよりも高くすることにより、リードの近傍
のワイヤが高く持ち上げられるので、ワイヤループ全体
を高くしなくとも、バスバーリードとその上を跨ぐワイ
ヤとの隙間を広くすることができる。
【００１３】
【実施例１】図１は、本発明の一実施例であるＬＳＩパ
ッケージの要部を示す断面図、図２は、このＬＳＩパッ
ケージの一部を破断して示す斜視図である。
ッケージの要部を示す断面図、図２は、このＬＳＩパッ
ケージの一部を破断して示す斜視図である。
【００１４】図２に示すように、本実施例のＬＳＩパッ
ケージ１は、樹脂封止形パッケージの一種のＳＯＪ(Sma
ll Outline J-lead package)であり、例えば４００〔ｍ
ｉｌ〕幅のパッケージサイズを有している。
ケージ１は、樹脂封止形パッケージの一種のＳＯＪ(Sma
ll Outline J-lead package)であり、例えば４００〔ｍ
ｉｌ〕幅のパッケージサイズを有している。
【００１５】ＬＳＩパッケージ１のパッケージ本体２
は、例えばシリコーンフィラーを添加したエポキシ系樹
脂からなり、その内部にはシリコン単結晶からなる長方
形の半導体チップ３が封止されている。この半導体チッ
プ３の主面には、例えば１６メガビット〔Mbit〕の大容
量を有するＤＲＡＭが形成されている。半導体チップ３
の主面の短辺側には、チップ支持用リード６Ｃが設けら
れている。
は、例えばシリコーンフィラーを添加したエポキシ系樹
脂からなり、その内部にはシリコン単結晶からなる長方
形の半導体チップ３が封止されている。この半導体チッ
プ３の主面には、例えば１６メガビット〔Mbit〕の大容
量を有するＤＲＡＭが形成されている。半導体チップ３
の主面の短辺側には、チップ支持用リード６Ｃが設けら
れている。
【００１６】上記半導体チップ３の主面上には、絶縁テ
ープ４が接着されている。この絶縁テープ４は、例えば
ポリイミド系樹脂からなり、エポキシ樹脂系またはポリ
イミド樹脂系の接着剤によって半導体チップ３に接着さ
れている。
ープ４が接着されている。この絶縁テープ４は、例えば
ポリイミド系樹脂からなり、エポキシ樹脂系またはポリ
イミド樹脂系の接着剤によって半導体チップ３に接着さ
れている。
【００１７】半導体チップ３の主面の中央部には、半導
体チップ３の長辺方向に沿って複数のボンディングパッ
ド５が設けられている。また、絶縁フィルム４の上に
は、半導体チップ３の長辺方向に沿ってリードのインナ
ーリード部６Ａが配置されている。インナーリード部６
Ａは、パッケージ本体２の長辺の側面から外方に延在す
るアウターリード部６Ｂと一体に構成されている。
体チップ３の長辺方向に沿って複数のボンディングパッ
ド５が設けられている。また、絶縁フィルム４の上に
は、半導体チップ３の長辺方向に沿ってリードのインナ
ーリード部６Ａが配置されている。インナーリード部６
Ａは、パッケージ本体２の長辺の側面から外方に延在す
るアウターリード部６Ｂと一体に構成されている。
【００１８】リードのそれぞれには、規格に基づき所定
の番号が付されている。本実施例のＬＳＩパッケージ１
は、例えば２４本のリードを有し、図２に示すように、
パッケージ本体２の手前の左端から右端に沿って１番端
子〜６番端子、９番端子〜１４番端子が配置され、パッ
ケージ本体２の向こう側の右端から左端に沿って１５番
端子〜２０番端子、２３番端子〜２８番端子が配置され
ている。
の番号が付されている。本実施例のＬＳＩパッケージ１
は、例えば２４本のリードを有し、図２に示すように、
パッケージ本体２の手前の左端から右端に沿って１番端
子〜６番端子、９番端子〜１４番端子が配置され、パッ
ケージ本体２の向こう側の右端から左端に沿って１５番
端子〜２０番端子、２３番端子〜２８番端子が配置され
ている。
【００１９】上記２４本の端子のうち、パッケージ本体
２の手前の１番端子および１４番端子は電源〔ＶCC〕用
端子であり、パッケージ本体２の向こう側の１５番端子
および２８番端子は接地〔ＶSS〕用端子である。
２の手前の１番端子および１４番端子は電源〔ＶCC〕用
端子であり、パッケージ本体２の向こう側の１５番端子
および２８番端子は接地〔ＶSS〕用端子である。
【００２０】なお、２番端子はデータ入力信号端子、３
番端子は空き端子、４番端子はライトイネーブル信号端
子、５番端子はロウアドレスストローブ信号端子、６番
端子、９〜１３番端子、１６〜２０番端子および２３番
端子はアドレス信号端子、２４番端子は空き端子、２５
番端子はカラムアドレスストローブ信号端子、２６番端
子は空き端子、２７番端子はデータ出力端子である。
番端子は空き端子、４番端子はライトイネーブル信号端
子、５番端子はロウアドレスストローブ信号端子、６番
端子、９〜１３番端子、１６〜２０番端子および２３番
端子はアドレス信号端子、２４番端子は空き端子、２５
番端子はカラムアドレスストローブ信号端子、２６番端
子は空き端子、２７番端子はデータ出力端子である。
【００２１】上記リードのアウターリード部６Ｂ、イン
ナーリード部６Ａおよび前記チップ支持用リード６Ｃの
それぞれは、リードフレームから切断され、かつ成形さ
れている。リードフレームは、例えば４２アロイなどの
Ｆｅ−Ｎｉ合金、またはＣｕで構成されており、その板
厚は２００〜２５０μｍ程度である。
ナーリード部６Ａおよび前記チップ支持用リード６Ｃの
それぞれは、リードフレームから切断され、かつ成形さ
れている。リードフレームは、例えば４２アロイなどの
Ｆｅ−Ｎｉ合金、またはＣｕで構成されており、その板
厚は２００〜２５０μｍ程度である。
【００２２】上記２４本の端子のうち、電源〔ＶCC〕用
端子である１番端子および１４番端子は、図１の手前の
絶縁フィルム４上に配置したバスバーリード７を介して
一体に構成されている。また、接地〔ＶSS〕用端子であ
る１５番端子および２８番端子は、パッケージ本体２の
向こう側の絶縁フィルム４上に配置したバスバーリード
７を介して一体に構成されている。
端子である１番端子および１４番端子は、図１の手前の
絶縁フィルム４上に配置したバスバーリード７を介して
一体に構成されている。また、接地〔ＶSS〕用端子であ
る１５番端子および２８番端子は、パッケージ本体２の
向こう側の絶縁フィルム４上に配置したバスバーリード
７を介して一体に構成されている。
【００２３】電源〔ＶCC〕用端子を構成するバスバーリ
ード７および接地〔ＶSS〕用端子を構成するバスバーリ
ード７のそれぞれは、絶縁フィルム４の二つの短辺と一
つの長辺（中央側）に沿って延在するコの字状のパター
ンを有しており、例えばエポキシ樹脂系またはポリイミ
ド樹脂系の接着剤によって絶縁フィルム４に接着されて
いる。
ード７および接地〔ＶSS〕用端子を構成するバスバーリ
ード７のそれぞれは、絶縁フィルム４の二つの短辺と一
つの長辺（中央側）に沿って延在するコの字状のパター
ンを有しており、例えばエポキシ樹脂系またはポリイミ
ド樹脂系の接着剤によって絶縁フィルム４に接着されて
いる。
【００２４】また、上記二本のバスバーリード７のそれ
ぞれは、例えばＡｕ、ＣｕまたはＡｌからなるワイヤ８
を介して半導体チップ３のボンディングパッド５と電気
的に接続されている。上記ワイヤ８は、例えば熱圧着に
超音波振動を併用したボンディング法を用いてボンディ
ングされる。
ぞれは、例えばＡｕ、ＣｕまたはＡｌからなるワイヤ８
を介して半導体チップ３のボンディングパッド５と電気
的に接続されている。上記ワイヤ８は、例えば熱圧着に
超音波振動を併用したボンディング法を用いてボンディ
ングされる。
【００２５】上記コの字状のパターンを有するバスバー
リード７によって三方を囲まれた絶縁フィルム４上の領
域には、信号用端子を構成するリードのインナーリード
部６Ａが半導体チップ３の長辺方向に沿って配置されて
いる。上記インナーリード部６Ａのそれぞれは、例えば
エポキシ樹脂系またはポリイミド樹脂系の接着剤によっ
て絶縁フィルム４に接着されている。
リード７によって三方を囲まれた絶縁フィルム４上の領
域には、信号用端子を構成するリードのインナーリード
部６Ａが半導体チップ３の長辺方向に沿って配置されて
いる。上記インナーリード部６Ａのそれぞれは、例えば
エポキシ樹脂系またはポリイミド樹脂系の接着剤によっ
て絶縁フィルム４に接着されている。
【００２６】また、信号用端子を構成する上記インナー
リード部６Ａのそれぞれは、ワイヤ８を介して半導体チ
ップ３のボンディングパッド５と電気的に接続されてい
る。
リード部６Ａのそれぞれは、ワイヤ８を介して半導体チ
ップ３のボンディングパッド５と電気的に接続されてい
る。
【００２７】上記ワイヤ８は、前記バスバーリード７の
上を跨ぐようにボンディングされている。
上を跨ぐようにボンディングされている。
【００２８】図１に示すように、信号用端子を構成する
上記インナーリード部６Ａのボンディングエリアには、
凹溝９が設けられており、ワイヤ８の一端は、この凹溝
９の上にボンディングされている。上記凹溝９は、例え
ばインナーリード部６Ａのボンディングエリアをハーフ
エッチングして形成する。あるいは、金型を用いたコイ
ニングで形成してもよい。
上記インナーリード部６Ａのボンディングエリアには、
凹溝９が設けられており、ワイヤ８の一端は、この凹溝
９の上にボンディングされている。上記凹溝９は、例え
ばインナーリード部６Ａのボンディングエリアをハーフ
エッチングして形成する。あるいは、金型を用いたコイ
ニングで形成してもよい。
【００２９】本実施例のＬＳＩパッケージを組み立てる
には、半導体チップ３の主面上に絶縁テープ４を接着
し、さらにこの絶縁テープ４の上面に信号用端子を構成
するリードのインナーリード部６Ａおよびバスバーリー
ド７をそれぞれ接着した後、インナーリード部６Ａとボ
ンディングパッド５との間およびバスバーリード７とボ
ンディングパッド５との間にそれぞれワイヤ８をボンデ
ィングする。
には、半導体チップ３の主面上に絶縁テープ４を接着
し、さらにこの絶縁テープ４の上面に信号用端子を構成
するリードのインナーリード部６Ａおよびバスバーリー
ド７をそれぞれ接着した後、インナーリード部６Ａとボ
ンディングパッド５との間およびバスバーリード７とボ
ンディングパッド５との間にそれぞれワイヤ８をボンデ
ィングする。
【００３０】このとき、信号用端子を構成するリードの
インナーリード部６Ａに接続されるワイヤ８は、バスバ
ーリード７の上を跨ぐようにボンディングされるため、
ワイヤ８とバスバーリード７との隙間が狭い場合には、
両者がショートする危険がある。
インナーリード部６Ａに接続されるワイヤ８は、バスバ
ーリード７の上を跨ぐようにボンディングされるため、
ワイヤ８とバスバーリード７との隙間が狭い場合には、
両者がショートする危険がある。
【００３１】ところが、本実施例の場合は、信号用端子
を構成するインナーリード部６Ａのボンディングエリア
に凹溝９を設け、インナーリード部６Ａの先端をボンデ
ィングエリアよりも高くしたので、ボンディングエリア
（凹溝９）にワイヤ８の一端をボンディングすると、図
１に示すように、インナーリード部６Ａの近傍のワイヤ
８が高く持ち上げられる。
を構成するインナーリード部６Ａのボンディングエリア
に凹溝９を設け、インナーリード部６Ａの先端をボンデ
ィングエリアよりも高くしたので、ボンディングエリア
（凹溝９）にワイヤ８の一端をボンディングすると、図
１に示すように、インナーリード部６Ａの近傍のワイヤ
８が高く持ち上げられる。
【００３２】これにより、ワイヤループ全体を高くしな
くとも、バスバーリード７とその上を跨ぐワイヤ８との
隙間が広くなり、ワイヤボンディング工程あるいはその
後の樹脂モールド工程で両者がショートする不良を有効
に防止できるので、ＬＳＩパッケージ１の薄形化を妨げ
ることなく、その製造歩留り、信頼性を向上させること
ができる。
くとも、バスバーリード７とその上を跨ぐワイヤ８との
隙間が広くなり、ワイヤボンディング工程あるいはその
後の樹脂モールド工程で両者がショートする不良を有効
に防止できるので、ＬＳＩパッケージ１の薄形化を妨げ
ることなく、その製造歩留り、信頼性を向上させること
ができる。
【００３３】
【実施例２】図３は、本発明の他の実施例であるＬＳＩ
パッケージの要部を示す断面図である。
パッケージの要部を示す断面図である。
【００３４】前記実施例は、信号用端子を構成するイン
ナーリード部６Ａのボンディングエリアに凹溝９を設け
たが、本実施例は、信号用端子を構成するインナーリー
ド部６Ａの先端をプレスなどによって上方に折り曲げて
いる。
ナーリード部６Ａのボンディングエリアに凹溝９を設け
たが、本実施例は、信号用端子を構成するインナーリー
ド部６Ａの先端をプレスなどによって上方に折り曲げて
いる。
【００３５】この場合も、インナーリード部６Ａの先端
がボンディングエリアよりも高くなるので、ボンディン
グエリアにワイヤ８の一端をボンディングすると、図３
に示すように、インナーリード部６Ａの近傍のワイヤ８
が高く持ち上げられる。
がボンディングエリアよりも高くなるので、ボンディン
グエリアにワイヤ８の一端をボンディングすると、図３
に示すように、インナーリード部６Ａの近傍のワイヤ８
が高く持ち上げられる。
【００３６】これにより、ワイヤループ全体を高くしな
くとも、バスバーリード７とその上を跨ぐワイヤ８との
隙間を広くできるので、前記実施例と同様の効果を得る
ことができる。
くとも、バスバーリード７とその上を跨ぐワイヤ８との
隙間を広くできるので、前記実施例と同様の効果を得る
ことができる。
【００３７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
１、２に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
１、２に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００３８】前記実施例１、２では、樹脂封止形ＬＳＩ
パッケージの一種のＳＯＪに適用した場合について説明
したが、これに限定されるものではなく、バスバーリー
ドを有するリードオンチップ構造の樹脂封止形ＬＳＩパ
ッケージ全般に適用することができる。
パッケージの一種のＳＯＪに適用した場合について説明
したが、これに限定されるものではなく、バスバーリー
ドを有するリードオンチップ構造の樹脂封止形ＬＳＩパ
ッケージ全般に適用することができる。
【００３９】また、以上の説明では、主として本発明者
によってなされた発明をその背景となった利用分野であ
るバスバーリードを有するリードオンチップ構造の樹脂
封止形ＬＳＩパッケージに適用した場合について説明し
たが、パッケージ本体に封止されたタブ（ダイパット）
の上に半導体チップを搭載し、この半導体チップとリー
ドとの間にワイヤをボンディングする通常の樹脂封止形
ＬＳＩパッケージに適用することもできる。
によってなされた発明をその背景となった利用分野であ
るバスバーリードを有するリードオンチップ構造の樹脂
封止形ＬＳＩパッケージに適用した場合について説明し
たが、パッケージ本体に封止されたタブ（ダイパット）
の上に半導体チップを搭載し、この半導体チップとリー
ドとの間にワイヤをボンディングする通常の樹脂封止形
ＬＳＩパッケージに適用することもできる。
【００４０】すなわち、上記した通常の樹脂封止形ＬＳ
Ｉパッケージの場合も、リードの先端をボンディングエ
リアよりも高くすることにより、インナーリード部近傍
のワイヤが高く持ち上げられるので、ワイヤの中途が半
導体チップのコーナー部やタブのコーナー部に接触する
不良を有効に防止することができる。
Ｉパッケージの場合も、リードの先端をボンディングエ
リアよりも高くすることにより、インナーリード部近傍
のワイヤが高く持ち上げられるので、ワイヤの中途が半
導体チップのコーナー部やタブのコーナー部に接触する
不良を有効に防止することができる。
【００４１】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４２】バスバーリードを有するリードオンチップ
構造の樹脂封止形ＬＳＩパッケージにおいて、リードの
先端をボンディングエリアよりも高くすることにより、
バスバーリードとその上を跨ぐワイヤとの隙間を広くす
ることできるので、バスバーリードとワイヤとがショー
トする不良を有効に防止することができる。
構造の樹脂封止形ＬＳＩパッケージにおいて、リードの
先端をボンディングエリアよりも高くすることにより、
バスバーリードとその上を跨ぐワイヤとの隙間を広くす
ることできるので、バスバーリードとワイヤとがショー
トする不良を有効に防止することができる。
【図１】本発明の一実施例である半導体集積回路装置の
要部を示す断面図である。
要部を示す断面図である。
【図２】この半導体集積回路装置の一部を破断して示す
斜視図である。
斜視図である。
【図３】本発明の他の実施例である半導体集積回路装置
の要部を示す断面図である。
の要部を示す断面図である。
【図４】従来の半導体集積回路装置を示す断面図であ
る。
る。
１ ＬＳＩパッケージ
２ パッケージ本体
３ 半導体チップ
４ 絶縁テープ
５ ボンディングパッド
６Ａ インナーリード部
６Ｂ アウターリード部
６Ｃ チップ指示用リード
７ バスバーリード
８ ワイヤ
９ 凹溝
２０ パッケージ本体
２１ 半導体チップ
２２ 絶縁テープ
２３ リード
２４ ボンディングパッド
２５ ワイヤ
２６ バスバーリード
Claims (4)
- 【請求項１】 パッケージ本体に封止された半導体チッ
プの主面上に絶縁テープを介してリードおよびバスバー
リードを配置し、前記リードおよびバスバーリードと前
記半導体チップのボンディングパッドとをそれぞれワイ
ヤで結線したリードオンチップ構造の樹脂封止形ＬＳＩ
パッケージを有する半導体集積回路装置であって、前記
リードの先端をボンディングエリアよりも高くしたこと
を特徴とする半導体集積回路装置。 - 【請求項２】 リードの先端を上方に折り曲げたことを
特徴とする請求項１記載の半導体集積回路装置。 - 【請求項３】 ボンディングエリアに凹溝を設けたこと
を特徴とする請求項１記載の半導体集積回路装置。 - 【請求項４】 信号用のリードと、電源または接地用の
バスバーリードとを有するリードフレームであって、前
記リードの先端をボンディングエリアよりも高くしたこ
とを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179184A JPH0529528A (ja) | 1991-07-19 | 1991-07-19 | 半導体集積回路装置およびそれに用いるリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179184A JPH0529528A (ja) | 1991-07-19 | 1991-07-19 | 半導体集積回路装置およびそれに用いるリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529528A true JPH0529528A (ja) | 1993-02-05 |
Family
ID=16061410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179184A Withdrawn JPH0529528A (ja) | 1991-07-19 | 1991-07-19 | 半導体集積回路装置およびそれに用いるリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529528A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854233A (en) * | 1993-09-08 | 1998-12-29 | Pharmacy And Therapeutic Advisory Consultancy Ltd. | Method of treating liver disease and like indications with vasodilating agents |
| US5988707A (en) * | 1996-10-09 | 1999-11-23 | Nec Corporation | Semiconductor device of lead-on-chip structure |
| KR100269219B1 (ko) * | 1996-02-28 | 2000-10-16 | 이중구 | 반도체 리드프레임 및 패키지 방법 |
| US6215169B1 (en) | 1998-05-15 | 2001-04-10 | Nec Corporation | Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface |
-
1991
- 1991-07-19 JP JP3179184A patent/JPH0529528A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854233A (en) * | 1993-09-08 | 1998-12-29 | Pharmacy And Therapeutic Advisory Consultancy Ltd. | Method of treating liver disease and like indications with vasodilating agents |
| KR100269219B1 (ko) * | 1996-02-28 | 2000-10-16 | 이중구 | 반도체 리드프레임 및 패키지 방법 |
| US5988707A (en) * | 1996-10-09 | 1999-11-23 | Nec Corporation | Semiconductor device of lead-on-chip structure |
| US6215169B1 (en) | 1998-05-15 | 2001-04-10 | Nec Corporation | Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7084490B2 (en) | Leads under chip IC package | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| US7012321B2 (en) | Stacked semiconductor device including improved lead frame arrangement | |
| US6835604B2 (en) | Methods for transverse hybrid LOC package | |
| JP2891692B1 (ja) | 半導体装置 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH1012658A (ja) | 入出力端子を多数有する半導体集積回路素子 | |
| US6552418B2 (en) | Resin-encapsulated semiconductor device | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JP3702152B2 (ja) | 半導体装置 | |
| KR940008340B1 (ko) | 반도체 장치용 리이드 프레임 | |
| JPH04114438A (ja) | 半導体集積回路装置 | |
| KR950014116B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH10125850A (ja) | リードフレーム、半導体装置およびその製造方法 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JP3052633B2 (ja) | 半導体装置 | |
| KR940005490Y1 (ko) | 반도체장치용 리이드프레임 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06163801A (ja) | 樹脂封止型半導体装置 | |
| JPH0555452A (ja) | 半導体集積回路装置 | |
| JPH05183090A (ja) | 樹脂封止型半導体装置 | |
| JPH0595018A (ja) | 半導体装置の製造方法 | |
| US20020092892A1 (en) | Wire bonding method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |