JPH06163801A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH06163801A
JPH06163801A JP31865092A JP31865092A JPH06163801A JP H06163801 A JPH06163801 A JP H06163801A JP 31865092 A JP31865092 A JP 31865092A JP 31865092 A JP31865092 A JP 31865092A JP H06163801 A JPH06163801 A JP H06163801A
Authority
JP
Japan
Prior art keywords
package
wiring
lead
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31865092A
Other languages
English (en)
Inventor
Teruhisa Ashina
輝久 阿品
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP31865092A priority Critical patent/JPH06163801A/ja
Publication of JPH06163801A publication Critical patent/JPH06163801A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 樹脂封止型半導体装置におけるパッケージの
薄型化。 【構成】 レジンパッケージ1内において、リード2の
表裏面に配線兼固定テープ4が接着されている。半導体
チップ3はフェイスダウンボンディング状態で前記配線
兼固定テープ4に固定されている。配線兼固定テープ4
は、表裏面に接着剤5を有するとともに、所定箇所には
上下端にソルダー7を有する導体6が貫通状態で取り付
けられている。前記配線兼固定テープ4とリード2およ
び半導体チップ3は接着剤5で機械的に接着される。ま
た、リード2と半導体チップ3の電極9は導体6によっ
て電気的に接続される。なお、前記配線兼固定テープ4
は全体で40μm程度の厚さとなっている。また、半導
体チップ3を被うレジン11は50μmとなっている。
この結果、パッケージ1の薄型化が達成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はIC,LSI等樹脂封止
型半導体装置に関し、特に半導体チップの電極とリード
との接続構造に関する。
【0002】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化,小型化,薄型化が要請されてい
る。日経BP社発行「日経マイクロデバイス」1988
年5月号、昭和63年5月1日発行、P54〜P57に
は、DRAM(Dynamic Random Access Memory)のパッ
ケージとして、チップ(半導体チップ)を載せるリード
フレームのダイ・パッド(タブ)をなくし、チップの上
あるいは下にインナーリードを引き回し、レジン(脂
封)で封止した構造のパッケージが開示されている。こ
のパッケージは、リードをチップの上面に配置したLO
C(Lead on Chip)構造あるいはリードをチップの下面
に配置したCOL(Chip on Lead)構造となるととも
に、リードとチップとの間に絶縁フィルムを介在させて
いる。また、チップの電極は両端側に集められるととも
に、絶縁フィルムから露出している。そして、電極とリ
ード内端はワイヤによって電気的に接続されている。ま
た、この文献には、このような構造(LOC構造,CO
L構造)を採用することによって、以下の利点がある旨
記載している。(1)チップの上下面を有効にインナー
・リードの配線として使えるため,リードフレームの設
計自由度が増す,(2)リードフレームを素子配線の一
部として使えるので,素子設計の自由度が増す,(3)
ワイヤー長を短くできるため,高速デバイスなどの素子
特性を上げられる,(4)インナー・リードを長くでき
るため,耐湿,耐熱などの信頼性が向上する,(5)こ
の構造を採用することによって,チップ・サイズが10
0mm2 を越えても、300ミル・タイプのDIP(Du
al Inline Package )やSOJ(SmallOutline J Leade
d)に半導体チップを搭載できるようになる。また、こ
の技術は表面実装用パッケージにも適用できる。
【0003】一方、特開昭61-101067 号公報には、メモ
リ容量増大のために、SRAM(Static Random Access
Memory )ICを4個積層させた構造が開示されてい
る。このメモリモジュールにあっては、各ICを動作さ
せる端子は独立させてあるが、その他の共通となる端子
は相互に電気的に接続されている。さらに、工業調査会
発行「電子材料」1991年5月号、平成3年5月1日
発行、P25〜P36には、TAB(Tape Automated B
onding)実装技術について記載されている。この文献に
は、DTCP(デュアルテープキャリヤパッケージ)や
0.5mm厚のパッケージ(DTCP)を4段スタック
実装したSRAMカードが開示されている。
【0004】他方、工業調査会発行「電子材料別冊」昭
和56年11月10日発行、P169〜P174には、
テープキャリヤボンダについて記載されている。この文
献には、ワイヤボンディング技術について、テープキャ
リヤボンダにおけるインナーリードボンディング技術と
の比較において記載している。この件には、ワイヤボン
ドの密度の限界を決定する要素として、キャピラリ直径
T,キャピラリ角度α,ワイヤ径WD,ワイヤループ高
さH,ワイヤループ角度βがあり、これらの要素を用い
てボンディングパッドの中心間距離とワイヤループ高さ
の関係を理論的に求めた結果が示されている。そして、
たとえば、ワイヤループ高さが300μm,キャピラリ
直径135μm,機械誤差0であったとしても、ワイヤ
ボンディング可能な最小ボンディングパッドの中心間距
離は141μmとなり、高密度ボンディングには大きす
ぎる値となる旨記載されている。
【0005】
【発明が解決しようとする課題】樹脂封止型半導体装置
は、薄い金属板からなるリードフレームを用いる構造
や、絶縁性テープを用いるTAB構造等がある。前記リ
ードフレームを用いて製造した半導体装置は、パッケー
ジから突出するリードの強度が高く、製品としても個別
化が可能である。これに対して、TAB構造は、リード
が数十μmの厚さの銅箔等で形成してあることもあり、
配線基板等への実装時にテープから分離させかつ実装を
行う構造となっている。リードフレームを使用して半導
体装置を製造する構造の場合、半導体チップのサイズが
大きくなると、インナーリードの配線の引回しができな
くなり、前記文献に示されるようにLOC構造,COL
構造が採用されている。しかし、これらLOC構造,C
OL構造においても、半導体チップの電極とリードとの
電気的接続はワイヤボンディングによって行われてい
る。半導体チップの電極とリードをワイヤで接続した場
合、ワイヤループの高さは、低く形成しても、たとえ
ば、150〜300μm程度の高さとなってしまう。こ
のため、パッケージの厚さは、前記ワイヤループの高さ
を見込んで厚くする必要があり、パッケージの薄型化の
阻害要因となっている。
【0006】本発明の目的は、リードフレームを用いた
樹脂封止型半導体装置におけるパッケージの薄型化を図
ることにある。本発明の前記ならびにそのほかの目的と
新規な特徴は、本明細書の記述および添付図面からあき
らかになるであろう。
【0007】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の樹脂封止型半導
体装置は、その製造においてはリードフレームが使用さ
れ、樹脂で形成されたパッケージと、このパッケージの
内外に亘って延在するリードと、前記パッケージ内に配
設されかつ各電極が前記所定のリードの内端にそれぞれ
電気的に接続されてなる構造となっているとともに、前
記パッケージ内のリードは前記半導体チップの電極を配
列した面に対面し、かつこれらリードと半導体チップと
の間には絶縁性の配線兼固定テープが介在されるととも
に、この配線兼固定テープとリードおよび半導体チップ
は絶縁性の接着剤で接着され、半導体チップの電極とリ
ードは前記配線兼固定テープに貫通状態に埋め込まれた
導体によって電気的に接続されている。前記リードと半
導体チップを接続する接続部分の厚さは40μm程度の
厚さとなっている。また、前記パッケージ内のリードの
両面に半導体チップが固定されている。
【0008】また、本発明の他の実施例による樹脂封止
型半導体装置にあっては、パッケージ内に配線兼固定テ
ープが配設されているとともに、この配線兼固定テープ
の両面に半導体チップがフェイスダウンチップボンディ
ング状態で固定され、かつ配線兼固定テープの周辺部分
がリードに電気的かつ機械的に固定されてなるものであ
る。前記配線兼固定テープの厚さは80μm程度の厚さ
となっている。また、この構造における他の実施例とし
て、前記リードはパッケージ内においてパッケージの一
側から他側に亘って延在するとともに、パッケージ内に
あっては屈曲して一段窪み、この窪み部分に前記配線兼
固定テープの下面に固定された半導体チップが収容され
る構造となっている。
【0009】
【作用】上記した手段によれば、本発明の樹脂封止型半
導体装置は、半導体チップとリードの電気的かつ機械的
接続は絶縁性シートによって行われることから、パッケ
ージの厚さは、ワイヤボンディングにおけるワイヤルー
プ高さを勘案した厚さにする必要がなく薄くできるた
め、パッケージの薄型化が達成できる。
【0010】本発明の他の実施例による樹脂封止型半導
体装置は、配線兼固定テープの表裏面に半導体チップを
フェイスダウンボンディング状態で固定し、かつこの配
線兼固定テープの周辺部分をリードに接続する構造とな
ることから、パッケージの厚さは、ワイヤボンディング
におけるワイヤループ高さを勘案した厚さにする必要が
なく薄くできるため、パッケージの薄型化が達成でき
る。また、この構造において、リードをパッケージ内で
屈曲させて窪みを設け、この窪み部分に半導体チップを
収容する実施例では、半導体チップを受ける窪んだリー
ド部分が補強部材となり、パッケージから突出するリー
ドの強度が高くなる。
【0011】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の樹脂封止型半導体装置の概
要を示す模式的断面図、図2は同じく樹脂封止型半導体
装置における配線兼固定テープの一部を示す断面図、図
3は同じく半導体チップの電極とリードとの接続状態を
示す断面図、図4は同じく樹脂封止型半導体装置の概要
を示す一部を取り除いた状態を示す平面図、図5は本発
明の樹脂封止型半導体装置の製造に用いるリードフレー
ムを示す平面図である。
【0012】本発明の樹脂封止型半導体装置は、図1お
よび図4に示すように、矩形状のレジンからなるパッケ
ージ1の両側から複数のリード2を突出した外観形状と
なっている。リード2は表面実装が可能なガルウィング
形状となっている。また、前記パッケージ1内におい
て、リード2の上面側および下面側にそれぞれ半導体チ
ップ3を配した構造となっている。前記半導体チップ3
とリード2との間には、配線兼固定テープ4が介在され
ている。この配線兼固定テープ4には、所望箇所に導体
が埋め込まれていて、この導体を介して、所定のリード
2と半導体チップ3の所定の電極が電気的に接続されて
いる。また、前記配線兼固定テープ4と半導体チップ3
は、接着剤を介して接着されている。
【0013】前記配線兼固定テープ4は、たとえば、3
5μm程度の厚さのポリイミド樹脂からなるとともに、
半導体チップ3と略同じ大きさとなっている。また、こ
の配線兼固定テープ4は、図2に示すように、表裏面に
数μmの厚さの接着剤5が設けられ、この接着剤5によ
ってリード2および半導体チップ3に接着される。ま
た、前記配線兼固定テープ4には、所定箇所に矩形状の
貫通孔が設けられるとともに、この貫通孔部分には導体
6が埋め込まれている。前記導体6は、前記貫通孔と一
致する矩形棒となるとともに、上下は突出し、かつこの
突出部分にはソルダー7が設けられている。前記導体6
は、たとえば金で形成されているとともに、ソルダー7
はAu−SnあるいはPb−Sn等の低融点ソルダーで
形成されている。
【0014】配線兼固定テープ4は、図3に示すよう
に、リード2および半導体チップ3と接着剤5を介して
接着し、リード2と半導体チップ3を一体化する。リー
ド2は接着剤5によって配線兼固定テープ4に接着(機
械的)されるが、配線兼固定テープ4に埋め込まれた導
体6と電気的に接続される。リード2は鉄−ニッケル合
金や銅合金からなる金属体となっていて、導体6とは、
ソルダー7の一時的溶融処理(リフロー)によって接続
される。接続を容易にしかつ確実にするため、必要に応
じてリード2の表面には図示はしないが、メッキ膜が設
けられる。これにより、所定の導体6と所定のリード2
が電気的に接続されることになる。なお、前記接着剤5
は、前記リフロー処理において、熱的な劣化が生じない
ものを選択する必要がある。
【0015】一方、前記半導体チップ3と配線兼固定テ
ープ4は、接着剤5で機械的に接続される。また、半導
体チップ3の所定の電極9と配線兼固定テープ4の所定
の導体6は、導体6の先端のソルダー7によって電気的
に接続される。所定の導体6が所定のリード2および電
極9に電気的に接続されることによって、所定のリード
2と所定の電極9が電気的に接続されることになる。前
記導体6の周囲には接着剤5を設けてないが、これはソ
ルダー7の溶融によって過多分が流出して溜まる領域で
ある。したがって、ソルダー7の厚さや、接着剤5の厚
さ、さらには半導体チップ3における電極9の構造(突
出形状,窪み形状等)等によっては、導体6の周囲にま
で接着剤5を設けてもよい。また、導体6は矩形(正方
形)断面となり、たとえば、一辺が100μmまたは1
00μm以下となっている。これは、現在の電極9(ボ
ンディングパッド)が、一辺が100μmの大きさとな
っていることによるもので、特に限定はされない。この
ようなリード2と半導体チップ3を接着する配線兼固定
テープ4部分は、この実施例では全体で40μm程度の
厚さとなっている。図4は、リード2の上の半導体チッ
プ3を部分的に除去した部分や、リード2および配線兼
固定テープ4を部分的に除去した部分を示した図であ
り、リード2と半導体チップ3との接続関係を示してあ
る。なお、図3に示すように、半導体チップ3の表面は
絶縁膜10で被われている。
【0016】前記半導体チップ3は、何れもDRAMを
構成し、たとえば、図1の場合では、それぞれのDRA
Mを選択的に動作させる固有の電極9(RAS端子)
が、リード2に接続される状態を示してある。DRAM
は、電源端子VCC,VSSを始めとしてDIN,DOUT ,C
AS,WE,A0 〜An 等多くの共通端子を有する。し
たがって、一方の半導体チップ3の電極9の機能的配列
を変更することによって、リード2の上下に配設される
半導体チップ3の共通端子となる電極9は、リード2の
上下に接着される配線兼固定テープ4の導体6を介して
同一のリード2に電気的に接続されることになる。
【0017】このような樹脂封止型半導体装置における
パッケージ1の厚さは、特に限定はされないが、0.8
9mm程度となる。すなわち、パッケージ1の厚さを構
成する各部の寸法は以下の通りである。リード2の厚さ
は0.15mm、半導体チップ3の厚さは0.28m
m、リード2と半導体チップ3を接続させる接続部分
(配線兼固定テープ4等)の厚さは50μm、半導体チ
ップ3を被うレジン11の厚さは50μmとなってい
る。したがって、LOC構造およびCOL構造を採用し
て本発明と同じ形状の半導体装置を製造した場合、ワイ
ヤループ高さと本発明における接続部分の厚さ(40μ
m)の差の二倍程、パッケージ1の厚さが薄くなる。ま
た、本発明において、リード2の一面側にのみ半導体チ
ップ3を設けた場合には、前記条件のもとではパッケー
ジ1の厚さは、0.57mmとなる。なお、配線兼固定
テープ4をさらに薄いものを使用する等により、パッケ
ージ1の厚さは更に薄くなる。各部の寸法は前記実施例
に限定されるものではない。
【0018】つぎに、本発明の樹脂封止型半導体装置の
製造について説明する。樹脂封止型半導体装置の製造に
おいては、図5に示されるようなリードフレーム15が
用意される。このリードフレーム15は、0.15mm
の厚さのFe−Ni系合金あるいはCu合金等からなる
金属板をプレス成形、あるいはエッチングすることによ
って形成されている。リードフレーム15は、単位リー
ドパターンを一方向に直列に並べた形状となっている。
単位リードパターンは、一対の平行に延在する外枠16
と、この外枠16に直交する方向に延在する一対の内枠
17とによって形成される枠形状となっている。また、
前記内枠17の内側からは、前記外枠16に平行になる
とともに、一定のピッチで枠の内方に向かって延在する
片持梁構造のリード2が複数設けられている。また、こ
れらのリード2は、前記外枠16から延在し、前記内枠
17に平行に延在するダム18によって途中部分を支持
されている。このダム18は、リード2を支える補強部
材となるとともに、パッケージ形成におけるモールド
時、流出するレジンを阻止するダムとして働く。
【0019】このようなリードフレーム15に対して、
図5の二点鎖線で示すように、半導体チップ3が配線兼
固定テープ4を介して固定される。配線兼固定テープ4
は、前述のように表裏面に接着剤5を有しかつ所定部分
に貫通構造の導体6を有する。また、この配線兼固定テ
ープ4は半導体チップ3と同じ寸法となっている。ま
た、リード2の表裏面に固定される半導体チップ3は、
前述のようにDRAMを構成している。そして、それぞ
れのDRAMを選択的に動作させる固有の電極9(RA
S端子)は、2つの半導体チップ3を対面させた状態
で、相互に一致しない位置にあり、それぞれ電気的に独
立するリード2に接続されるようになっているが、他の
電源端子VCC,VSSを始めとしてDIN,DOUT ,CA
S,WE,A0〜An 等の機能を有する多くの共通端子
(電極9)は、2つの半導体チップ3を対面させた状態
で相互に重なり合う状態となり、共通のリード2に接続
されるようになっている。したがって、前記配線兼固定
テープ4における導体6の配列も前記電気的接続が可能
となる配列(パターン)になっている。そこで、リード
フレーム15の表裏面に所定の配線兼固定テープ4を位
置決め接着する。ついで、リード2に接着された配線兼
固定テープ4に、所定の半導体チップ3をそれぞれ位置
決め固定する。
【0020】つぎに、このようなリードフレーム15は
リフロー処理される。このリフロー処理によって、前記
導体6の先端のソルダー7が一時的に溶融され、図3に
示すように、導体6とリード2および電極9が電気的か
つ機械的に確実に接続されることになる。
【0021】つぎに、リードフレーム15の外枠16お
よびダム18で囲まれる領域が、常用のトランスファモ
ールドによって封止され、図5の二点鎖線で示すよう
に、パッケージ1が形成される。その後、ダム18を始
めとする不要リードフレーム部分が切断除去されるとと
もに、リード2が成形され、図1および図4に示すよう
な樹脂封止型半導体装置が製造される。
【0022】
【発明の効果】
(1)本発明の樹脂封止型半導体装置は、リードの表裏
面に配線兼固定テープを介して半導体チップを固定し、
かつ半導体チップ,リード等をモールドした構造となっ
ていることから、ワイヤによって半導体チップの電極と
リードを接続する構造に比較して、パッケージの厚さを
薄くすることができるという効果が得られる。
【0023】(2)上記(1)により、本発明の樹脂封
止型半導体装置は、その製造において、リードに配線兼
固定テープを位置決め固定するとともに、前記配線兼固
定テープに半導体チップを位置決め固定する構造となっ
ていることから、組み立てが容易であるとともに、位置
決め精度も高くなるという効果が得られる。
【0024】(3)本発明の樹脂封止型半導体装置は、
リードの表裏面にそれぞれDRAM半導体チップを搭載
した構造となっていることから、メモリ容量の増大を図
ることができるという効果が得られる。
【0025】(4)上記(1)〜(3)により、本発明
によれば、パッケージが薄い高メモリの樹脂封止型半導
体装置を提供することができるという相乗効果が得られ
る。
【0026】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例では、リードの両面に半導体チップを搭載し
たが、リードの一面にのみ半導体チップを搭載する構造
にも同様に適用でき、前記実施例同様な効果が得られ
る。
【0027】図6は本発明の他の実施例による樹脂封止
型半導体装置の概要を示す模式的断面図であり、図7は
同じく半導体チップの電極とリードとの接続状態を示す
断面図、図8は同じく樹脂封止型半導体装置の平面図で
ある。この実施例では、内部に所望のパターンを有する
導体層20を有する配線兼固定テープ4の両面に半導体
チップ3をフェイスダウンボンディング状態で固定し、
半導体チップ3から外れた配線兼固定テープ4の周辺部
分をリード2に電気的かつ機械的に固定した構造となっ
ている。また、リード2は、パッケージ1内においてパ
ッケージ1の一側から他側に亘って延在するとともに、
パッケージ1内にあっては屈曲して一段窪み、この窪み
部分21に前記配線兼固定テープ4の下面に固定された
半導体チップ3が載って収容される構造となっている。
したがって、図8に示されるように、パッケージ1の両
側から突出するリード2は、相互に電気的に繋がる構造
となっている。このリード2は、パッケージ1内で繋が
っていることから、強度部材として作用し、パッケージ
1から突出するリード2の強度が高くなる。
【0028】前記配線兼固定テープ4は、図7に示すよ
うに、一対の絶縁性テープ22,23間に所望パターン
の導体層20を有する構造となっている。また、この配
線兼固定テープ4の所定箇所には、前記実施例と同様に
両端にソルダー7を有する導体6が設けられている。そ
して、この導体6は、その先端でそれぞれ半導体チップ
3の電極9に接続されている。前記絶縁性テープ22,
23の表面には、前記実施例と同様に接着剤5が設けら
れていて、この接着剤5によって半導体チップ3が接着
されている。また、配線兼固定テープ4の周辺部分にお
いては、前記導体層20は下面の絶縁性テープ23に穿
たれた孔に埋め込まれた導体24(接着性の導体)を介
してリード2に接続される。この配線兼固定テープ4に
おいて、前記導体24の代わりに、電極9との接続を行
う前記導体6をそのまま配線兼固定テープ4の周辺部分
に設ける構造でもよい。配線兼固定テープ4とリード2
との接続を導体6で行うようにすれば、配線兼固定テー
プ4の製造が容易となり、コストの低減も可能となる。
また、リード2と配線兼固定テープ4との接続は、接着
剤5によっても行われる。前記配線兼固定テープ4にお
いて、絶縁性テープ22,23は、それぞれ35μm程
度のポリイミドレジンテープとなり、導体層20は数μ
mの金属層で形成されている。また、接着剤5の厚さも
前記実施例と同様に数μmの厚さとなっている。したが
って、配線兼固定テープ4の厚さは、全体で80μm程
度となる。これにより、パッケージ1の薄い樹脂封止型
半導体装置を提供することができる。
【0029】図9は、本発明の他の実施例による樹脂封
止型半導体装置の模式的断面図である。図6で示す実施
例では、配線兼固定テープ4の下面の半導体チップ3
を、リード2の窪み部分21に載せて収容する構造とな
っているが、配線兼固定テープ4はリード2に対して接
着剤5および導体24で接続されるため、配線兼固定テ
ープ4は大きく弛むことがない。そこで、この実施例で
は、半導体チップ3をリード2の窪み部分で支持させる
構造とはせず、リード2をパッケージ1の内外に亘って
延在させ、パッケージ1内のリード2は片持梁構造とし
てある。そして、このリード2の内端部分に配線兼固定
テープ4の周辺部分を接続する構造としてある。このよ
うな構造にすることによって、パッケージ1内にリード
2の窪み部分21がないことから、パッケージ1を更に
薄くできる。また、この実施例の樹脂封止型半導体装置
では、パッケージ1の両側に延在するリード2はそれぞ
れ電気的に独立した構造とすることができる。
【0030】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるDRA
Mの製造技術に適用した場合について説明したが、それ
に限定されるものではない。本発明は少なくとも樹脂封
止型半導体装置の製造技術には適用できる。
【図面の簡単な説明】
【図1】 本発明の樹脂封止型半導体装置の概要を示す
模式的断面図である。
【図2】 本発明の樹脂封止型半導体装置における配線
兼固定テープの一部を示す断面図である。
【図3】 本発明の樹脂封止型半導体装置における半導
体チップの電極とリードとの接続状態を示す断面図であ
る。
【図4】 本発明の樹脂封止型半導体装置の概要を示す
一部を取り除いた状態を示す平面図である。
【図5】 本発明の樹脂封止型半導体装置の製造に用い
るリードフレームを示す平面図である。
【図6】 本発明の他の実施例による樹脂封止型半導体
装置の概要を示す模式的断面図である。
【図7】 本発明の他の実施例による樹脂封止型半導体
装置における半導体チップの電極とリードとの接続状態
を示す断面図である。
【図8】 本発明の他の実施例による樹脂封止型半導体
装置の平面図である。
【図9】 本発明の他の実施例による樹脂封止型半導体
装置の模式的断面図である。
【符号の説明】
1…パッケージ、2…リード、3…半導体チップ、4…
配線兼固定テープ、5…接着剤、6…導体、7…ソルダ
ー、9…電極、10…絶縁膜、11…レジン、15…リ
ードフレーム、16…外枠、17…内枠、18…ダム、
20…導体層、21…窪み部分、22,23…絶縁性テ
ープ、24…導体。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 樹脂で形成されたパッケージと、このパ
    ッケージの内外に亘って延在するリードと、前記パッケ
    ージ内に配設されかつ各電極が前記所定のリードの内端
    にそれぞれ電気的に接続されてなる半導体装置であっ
    て、前記パッケージ内のリードは前記半導体チップの電
    極を配列した面に対面し、かつこれらリードと半導体チ
    ップとの間には絶縁性の配線兼固定テープが介在される
    とともに、この配線兼固定テープとリードおよび半導体
    チップは絶縁性の接着剤で接着され、半導体チップの電
    極とリードは前記配線兼固定テープに貫通状態に埋め込
    まれた導体によって電気的に接続されていることを特徴
    とする半導体装置。
  2. 【請求項2】 前記パッケージ内のリードの両面に半導
    体チップが固定されていることを特徴とする請求項1記
    載の樹脂封止型半導体装置。
  3. 【請求項3】 樹脂で形成されたパッケージと、このパ
    ッケージの内外に亘って延在するリードと、前記パッケ
    ージ内に配設されかつ各電極が前記所定のリードの内端
    にそれぞれ電気的に接続されてなる半導体装置であっ
    て、前記パッケージ内には配線兼固定テープが配設され
    ているとともに、この配線兼固定テープの一面または両
    面には半導体チップがフェイスダウンチップボンディン
    グ状態で固定され、かつ前記半導体チップから外れた配
    線兼固定テープの周辺部分がリードに電気的かつ機械的
    に固定されていることを特徴とする樹脂封止型半導体装
    置。
  4. 【請求項4】 前記リードはパッケージ内においてパッ
    ケージの一側から他側に亘って延在するとともに、パッ
    ケージ内にあっては屈曲して一段窪み、この窪み部分に
    半導体チップが収容される構造となっていることを特徴
    とする請求項1記載の樹脂封止型半導体装置。
JP31865092A 1992-11-27 1992-11-27 樹脂封止型半導体装置 Pending JPH06163801A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31865092A JPH06163801A (ja) 1992-11-27 1992-11-27 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31865092A JPH06163801A (ja) 1992-11-27 1992-11-27 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH06163801A true JPH06163801A (ja) 1994-06-10

Family

ID=18101505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31865092A Pending JPH06163801A (ja) 1992-11-27 1992-11-27 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH06163801A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218335B1 (ko) * 1996-11-20 1999-09-01 구본준 칩 사이즈 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218335B1 (ko) * 1996-11-20 1999-09-01 구본준 칩 사이즈 패키지

Similar Documents

Publication Publication Date Title
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US7012321B2 (en) Stacked semiconductor device including improved lead frame arrangement
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6080264A (en) Combination of semiconductor interconnect
US5637828A (en) High density semiconductor package
JP4195804B2 (ja) デュアルダイパッケージ
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US5252854A (en) Semiconductor device having stacked lead structure
JPH0546045U (ja) 半導体パツケージ
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
JPS60167454A (ja) 半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JP3497775B2 (ja) 半導体装置
JP3075617B2 (ja) 半導体集積回路装置
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JPH06163801A (ja) 樹脂封止型半導体装置
JP2971594B2 (ja) 半導体集積回路装置
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JP3957722B2 (ja) 半導体装置の製造方法
JPH07283274A (ja) 半導体装置及び接合シート
JPH0922978A (ja) 半導体装置およびその製造に用いられるリードフレーム