KR20010009337A - 볼 그리드 어레이 패키지 및 그 제조 방법 - Google Patents
볼 그리드 어레이 패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20010009337A KR20010009337A KR1019990027663A KR19990027663A KR20010009337A KR 20010009337 A KR20010009337 A KR 20010009337A KR 1019990027663 A KR1019990027663 A KR 1019990027663A KR 19990027663 A KR19990027663 A KR 19990027663A KR 20010009337 A KR20010009337 A KR 20010009337A
- Authority
- KR
- South Korea
- Prior art keywords
- wire
- pads
- semiconductor chip
- connection
- bonding
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 239000011347 resin Substances 0.000 claims abstract description 12
- 238000000465 moulding Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005538 encapsulation Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims 3
- 230000001070 adhesive effect Effects 0.000 claims 3
- 238000007789 sealing Methods 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract 2
- 238000010168 coupling process Methods 0.000 abstract 2
- 238000005859 coupling reaction Methods 0.000 abstract 2
- 238000000576 coating method Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000002390 adhesive tape Substances 0.000 description 4
- 229920001971 elastomer Polymers 0.000 description 3
- 239000000806 elastomer Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007665 sagging Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
반도체 칩의 중앙에 형성된 본딩패드들의 바깥쪽으로 소정거리 이격시켜 연결용 패드들을 형성하여 본딩패드에서 연결용 패드까지 와이어 본딩을 한번하고, 다시 연결용 패드에서부터 인쇄회로기판의 접속패드까지 와이어 본딩한다.
그러면, 와이어의 길이가 짧아져 와이어와 반도체 칩이 쇼트되는 것을 방지할 수 있고, 몰딩공정을 진행할 때 몰딩 수지의 흐름에 의한 와이어의 변형을 최소화되어 서로 인접한 와이어들 간에 쇼트가 발생되는 것을 방지할 수 있다.
또한, 반도체 칩의 중앙에 형성된 본딩패드들의 바깥쪽으로 소정간격 이격시켜 연결용 패드들을 형성하여 본딩패드에서 연결용 패드까지 와이어 본딩을 한번하고, 다시 인쇄회로기판의 접속패드에서 연결용 패드들까지 와이어 본딩을 하면, 와이어의 길이가 짧아질 뿐만 아니라 볼 그리드 어레이 패키지의 크기를 줄일 수 있다.
Description
본 발명은 볼 그리드 어레이 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩의 중앙부분에 형성된 본딩패드들과 인쇄회로기판의 접속패드들을 와이어를 이용하여 안정적으로 연결시키기 위해서 본딩패드들로부터 소정간격 이격된 부분에 도전성 패드를 형성하여 2분할로 와이어 본딩을 함으로써 제품의 신뢰성을 향상시킨 볼 그리드 어레이 패키지 및 그 제조 방법에 관한 것이다.
최근, 전자·정보기기의 메모리용량이 대용량화되어 감에 따라 DRAM 및 SRAM과 같은 반도체 칩이 고집적화되면서 반도체 칩의 사이즈가 점점 커지고 있다. 그럼에도 불구하고, 전자·정보기기의 소형화, 경량화에 추세에 따라 반도체 칩을 포장하는 패키지 기술은 경박단소화 및 고신뢰성이 요구되고 있는 실정이다.
또한, 전자·정보기기의 고기능화에 따라 반도체 칩 패키지의 하이핀(high pin)화가 진행되어 왔고 기존의 QFP(quad flat package)로서는 반도체 칩 사이즈를 그대로 유지하면서 반도체 칩의 하이핀 요구를 더 이상 충족시킬 수 없는 한계에 이르렀다.
그래서, 하이핀의 요구를 충족시킬 수 있고, 패키지의 크기가 반도체 칩 크기의 120％에 근접하는 여러종류의 칩 스케일 패키지(chip scale package)가 개발되고 있는데, 이들 중 칩 스케일 패키지의 가장 대표적인 볼 그리드 어레이 패키지 패키지에 대해 설명하면 다음과 같다.
볼 그리드 어레이 패키지는 회로패턴과 접속단자 및 솔더볼 접속패드들이 형성된 베이스 기판의 상부면에 접착제를 개재하여 반도체 칩을 접착시키고, 반도체 칩의 상부면에 형성된 본딩패드들과 베이스 기판의 상부면 가장자리에 형성된 본딩패드들을 와이어로 본딩한 후에, 몰딩 수지를 이용하여 반도체 칩과 와이어를 밀봉하는 공정을 진행하여 형성한 것이다.
여기서, 반도체 칩이 부착되는 베이스 기판으로는 연질의 테이프와 인쇄회로기판이 주로 사용되는데, 테이프를 베이스 기판으로 사용하는 경우에는 리드 프레임을 이용한 일반적인 반도체 칩 패키지의 조립 설비들 중 일부 설비들은 사용하지 못하기 때문에 신규 설비의 투자비용이 증대된다.
테이프를 사용하여 볼 그리드 어레이 패키지를 조립할 때 사용되지 못하는 가장 대표적인 기존에 설비는 와이어 본딩 설비로, 이는 테이프에 형성된 접속패드들을 반도체 칩의 본딩패드들 쪽으로 절곡시켜 접속패드들과 본딩패드들을 연결시키는 빔리드 본딩공정을 진행하기 때문이다.
반면에, 인쇄회로기판을 베이스 기판으로 사용할 경우에는 하나의 인쇄회로기판에 10개 이상의 반도체 칩을 부착하여 한번에 패키징한 후에 볼 그리드 어레이 패키지를 크기에 맞게 절단하여 개별화시킴으로써 대량생산이 용이하고, 또한 일반적인 반도체 칩 패키지의 조립공정에 사용되던 기존의 설비를 거의 대부분 사용할 수 있어 신규 설비의 투자비용이 테이프를 이용한 볼 그리드 어레이 패키지에 비해 줄어드는 이점이 있다.
그러나, 인쇄회로기판을 사용하여 패키지를 조립하는 경우, 반도체 칩의 가장자리에 본딩패드들이 형성되면 인쇄회로기판의 접속패드들 본딩패드들을 연결하는 와이어의 루프 길이가 짧아 볼 그리드 어레이 패키지를 제작하는데 매우 유리하지만, 도 1과 도 2에 도시된 바와 같이 본딩패드들이 반도체 칩의 중앙에 형성된 경우에는 몇가지 문제점이 발생된다.
도 1에 도시된 바와 같이 반도체 칩(10)의 중앙에 본딩패드들(15)이 형성되고 인쇄회로기판(30)의 상부면 가장자리에 접속패드들(35)이 형성된 경우, 본딩패드(15)와 접속패드(35)를 연결시키는 와이어(40)의 길이가 길어져 와이어(40)가 반도체 칩(10)쪽으로 처짐으로써, 절연막이 존재하지 않는 반도체 칩(10)의 에지부분과 와이어(40)가 접촉되어 쇼트가 발생되는 문제점이 있다.
또한, 와이어(40)가 길어질 경우, 몰딩수지로 반도체 칩(10)과 와이어(40)를 감싸는 몰딩공정에서 와이어가 몰딩수지의 흐름으로부터 많은 힘을 직접 받아 와이어의 형상이 변형되어 서로 인접한 와이어들(40)이 서로 접촉되어 쇼트가 발생되는 문제점이 있다.
그리고, 상술한 바와 같이 와이어(40)의 처짐으로 인해 발생되는 쇼트를 최소화하기 위해서 반도체 칩(10)의 에지와 대응되는 부분에서 와이어의 높이를 상승시킨 다음에 서서히 하강시켜 인쇄회로기판(30)의 접속패드(35)에 본딩할 경우 반도체 칩(10)의 에지로부터 접속패드들(35)이 멀리 떨어져야 하기 때문에 볼 그리드 어레이 패키지(1)의 크기가 커지는 문제점이 있다.
이상에서 상술한 바와 같이 와이어가 길어져 발생되는 문제점을 개선하기 위해서 도 2에 도시된 바와 같이 반도체 칩(10)의 중앙에 형성된 본딩패드들(15)과 대응되도록 인쇄회로기판(30)의 소정영역에 슬릿(slit; 32)을 형성하고, 인쇄회로기판(30)의 하부면 중 슬릿(32)의 가장자리에 접속패드들(35)을 형성하여 본딩패드들(15)과 접속패드들(35)을 와이어로 연결시키면, 와이어(40)의 길이가 짧아진다.
그러나, 도 2에 도시된 바와 같이 인쇄회로기판(30)에 슬릿(32)을 형성하여 와이어(40)의 길이를 줄인 경우에는 슬릿(32)을 통해 외부로 노출된 와이어(40)를 보호하기 위해서 몰딩공정을 진행하기 전에 코팅수지를 이용하여 슬릿(32)과 와이어(40)를 덮는 코팅공정이 추가로 진행되어 제품의 생산성이 저하된다.
또한, 인쇄회로기판(30)에서 코팅수지가 덮여져 있는 부분에는 솔더볼(60)이 접속되는 솔더볼 패드들(33)을 형성할 수 없기 때문에 인쇄회로기판(30)의 회로설계가 어려워지며, 도 1에 비해 하이핀의 요구를 충족시킬 수 없는 문제점이 있다.
그리고, 슬릿(32)과 와이어(40) 본딩된 부분에 코팅수지를 떨어뜨리면 코팅수지가 넓게 퍼져 와이어(40)와 인접한 솔더볼 패드(33)까지 코팅수지가 덮임으로써, 솔더볼들(60)을 솔더볼 패드(33)에 안착시키는 공정에서 솔더볼 접속 불량이 발생되는 문제점이 있다.
여기서, 미설명 부호 25는 반도체 칩(10)과 인쇄회로기판(30)을 접착시키는 절연성 접착 테이프이고, 37은 코팅부이며, 50은 봉지체이다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 감안하여 안출된 것으로써, 반도체 칩의 중앙에 형성된 본딩패드들과 인쇄회로기판의 가장자리에 형성된 접속패드들을 연결시키는 도전성 와이어의 길이를 줄임으로써, 도전성 와이어가 변형되는 것을 방지하는 한편 코팅공정이 추가로 진행되는 것을 방지하여 제품의 신뢰성 및 생산성을 향상시키는데 있다.
본 발명의 다른 목적은, 볼 그리드 어레이 패키지의 크기를 줄이는데 있다.
본 발명의 또 다른 목적은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해 질 것이다.
도 1은 종래 볼 그리드 어레이 패키지의 일실시예를 도시한 단면도.
도 2는 종래 볼 그리드 어레이 패키지의 다른 실시예를 도시한 단면도.
도 3은 본 발명의 제 1 실시예에 의한 볼 그리드 어레이 패키지를 나타낸 단면도.
도 4는 본 발명의 제 2 실시예에 의한 볼 그리드 어레이 패키지를 나타낸 단면도.
도 5는 본 발명에 의한 반도체 칩에 연결용 패드가 형성되어 2분할 본딩된 구조를 나타낸 사시도.
이와 같은 목적을 달성하기 위해서 본 발명은 반도체 칩의 중앙부분에 형성된 본딩패드들로부터 소정간격 이격시켜 복수개의 연결용 패드들을 형성하고, 본딩패드들과 연결용 패드들은 제 1 와이어로 연결시키고, 연결용 패드들과 접속패드들은 제 2 와이어로 연결시킨다.
바람직하게, 와이어 본더를 이용하여 본딩패드에 제 1 와이어의 일단부를 볼 본딩한 후 와이어 본더를 연결용 패드로 이동시켜 제 1 와이어의 타단을 연결용 패드에 본딩시키고, 와이어 본더로 연결용 패드에 제 2 와이어의 일단부를 볼 본딩한 다음 와이어 본더를 접속패드들로 이동시켜 제 2 와이어의 타단부를 접속패드에 본딩시킨다.
또한, 와이어 본더를 이용하여 본딩패드에 제 1 와이어의 일단부를 볼 본딩한 후 와이어 본더를 연결용 패드로 이동시켜 제 1 와이어의 타단을 연결용 패드에 본딩시키고, 와이어 본더로 접속패드에 제 2 와이어의 일단부를 볼 본딩한 다음 와이어 본더를 연결용 패드 쪽으로 이동시켜 제 2 와이어의 타단부를 연결용 패드에 본딩시킨다.
이하, 본 발명에 의한 볼 그리드 어레이 패키지의 구조를 첨부된 도면 도 3내지 도 5를 참조하여 설명하면 다음과 같다.
도 3과 도 4에 도시된 바와 같이 본 발명에 의한 볼 그리드 어레이 패키지(100)는 크게 반도체 칩(110), 반도체 칩(110)이 접착되는 인쇄회로기판(130), 반도체 칩(110)과 인쇄회로기판(130)을 전기적으로 연결시켜주는 제 1 및 제 2 와이어(140,145), 반도체 칩(110)과 제 1 및 제 2 와이어(140,145)를 보호하는 봉지체(150) 및 인쇄회로기판(110)에 부착되어 입출력 리드 역할을 하는 솔더볼들(160)로 구성된다.
여기서, 본 발명에 따르면, 반도체 칩(110)의 중앙부분에는 복수개의 본딩패드들(115)이 반도체 칩(110)의 길이방향을 따라 1열 또는 2열로 배열되고, 본딩패드들(110)로부터 소정간격 이격되어 본딩패드들(115)의 양쪽에는 연결용 패드들(120)이 복수개 형성된다.
바람직하게, 연결용 패드(120)는 소정크기의 도전성 패드들이 일면에 복수개 형성된 접착 테이프를 반도체 칩의 상부면에 부착시켜 만든 것으로, 접착 테이프는 작업의 편의상 반도체 칩(110)이 낱개로 분리되기 전인 웨이퍼 상태에서 부착된다.
또한, 웨이퍼 상태에서 반도체 칩(110)의 상부면에 도전성 물질을 증착하고 사진식각한 후에 본딩패드들(115)과 함께 연결용 패드들(120)을 형성하여도 무방하다.
이와 같이 구성된 반도체 칩(110)이 부착되는 인쇄회로기판(130)에는 외부에서 인가된 전기적 신호를 반도체 칩(110)으로 전달하기 위한 회로패턴들(도시 안됨)과, 솔더볼(160)이 안착되는 솔더볼 패드들(133) 및 제 1 및 제 2 와이어(140,145)에 의해 본딩패드들(115)과 전기적으로 연결되는 접속패드들(135)이 형성된다.
여기서, 회로패턴들은 반도체 칩(110)이 부착되지 않는 인쇄회로기판(130)의 하부면에 형성되고, 솔더볼 패드들(133)은 소정직경을 갖는 원형으로, 회로패턴들의 단부에 형성된다.
또한, 접속패드들(135)은 인쇄회로기판(130)의 상부면에 형성되는 것으로, 도 5에 도시된 바와 같이 반도체 칩(110)의 길이방향을 따라 일렬로 배열되며, 접속패드들(135)과 회로패턴들은 인쇄회로기판(130)을 관통하는 비아홀(137)에 의해 전기적으로 연결된다.
한편, 제 1 와이어(140)는 본딩패드들(115)과 연결용 패드들(120)을 전기적으로 연결시키고, 제 2 와이어(145)는 연결용 패드들(120)과 접속패드들(135)을 전기적으로 연결시킨다.
여기서, 미설명 부호 125는 반도체 칩(110)과 인쇄회로기판(130)을 상호 접착시키기 위한 절연성 접착 테이프이다.
제 1 실시예에 의한 볼 그리드 어레이 패키지의 제조 과정에 대해 개략적으로 설명하면 다음과 같다.
먼저, 인쇄회로기판(130)의 상부면 소정영역에 절연성 접착 테이프(125), 예를 들어 탄성중합체인 일레스토머를 부착하고, 일레스토머의 상부면에 반도체 칩(110)을 부착하여 인쇄회로기판(130)과 반도체 칩(110)을 접착시킨다.
이어, 도 3에 도시된 바와 같이 와이어 본더인 캐필러리(도시 안됨)를 이용하여 제 1 와이어(140)의 일단을 볼 형태로 가공한 후 반도체 칩(110)의 중앙에 형성된 본딩패드들(115) 각각에 본딩하고, 제 1 와이어(140)가 소정 높이의 루프를 갖도록 캐필러리를 연결용 패드(120) 쪽으로 이동시켜 제 1 와이어(140)의 타단을 연결용 패드들(120) 각각에 본딩시킨다.
계속해서 다시 캐필러리를 이용하여 제 2 와이어(145)의 일단을 볼형태로 가공한 다음에 연결용 패드들(120) 각각에 본딩하고, 제 2 와이어(145)가 소정 높이의 루프를 갖도록 캐필러리를 인쇄회로기판(130)의 접속패드들(135) 쪽으로 이동시켜 제 2 와이어(145)의 타단을 접속패드들(135) 각각에 본딩시킨다.
여기서, 제 2 와이어(145)가 처져 반도체 칩(110)의 에지부분에 접촉되는 것을 방지하기 위해서 캐필러리로 제 2 와이어(145)를 형성할 때 반도체 칩(110)의 에지와 대응되는 부분에서 캐릴러리를 상승시켜 제 2 와이어(145)의 루프를 높게 만든 다음에 캐필러리를 서서히 하강시켜 제 2 와이어(145)의 타단을 접속패드(135)에 본딩한다.
이와 같이 반도체 칩(110)의 에지부분이 제 2 와이어(145)가 접촉되는 것을 방지하기 위해 반도체 칩(110)의 에지와 대응되는 부분에서 제 2 와이어(145)를 상승시킨 경우에 캐필러리가 하강하는 길이가 길어짐으로써, 반도체 칩(110)의 에지로부터 접속패드들(135)이 멀리 떨어져야 한다.
한편, 제 1 및 제 2 와이어(140,145)에 의해 반도체 칩(110)과 인쇄회로기판(130)이 전기적으로 연결되면 반도체 칩(110), 제 1 와이어(140), 제 2 와이어(145) 및 접속패드들(135)을 외부 환경으로부터 보호하기 위해서 인쇄회로기판(110)의 상부면 전체를 에폭시 몰딩 컴파운드 수지로 덮은 후 경화시켜 봉지체(150)를 형성한다.
이어, 인쇄회로기판(130)의 하부면에 형성된 솔더볼 패드(133)에 솔더볼들(160)을 어탯치한다.
상술한 바와 같이 본딩패드들(115)로부터 소정거리 이격된 부분에 연결용 패드들(120)을 형성하여 2분할 와이어 본딩을 하면 와이어(140,145)의 길이가 짧아져 와이어(140,145)의 처짐현상이 현저하게 줄어들 뿐만 아니라 제 2 와이어(145) 중 반도체 칩(110)의 에지와 대응되는 부분어 높으므로 제 2 와이어(145)가 약간 처져도 반도체 칩(110)의 에지와 제 2 와이어(145)가 거의 접촉되지 않는다.
따라서, 와이어의 처짐으로 인해 발생되던 반도체 칩과 와이어의 쇼트가 최소화된다.
도 4에 도시된 제 2 실시예는 제 2 와이어 본딩을 제 1 실시예에서 설명한 방식과 다르게 진행함으로써 볼 그리드 어레이 패키지의 크기를 제 1 실시예의 조립공정을 거쳐 제작된 볼 그리드 어레이 패키지보다 줄이기 위한 것이다.
즉, 제 1 와이어(140)는 제 1 실시예에서 설명한 것과 같이 캐필러리를 이용하여 제 1 와이어(140)의 일단을 볼 형태로 가공한 후 반도체 칩(110)의 중앙에 형성된 본딩패드들(115) 각각에 본딩하고, 제 1 와이어(140))가 소정 높이의 루프를 갖도록 캐필러리를 연결용 패드(120) 쪽으로 이동시켜 제 1 와이어(140)의 타단을 연결용 패드들(120) 각각에 본딩시킨다.
이후, 캐필러리를 이용하여 제 2 와이어(145)의 일단을 볼형태로 가공하고 볼 형태로 가공된 제 2 와이어(145)의 일단을 접속패드들(135)에 본딩한 다음에 캐필러리를 소정높이로 상승시켜 연결용 패드들(120) 쪽으로 이동시킴으로 제 2 와이어(145)의 타단을 연결용 패드들(120) 각각에 본딩시킨다.
여기서, 볼 형태로 가공된 제 2 와이어(145)의 일단을 접속패드(135)에 본딩하고 타단을 연결용 패드(120)에 본딩하는 방식을 리버스 본딩(reverse bonding)이라 하는데, 이방식을 이용하여 와이어 본딩을 진행할 경우 반도체 칩(110)의 에지와 접속패드들(135) 사이의 거리가 짧아도 된다.
이는 도 4에 도시된 바와 같이 제 2 와이어(145)를 만드는 캐필러리가 접속패드(135)에서부터 반도체 칩(110)보다 높게 수직상승시킨 후에 연결용 패드(120) 쪽으로 서서히 하강하기 때문에 제 1 실시예에서 제 2 와이어(145)의 길이보다 짧다.
그러므로 1 실시예에 의해 조립된 볼 그리드 어레이 패키지에 비해 제 2 실시예에 의해 조립된 볼 그리드 어레이 패키지의 크기가 줄어든다.
한편, 본 발명의 특정한 실시예가 설명 및 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 관점으로부터 개별적으로 이해되지 아니하며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.
이상에서 설명한 바와 같이 본 발명은 반도체 칩의 중앙에 형성된 본딩패드들의 바깥쪽으로 소정거리 이격시켜 연결용 패드들을 형성하여 본딩패드에서 연결용 패드까지 와이어 본딩을 한번하고, 다시 연결용 패드에서부터 인쇄회로기판의 접속패드까지 와이어 본딩을 하면, 와이어의 길이가 짧아져 와이어와 반도체 칩이 쇼트되는 것을 방지할 수 있는 효과가 있다.
또한, 와이어의 길이가 짧기 때문에 몰딩공정을 진행할 때 몰딩 수지의 흐름에 의한 와이어의 변형을 최소화되어 서로 인접한 와이어들 간에 쇼트가 발생되는 것을 방지하여 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.
그리고, 반도체 칩의 중앙에 형성된 본딩패드들의 바깥쪽으로 소정거리 이격시켜 연결용 패드들을 형성하여 본딩패드에서 연결용 패드까지 와이어 본딩을 한번하고, 다시 인쇄회로기판의 접속패드에서 연결용 패드들까지 와이어 본딩을 하면, 와이어의 길이가 짧아질 뿐만 아니라 볼 그리드 어레이 패키지의 크기를 줄일 수 있는 효과가 있다.
Claims (5)
- 중앙부분에 본딩패드들이 복수개 형성되고, 본딩패드들로부터 소정간격 이격된 부분에 복수개의 연결용 패드들이 형성된 반도체 칩;일면에 상기 반도체 칩이 접착되고, 상기 연결용 패드들이 형성되는 방향으로 접속패드들이 형성되고, 타면에 상기 접속단자와 전기적으로 연결되는 회로패턴이 형성되며, 상기 회로패턴들의 일단부에 솔더볼 패드들이 형성되는 인쇄회로기판;상기 본딩패드들과 상기 연결용 패드들을 전기적으로 연결시켜 주는 제 1 와이어 및 상기 연결용 패드들과 상기 접속패드들을 전기적으로 연결시켜 주는 제 2 와이어;상기 반도체 칩과 상기 제 1 및 제 2 와이어를 포함하여 상기 인쇄회로기판의 일면을 덮어 상기 반도체 칩과 상기 제 1 및 제 2 와이어를 보호하는 봉지체; 및상기 솔더볼 패드들에 접속된 솔더볼을 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.
- 제 1 항에 있어서, 상기 연결용 패드는 반도체 칩의 상부면에 접착되는 접착제와 상기 접착제의 상부면에 형성되어 상기 본딩패드들과 전기적으로 연결되는 도전성 패드들로 구성된 것을 특징으로 하는 볼 그리드 어레이 패키지.
- 일면에 접속단자가 형성되고 타면에 회로패턴들과 솔더볼 패드들이 형성된 인쇄회로기판 중 상기 접속단자가 형성된 일면에 접착제를 개재하여 반도체 칩을 부착하는 단계;상기 반도체 칩의 상부면 중앙에 형성된 본딩패드들과 상기 본딩패드들로부터 소정간격 이격된 부분에 형성된 연결용 패드들을 제 1 와이어로 연결시키고, 상기 연결용 패드들과 상기 접속단자들을 제 2 와이어로 연결시키는 와이어 본딩 단계;상기 반도체 칩과 상기 제 1 및 제 2 와이어를 보호하기 위해서 상기 인쇄회로기판의 일면을 몰딩수지로 감싸 봉지체를 형성하는 몰딩 단계; 및상기 솔더볼 패드들 각각에 솔더볼을 접속시키 단계를 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지 제조 방법.
- 제 3 항에 있어서, 와이어 본딩 단계에서상기 와이어 본더를 이용하여 상기 본딩패드에 상기 제 1 와이어의 일단부를 볼 본딩한 후 상기 와이어 본더를 상기 연결용 패드로 이동시켜 상기 제 1 와이어의 타단을 연결용 패드에 본딩시키고,상기 와이어 본더로 상기 연결용 패드에 상기 제 2 와이어의 일단부를 볼 본딩한 다음 상기 와이어 본더를 상기 접속패드들로 이동시켜 상기 제 2 와이어의 타단부를 상기 접속패드에 본딩시키는 것을 특징으로 하는 볼 그리드 어레이 패키지 제조 방법.
- 제 3 항에 있어서, 와이어 본딩 단계에서상기 와이어 본더를 이용하여 상기 본딩패드에 상기 제 1 와이어의 일단부를 볼 본딩한 후 상기 와이어 본더를 상기 연결용 패드로 이동시켜 상기 제 1 와이어의 타단을 연결용 패드에 본딩시키고,상기 와이어 본더로 상기 접속패드에 상기 제 2 와이어의 일단부를 볼 본딩한 다음 상기 와이어 본더를 상기 연결용 패드 쪽으로 이동시켜 상기 제 2 와이어의 타단부를 상기 연결용 패드에 본딩시키는 것을 특징으로 하는 볼 그리드 어레이 패키지 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990027663A KR20010009337A (ko) | 1999-07-09 | 1999-07-09 | 볼 그리드 어레이 패키지 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990027663A KR20010009337A (ko) | 1999-07-09 | 1999-07-09 | 볼 그리드 어레이 패키지 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010009337A true KR20010009337A (ko) | 2001-02-05 |
Family
ID=19600521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990027663A KR20010009337A (ko) | 1999-07-09 | 1999-07-09 | 볼 그리드 어레이 패키지 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010009337A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040006950A (ko) * | 2002-07-16 | 2004-01-24 | 주식회사 하이닉스반도체 | 중앙 패드를 갖는 반도체 칩들을 적층하여 패키징하는 방법 |
-
1999
- 1999-07-09 KR KR1019990027663A patent/KR20010009337A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040006950A (ko) * | 2002-07-16 | 2004-01-24 | 주식회사 하이닉스반도체 | 중앙 패드를 갖는 반도체 칩들을 적층하여 패키징하는 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102201388B (zh) | 方形扁平无引线半导体封装及其制作方法 | |
| US7939924B2 (en) | Stack type ball grid array package and method for manufacturing the same | |
| US6080264A (en) | Combination of semiconductor interconnect | |
| US5250841A (en) | Semiconductor device with test-only leads | |
| US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US20020024122A1 (en) | Lead frame having a side ring pad and semiconductor chip package including the same | |
| KR100674907B1 (ko) | 고신뢰성을 갖는 스택형 반도체 패키지 | |
| US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| US20130200507A1 (en) | Two-sided die in a four-sided leadframe based package | |
| US20110309483A1 (en) | Semiconductor Device | |
| KR100292033B1 (ko) | 반도체칩패키지및그제조방법 | |
| US8349655B2 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| KR20010009337A (ko) | 볼 그리드 어레이 패키지 및 그 제조 방법 | |
| EP0414257B1 (en) | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010059916A (ko) | 멀티칩 모듈 반도체패키지 | |
| KR20050000972A (ko) | 칩 스택 패키지 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| KR20080084075A (ko) | 적층 반도체 패키지 | |
| KR20040013736A (ko) | 반도체 패키지 제조방법 | |
| KR950000516B1 (ko) | 반도체 조립장치 | |
| KR0120186B1 (ko) | 버퍼칩을 이용한 반도체 장치 및 그 제조방법 | |
| KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 | |
| KR19980057885A (ko) | 칩 스케일 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |