KR20040013736A - 반도체 패키지 제조방법 - Google Patents

반도체 패키지 제조방법 Download PDF

Info

Publication number
KR20040013736A
KR20040013736A KR1020020046799A KR20020046799A KR20040013736A KR 20040013736 A KR20040013736 A KR 20040013736A KR 1020020046799 A KR1020020046799 A KR 1020020046799A KR 20020046799 A KR20020046799 A KR 20020046799A KR 20040013736 A KR20040013736 A KR 20040013736A
Authority
KR
South Korea
Prior art keywords
lead
lead frame
semiconductor chip
semiconductor
wafer
Prior art date
Application number
KR1020020046799A
Other languages
English (en)
Other versions
KR100891649B1 (ko
Inventor
이봉희
이상균
박광석
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020020046799A priority Critical patent/KR100891649B1/ko
Publication of KR20040013736A publication Critical patent/KR20040013736A/ko
Application granted granted Critical
Publication of KR100891649B1 publication Critical patent/KR100891649B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명에 따르면, 반도체 패키지 제조방법이 개시된다. 상기 반도체 패키지 제조방법은 입,출력패드가 형성된 다수의 반도체 칩을 포함하는 웨이퍼를 준비하는 단계와; 내부리드와, 이 내부리드로부터 내측으로 연장된 외부리드를 포함하는 웨이퍼 스케일의 리드프레임을 준비하는 단계와; 웨이퍼 전체에 대해서 다수의 반도체 칩과 리드프레임을 본딩하는 단계와; 다수의 반도체 칩과 리드프레임이 본딩된 상태에서 웨이퍼와 리드프레임을 반도체 칩 단위로 분할하여 단일 반도체 칩화하는 단계;를 포함한다. 개시된 반도체 패키지 제조방법에 의하면, 반도체 패키지를 웨이퍼 스케일 방식으로 제조할 수 있게 함으로써 제조공정을 단순화하고 생산성을 증대시켜 제조단가를 줄일 수 있다. 또한, 리드프레임의 구조를 개선함으로써 리드프레임과 본딩되는 반도체 칩의 크기를 반도체 패키지 크기와 대략 동일하게 할 수 있으며, 몰딩 공정시 발생하는 몰드 플래쉬를 용이하게 방지할 수 있다.

Description

반도체 패키지 제조방법{Method of manufacturing semiconductor package}
본 발명은 반도체 패키지 제조방법 및 이를 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩 상의 입,출력패드와 리드프레임을 본딩(bonding)시킨 반도체 패키지에 있어서, 반도체 패키지를 웨이퍼 스케일(wafer scale) 방식으로 제조할 수 있게 함으로써 제조공정을 단순화하고 생산성을 증대시켜 제조단가를 줄일 수 있으며, 리드프레임의 구조를 개선함으로써 리드프레임과 본딩되는 반도체 칩의 크기를 반도체 패키지 크기와 대략 동일하게 할 수 있고 몰딩 공정시 발생하는 몰드 플래쉬(mold flash)를 방지할 수 있는 반도체 패키지 제조방법 및 이를 이용한 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지라 함은 각종 전자회로 및 배선이 적층되어 형성된단일소자 및 직접회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부환경으로부터 보호하고, 상기 반도체 칩의 전기적 성능을 최적화 극대화하기 위해 리드프레임이나 인쇄회로기판 등을 이용해 외부 메인보드로의 입,출력단자를 형성하며, 봉지수단을 이용하여 몰딩(molding)한 것을 말한다.
근래에 들어 반도체 칩은 고집적화 및 고성능화 되고, 전자제품이 소형화 및 고기능화됨에 따라 반도체 패키지의 제조에서도 이를 수용하기 위하여 경박단소화 되고 다핀화되고 있는 반면에, 그 제조방법을 단순화하고 생산성을 증대시켜 낮은 제조단가를 이룩하려는 추세에 있다.
이와 같은 반도체 칩의 구조로서, 리드프레임이나 인쇄회로기판과 같은 외부기판에 반도체 칩을 연결하는 방법에는 와이어 본딩법(wire bonding method), 자동테이프 본딩법(taped automated bonding method), 플립칩 법(flip chip method) 등이 있다. 이 들 중 상기 플립칩 법이란 반도체 칩 표면의 입,출력패드 상에 솔더(solder), 금(Au), 납(Pb) 또는 은(Ag)과 같은 무른 금속으로 만들어진 범프를 형성하고, 와이어를 사용하지 않는 상태에서 상기 범프에 리드프레임이나 인쇄회로기판을 직접 본딩하는 방법을 말한다. 이러한 플립칩 법은 전기접속의 경로(electron pathway)가 짧아 속도와 파워를 향상시킬 수 있고 단위 면적당 패드의 수를 증가시킬 수 있다는 장점이 있기 때문에, 우수한 전기적 특성을 필요로 하는 슈퍼컴퓨터에서 휴대용 전자 제품들까지 넓은 응용분야에 이용되고 있다.
도 1a 내지 도 5는 이러한 플립칩 법에 의한 종래 반도체 패키지의 제조방법을 나타낸 도면들로서, 도 1a 내지 도 1c는 종래 웨이퍼의 준비 과정을 나타낸 단면도이고, 도 2a는 종래 리드프레임의 준비 과정을 나타낸 평면도이고, 도 2b는 도 2a의 Ⅱ-Ⅱ 선에 따른 단면도이고, 도 3a 및 도 3b는 종래 웨이퍼와 리드프레임의 본딩 과정을 나타낸 단면도이고, 도 4는 종래 웨이퍼와 리드프레임을 반도체 칩 단위로 분할하여 단일 반도체 칩화하는 과정을 나타낸 단면도이고, 도 5는 도 1a 내지 도 4의 과정에 의해 제조된 반도체 패키지를 나타낸 단면도이다.
먼저, 도 1a 내지 도 1c에 도시된 바와 같이, 입,출력패드(12)가 형성된 다수의 반도체 칩(11)을 포함하는 웨이퍼(10)가 제공되면, 상기 입,출력패드(12) 상에 범프(13)를 형성한다. 그리고, 상기 웨이퍼(10)를 반도체 칩(11) 단위로 분할하여 반도체 칩(11) 단위를 갖는 다수의 단위 웨이퍼(10a)를 준비한다.
반도체 칩(11) 단위를 갖는 다수의 단위 웨이퍼(10a)가 준비되면, 도 2a 및 도 2b에 도시된 바와 같이, 상기 반도체 칩(11)과 본딩하기 위한 리드프레임(20)을 준비한다. 상기 리드프레임(20)은 다수의 단위 리드프레임(20a)을 포함하고, 상기 단위 리드프레임(20a)은 댐바(dambar;23)에 의해 서로 연결되어 있다. 상기 각 단위 리드프레임(20a)은 그 상면에 외부 입,출력수단이 연결되는 랜드(land;25)가 형성되어 있는 외부리드(21)와, 이 외부리드(21)로부터 내측으로 연장되고 그 하면에 범프패드(24)가 형성되어 있는 내부리드(22)를 포함한다.
리드프레임(20)이 준비되면, 도 3a 및 도 3b에 도시된 바와 같이, 반도체 칩(11)과 리드프레임(20)을 서로 본딩한다. 여기서, 반도체 칩(11)의 입,출력패드(12)와 리드프레임(20)의 내부리드(22) 하면에 형성된 범프패드(24)는 입,출력패드(12)상에 형성된 범프(13)에 의해 서로 본딩된다. 이때, 상기 리드프레임(20)의 영역 중에서 반도체 칩(11)이 본딩되는 단위 리드프레임(20a)의 영역에만 몰딩재(30)를 도포한 다음, 반도체 칩(11)과 단위 리드프레임(20a)을 본딩시킨다.
끝으로, 도 4에 도시된 바와 같이, 상기 다수의 반도체 칩(11)과 리드프레임(20)이 본딩된 상태에서 상기 리드프레임(20)의 댐바(23;도 3b) 부위를 분할함으로써, 도 5에 도시된 바와 같이, 단일 반도체 칩(11)화된 다수의 반도체 패키지를 얻게 된다.
그러나, 이러한 반도체 패키지 제조방법은 다음과 같은 문제점을 가진다.
첫째, 웨이퍼(10)를 반도체 칩(11) 단위로 분할하여 반도체 칩(11) 단위를 갖는 다수의 단위 웨이퍼(10a) 준비한 후, 이러한 단위 웨이퍼(10a)를 리드프레임(20)에 본딩시키기 때문에, 제조공정이 복잡하고 생산성이 저하된다.
둘째, 반도체 칩(11)이 본딩되는 단위 리드프레임(20a)의 영역에만 몰딩재(30)를 도포한 후, 반도체 칩(11)과 리드프레임(20)을 서로 본딩시키기 때문에 생산성이 저하된다.
셋째, 내부리드(22)의 길이와 피치(pitch)의 제약 때문에 내부리드(22)의 하면에 형성된 범프패드(24)에 본딩되는 반도체 칩(11)의 크기는 반도체 패키지의 크기에 비하여 상대적으로 작게 된다.
넷째, 몰딩 공정시 몰딩재(30)가 외부로 노출되어지는 외부리드(21)의 일부를 덮어버리는 이른바 "몰드 플래쉬"가 발생할 수 있고, 이를 방지하기 위해서는 리드프레임(20)의 외측 상면에 몰드 플래쉬 방지용 테이프를 부착한 상태에서 몰딩을 하여야 하는데, 도 2b에 도시된 바와 같이, 리드프레임(20)의 내부리드(22)를지지하는 본딩 도구(50)로 인하여 리드프레임(20)의 상면에 몰드 플래쉬 방지용 테이프를 부착하기 어렵다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 제조공정을 단순화하고 생산성을 증대시켜 제조단가를 줄이며, 리드프레임의 구조를 개선함으로써 리드프레임과 본딩되는 반도체 칩의 크기를 반도체 패키지 크기와 대략 동일하게 할 수 있고 몰딩공정시 발생하는 몰드 플래쉬를 방지할 수 있는 반도체 패키지 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 웨이퍼의 준비 과정을 나타낸 단면도,
도 2a 및 도 2b는 종래 리드프레임의 준비 과정을 나타낸 평면도 및 단면도,
도 3a 및 도 3b는 종래 웨이퍼와 리드프레임의 본딩 과정을 나타낸 단면도,
도 4는 종래 리드프레임을 반도체 칩 단위로 분할하여 단일 반도체 칩화하는 과정을 나타낸 단면도,
도 5는 도 1a 내지 도 4의 과정에 의해 제조된 반도체 패키지를 나타낸 단면도,
도 6a 및 도 6b는 본 발명에 따른 웨이퍼의 준비 과정을 나타낸 단면도,
도 7a 및 도 7b는 본 발명에 따른 리드프레임의 준비 과정을 나타낸 평면도 및 단면도,
도 8a 및 도 8b는 본 발명에 따른 웨이퍼와 리드프레임의 본딩 과정을 나타낸 단면도,
도 9는 본 발명에 따른 웨이퍼와 리드프레임을 반도체 칩 단위로 분할하여 단일 반도체 칩화하는 과정을 나타낸 단면도,
도 10은 도 6a 내지 도 9의 과정에 의해 제조된 반도체 패키지를 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
110...웨이퍼111...반도체 칩
112...입,출력패드113...범프
120...리드프레임120a...단위 리드프레임
121...내부리드122...외부리드
123...댐바124..범프패드
125...랜드130...몰딩재
140...테이프
본 발명에 따른 반도체 패키지 제조방법은, 입,출력패드가 형성된 다수의 반도체 칩을 포함하는 웨이퍼를 준비하는 단계와; 내부리드와, 상기 내부리드로부터 내측으로 연장된 외부리드를 포함하는 상기 웨이퍼 스케일의 리드프레임을 준비하는 단계와; 상기 웨이퍼 전체에 대해서 상기 다수의 반도체 칩과 상기 리드프레임을 본딩하는 단계와; 상기 다수의 반도체 칩과 상기 리드프레임이 본딩된 상태에서 상기 웨이퍼와 상기 리드프레임을 반도체 칩 단위로 분할하여 단일 반도체 칩화하는 단계;를 포함한다.
여기서, 상기 리드프레임은 내부리드와, 상기 내부리드로부터 내측으로 연장된 외부리드를 가지는 다수의 단위 레드프레임을 포함하고, 서로 이웃하는 상기 단위 리드프레임의 내부리드들 사이는 서로 연결된 것이 바람직하다. 그리고, 서로 이웃하는 상기 내부리드들 사이의 연결 부위는 하프 에칭된 것이 바람직하다.
또한, 상기 다수의 반도체 칩과 상기 리드프레임은 상기 반도체 칩의 입,출력패드 상에 형성된 범프에 의해 본딩되는 것이 바람직하다. 여기서, 상기 내부리드의 하면에는 상기 범프와 본딩되는 범프패드를 형성하고, 상기 외부리드의 상면에는 외부 입,출력수단이 연결되는 랜드를 형성하는 것이 바람직하다. 또한, 상기 랜드는 상기 내부리드의 상부를 하프 에칭하여 형성되는 것이 바람직하다. 더욱이, 상기 반도체 칩을 몰딩할 때 상기 리드프레임의 상면에는 몰드 플래쉬를 방지하기 위해 테이프를 부착할 수 있다.
또한, 상기 다수의 반도체 칩은 상기 리드프레임의 전 영역에 몰딩재를 도포한 후, 상기 리드프레임과 동시에 본딩되는 것이 바람직하다.
한편, 상기 반도체 칩과 상기 리드프레임은 와이어로 본딩될 수도 있다.
이하, 본 발명의 바람직한 실시예에 따른 반도체 패키지의 제조방법을 상세히 설명하도록 한다. 여기서, 도 6a 내지 도 10은 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 나타낸 도면들로서, 도 6a 및 도 6b는 본 발명에 따른 웨이퍼의 준비 과정을 나타낸 단면도이고, 도 7a는 본 발명에 따른 리드프레임의 준비 과정을 나타낸 평면도이고, 도 7b는 도 7a의 Ⅶ-Ⅶ 선에 따른 단면도이고, 도 8a 및 도 8b는 본 발명에 따른 웨이퍼와 리드프레임의 본딩 과정을 나타낸 단면도이고, 도 9는 본 발명에 따른 웨이퍼와 리드프레임을 반도체 칩 단위로 분할하여 단일 반도체 칩화하는 과정을 나타낸 단면도이고, 도 10은 도 6a 내지 도 9의 과정에 의해 제조된 반도체 칩을 나타낸 단면도이다.
먼저, 도 6a 및 도 6b에 도시된 바와 같이, 입,출력패드(112)가 형성된 다수의 반도체 칩(111)을 포함하는 웨이퍼(110)를 준비한다. 그리고, 상기 입,출력패드(112) 상에는 범프(113)를 형성한다. 다만, 여기서 종래와는 달리 상기 웨이퍼(110)를 반도체 칩(111) 단위의 단위 웨이퍼(10a;도1c)로 분할하지 않는다.
웨이퍼(110)가 준비되면, 도 7a 및 도 7b에 도시된 바와 같이, 상기 반도체 칩(111)과 본딩하기 위한 리드프레임(120)을 준비한다. 상기 리드플레임(120)은 다수의 단위 리드프레임(120a)을 포함한다. 상기 단위 리드프레임(120a)은 내부리드(121)와, 이 내부리드(121)로부터 내측으로 연장된 외부리드(122)를 가진다. 그리고, 서로 이웃하는 상기 단위 리드프레임(120a)의 내부리드(121)들 사이는 댐바(123)에 의해 서로 연결되어 있다. 여기서, 상기 내부리드(121)들 사이를 연결하는 댐바(123)는 리드프레임(120)을 반도체 칩(111) 단위로 분할할 때 용이하도록 하기 위해, 도시되지는 않았으나 하프 에칭된 것이 바람직하다.
리드프레임(120)이 준비되면, 도 8a 및 도 8b에 도시된 바와 같이, 웨이퍼(110)에 포함된 반도체 칩(111)과 리드프레임(120)을 서로 본딩한다. 여기서, 상기 다수의 반도체 칩(111)과 리드프레임(120)은 반도체 칩(111)의 입,출력패드(112) 상에 형성된 범프(113)에 의해 본딩될 수 있다. 또한, 도시되지는 않았으나, 상기 반도체 칩(111)과 리드프레임(120)은 와이어에 의해 본딩될 수도 있다. 반도체 칩(111)과 리드프레임(120)의 본딩시 상기 리드프레임(120)의 전영역에 몰딩재(130)를 도포한 후, 상기 다수의 반도체 칩(111)과 리드프레임(120)을 동시에 본딩한다. 그리고, 상기 리드프레임(120)의 상면에 몰드 플래쉬를 방지하기 위한 테이프(140)를 부착한다. 한편, 상기 리드프레임(120)과 반도체 칩(111)이 상기 범프(113)에 의해 서로 본딩되는 경우, 상기 범프(113)는 상기 리드프레임(120)의 내부리드(121) 하면에 형성된 범프패드(124)와 서로 본딩된다. 그리고, 상기 리드프레임(120)의 외부리드(122) 상면에는 외부 입,출력수단(미도시)이 연결되는 랜드(125)가 형성된다. 상기 랜드(125)는 내부리드(121)의 상부를 하프 에칭(half etching)함으로써, 상기 외부리드(122)의 상면에 형성될 수 있다.
끝으로, 도 9에 도시된 바와 같이, 상기 반도체 칩(111)과 상기 리드프레임(120)이 본딩된 상태에서 상기 웨이퍼(110;도 8b)와 리드프레임(120)을 반도체 칩(111) 단위로 분할하여, 도 10에 도시된 바와 같이, 단일 반도체 칩(111)화된 다수의 반도체 패키지를 얻는다.
이상에서 설명한 바와 같은 본 발명의 반도체 패키지 제조방법에 의하면 다음과 같은 효과를 얻을 수 있다.
첫째, 웨이퍼 스케일 방식으로 반도체 패키지를 제조하므로, 제조공정이 단순하고 생산성이 증대되어 제조단가를 절감할 수 있다.
둘째, 리드프레임의 전 영역에 몰딩재를 도포한 후, 반도체 칩과 리드프레임을 서로 본딩시키기 때문에 생산성을 향상시킬 수 있다.
셋째, 내부리드의 하면에 형성된 범프패드에 반도체 칩이 본딩되므로, 반도체 칩의 크기가 반도체 패키지의 크기와 대략 동일하다.
넷째, 본 발명에 따른 리드프레임의 구조상 외부리드를 지지하는 본딩 도구가 필요 없으므로 리드프레임의 상면에 몰드 플래쉬 방지용 테이프를 용이하게 부착할 수 있다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (9)

  1. 입,출력패드가 형성된 다수의 반도체 칩을 포함하는 웨이퍼를 준비하는 단계와;
    내부리드와, 상기 내부리드로부터 내측으로 연장된 외부리드를 포함하는 상기 웨이퍼 스케일의 리드프레임을 준비하는 단계와;
    상기 웨이퍼 전체에 대해서 상기 다수의 반도체 칩과 상기 리드프레임을 본딩하는 단계와;
    상기 다수의 반도체 칩과 상기 리드프레임이 본딩된 상태에서 상기 웨이퍼와 상기 리드프레임을 반도체 칩 단위로 분할하여 단일 반도체 칩화하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  2. 제1항에 있어서,
    상기 리드프레임은 내부리드와, 상기 내부리드로부터 내측으로 연장된 외부리드를 가지는 다수의 단위 레드프레임을 포함하고, 서로 이웃하는 상기 단위 리드프레임의 내부리드들 사이는 서로 연결된 것을 특징으로 하는 반도체 패키지 제조방법.
  3. 제2항에 있어서,
    서로 이웃하는 상기 내부리드들 사이의 연결 부위는 하프 에칭된 것을 특징으로 하는 반도체 패키지 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 다수의 반도체 칩과 상기 리드프레임은 상기 반도체 칩의 입,출력패드 상에 형성된 범프에 의해 본딩되는 것을 특징으로 하는 반도체 패키지 제조방법.
  5. 제4항에 있어서,
    상기 내부리드의 하면에는 상기 범프와 본딩되는 범프패드를 형성하고, 상기 외부리드의 상면에는 외부 입,출력수단이 연결되는 랜드를 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
  6. 제5항에 있어서,
    상기 랜드는 상기 내부리드의 상부를 하프 에칭하여 형성되는 것을 특징으로 하는 반도체 패키지 제조방법.
  7. 제6항에 있어서,
    상기 반도체 칩을 몰딩할 때 상기 리드프레임의 상면에는 몰드 플래쉬를 방지하기 위해 테이프를 부착하는 것을 특징으로 하는 반도체 패키지 제조방법.
  8. 제1항에 있어서,
    상기 다수의 반도체 칩은 상기 리드프레임의 전 영역에 몰딩재를 도포한 후, 상기 리드프레임과 동시에 본딩되는 것을 특징으로 하는 반도체 패키지 제조방법.
  9. 제1항에 있어서,
    상기 반도체 칩과 상기 리드프레임은 와이어로 본딩되는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020020046799A 2002-08-08 2002-08-08 반도체 패키지 제조방법 KR100891649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020046799A KR100891649B1 (ko) 2002-08-08 2002-08-08 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020046799A KR100891649B1 (ko) 2002-08-08 2002-08-08 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20040013736A true KR20040013736A (ko) 2004-02-14
KR100891649B1 KR100891649B1 (ko) 2009-04-02

Family

ID=37321024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020046799A KR100891649B1 (ko) 2002-08-08 2002-08-08 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100891649B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753795B1 (ko) * 2006-06-27 2007-08-31 하나 마이크론(주) 반도체 패키지 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538378A (zh) * 2014-12-26 2015-04-22 江苏长电科技股份有限公司 一种圆片级封装结构及其工艺方法
CN104465586B (zh) * 2014-12-26 2018-07-10 江苏长电科技股份有限公司 一种圆片级封装结构及其工艺方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318293B1 (ko) * 1999-11-02 2001-12-24 김 무 플립칩 반도체패키지 및 그 제조방법
KR20010097511A (ko) * 2000-04-24 2001-11-08 이중구 이층형 칩 스케일 반도체 팩키지 및, 그것의 제조 방법
KR20020000472A (ko) * 2000-06-22 2002-01-05 심상열 기판상에 범프를 형성하는 방법 및 이 방법을 이용한 칩패키징 방법
KR100726762B1 (ko) * 2000-12-21 2007-06-11 삼성테크윈 주식회사 반도체 리드프레임과 이를 채용한 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753795B1 (ko) * 2006-06-27 2007-08-31 하나 마이크론(주) 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR100891649B1 (ko) 2009-04-02

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US8035204B2 (en) Large die package structures and fabrication method therefor
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US6853059B1 (en) Semiconductor package having improved adhesiveness and ground bonding
US20070176269A1 (en) Multi-chips module package and manufacturing method thereof
US7298026B2 (en) Large die package and method for the fabrication thereof
KR20010037247A (ko) 반도체패키지
US20040188818A1 (en) Multi-chips module package
US7952198B2 (en) BGA package with leads on chip
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
KR100891649B1 (ko) 반도체 패키지 제조방법
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
JPH11297917A (ja) 半導体装置及びその製造方法
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
US20060071305A1 (en) Electrical package structure including chip with polymer thereon
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
JP3109490B2 (ja) 半導体装置
KR20050000972A (ko) 칩 스택 패키지
US20080038872A1 (en) Method of manufacturing semiconductor device
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR200159861Y1 (ko) 반도체 패키지
KR100384335B1 (ko) 반도체패키지와 그 제조방법
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 12