KR20020000472A - 기판상에 범프를 형성하는 방법 및 이 방법을 이용한 칩패키징 방법 - Google Patents

Abstract

본 발명은 기판상에 범프를 형성하는 방법 및 이 방법을 이용한 칩 패키징 방법에 관한 것으로서, 개시된 범프를 형성하는 방법은 적어도 하나의 본딩 패드를 가지는 기판을 준비하는 단계; 상기 기판상의 상기 본딩 패드 표면의 적어도 일부분상에 볼 본딩 장치의 캐필러리를 관통하고, 금도선의 끝에 형성된 볼을 본딩하고, 상기 본딩된 볼의 타단부의 금도선의 볼 목부를 절단하는 단계; 및 소망의 오목형상의 팁을 가지는 캐필러리를 가지고, 상기 절단된 볼 목부의 금도선 부분을 소망의 범프 형상으로 형성하는 단계를 포함한다. 따라서, 본 발명은 반도체 칩상에 정형화된 범프들을 구현하게 되어 범프들에 균일성을 제공하게 되었다.

Description

기판상에 범프를 형성하는 방법 및 이 방법을 이용한 칩 패키징 방법{BUMP FORMING METHOD ON SUBSTRATE AND CHIP PACKAGING METHOD USING THE SAME}

본 발명은 반도체 칩 패키징 방법에 관한 것으로서, 특히 LSI(Large Scale Integrated), VLSI(Very Large Scale Integrated) 회로등이 형성된 반도체 칩들 또는 복수 개의 상기 반도체 칩들을 가지는 웨이퍼(wafer), 상기 반도체 칩들이 부착되는 세라믹 및 인쇄회로기판 등을 포함하는 기판상의 접촉 패드들(contact pads)(또는 "본딩 패드"들이라 칭함)상으로 돌출부들(이하 "볼 범프" 또는 "범프"라 칭함)을 형성하는 방법에 관한 것이다.

통상적으로 반도체 칩이나 기판의 접촉 패드들상에 볼 범프(ball bump)들 또는 범프(bump) 등을 볼 본딩 장치를 이용하여 형성하는 기술은 후술하는 바와 같이 공지되어 있다. 반도체 칩 조립 공정 중, 상기 칩의 접촉 패드들에 형성된 범프들은 다이(die) 또는 인쇄회로기판상의 접촉 패드들과 플립 칩(flip chip) 기술에 의해 페이스 다운(face down) 방식으로 직접적으로 연결된다.

종래 기술의 범프 형성기술들은 찡-초우 왕(Tsing-Chow Wang) 등에게 특허 허여된 미국 특허번호 제5,587,335호(BUMP FORMATION ON YIELDED SEMICONDUCTOR DIES)와, 롤프 아쉔브레너(Rolf Aschenbrenner) 등에게 허여된 미국 특허번호 제5,928,458호(FLIP CHIP BONDING WITH NON CONDUCTIVE ADHESIVE) 및 엘케 자켈(Elke Zakel) 등에게 허여된 미국특허번호 제5,906,312호(SOLDER BUMP FOR FLIP CHIP ASSEMBLY AND METHOD OF ITS FABRICATION)에 개시되어 있다. 이 종래기술들은 통상의 볼 본딩 장치를 사용하여 접촉 패드상에 캐필러리를 관통하는 금도선의 단부에 형성된 볼을 초음파 웰드를 하고, 금도선을 절단하는 기술이 개시되어 있다.

그러나, 웰드된 볼 범프의 상부에는 전단된 금도선의 꼬리 도선부분이 남아있고, 또한, 다수의 접촉 패드들상에 형성된 볼 범프들이 균일성을 갖지 않는 문제점을 갖는다. 이러한 볼 범프들의 불 균일성은 반도체 칩 제조공정 시, 자유로운 디자인이나 칩 사이즈의 단소함을 추구하는 데 문제가 된다.

따라서, 본 발명의 목적은 기판상의 복수의 본딩 또는 접촉 패드상에 균일하게 정형화된 범프들을 형성하는 방법 및 이 방법을 이용한 칩 패키징 방법을 제공함에 있다.

본 발명의 다른 목적은 자유롭게 반도체 칩 디자인을 할 수 있는 기판상에 범프들를 형성하는 방법 및 이 방법을 이용한 칩 패키징 방법을 제공함에 있다.

본 발명의 또 다른 목적은 기판상에 범프를 직접 본딩하여 정형화된 볼 범프를 구현함으로서, 반도체 칩의 경박 단소함을 추구할 수 있는 기판상에 범프를 형성하는 방법 및 이 방법을 이용한 칩 패키징 방법을 제공함에 있다.

상기한 목적들을 달성하기 위하여 본 발명은 기판의 본딩 패드상에 범프를 형성하는 방법에 있어서,

(a) 적어도 하나의 본딩 패드를 가지는 기판을 준비하는 단계;

(b) 상기 기판상의 상기 본딩 패드 표면의 적어도 일부분상에 볼 본더의 캐필러리를 관통하고, 금도선의 끝에 형성된 볼을 본딩하고, 상기 본딩된 볼의 타단부의 금도선의 볼 목부를 절단하는 단계; 및

(c) 대략 볼 형상을 가지는 캐필러리를 가지고, 상기 절단된 볼 목부의 금도선 부분을 대략 볼 형상으로 형성하는 단계를 포함한다.

본 발명은 기판상에 범프를 형성하는 방법에 있어서,

(a) 적어도 하나의 본딩 패드를 구비한 적어도 하나의 칩들의 배열로 이루어진 웨이퍼를 준비하는 단계;

(b) 상기 칩상의 상기 본딩 패드 표면의 적어도 일부분상에 볼 본딩 장치의 캐필러리를 관통하고, 금 도선의 끝에 형성된 볼을 본딩하고, 상기 본딩된 볼의 타단부의 금 도선의 볼 목부를 절단하는 단계;

(c) 소망의 오목형상의 팁을 가지는 캐필러리를 가지고, 상기 절단된 볼 목부의 금도선 부분을 소망의 범프 형상으로 형성하는 단계; 및

(d) 상기 웨이퍼에 배열된 칩을 각각의 개별 칩으로 절단하는 단계를 포함함다.

본 발명은 기판상에 범프를 형성하는 방법에 있어서,

(a) 적어도 하나의 본딩 패드를 구비한 적어도 하나의 칩들의 배열로 이루어진 웨이퍼를 준비하는 단계;

(b) 상기 웨이퍼에 배열된 칩들을 각각의 개별 칩으로 절단하는 단계;

(c) 상기 개별 칩상의 상기 본딩 패드 표면의 적어도 일부분상에 볼 본딩 장치의 캐필러리를 관통하고, 금 도선의 끝에 형성된 볼을 본딩하고, 상기 본딩된 볼의 타단부의 금 도선의 볼 목부를 절단하는 단계; 및

(d) 소망의 오목형상의 팁을 가지는 캐필러리를 가지고, 상기 절단된 볼 목부의 금도선 부분을 소망의 범프 형상으로 형성하는 단계를 포함한다.

도 1은 적어도 하나의 본딩 패드를 구비한 기판을 나타내는 평면도이다.

도 2a 내지 도 2e는 본 발명의 제1실시 예에 따른 캐필러리를 이용한 범프 형성 방법을 적용하여 구현된 볼 형성 구조를 확대하여 단계적으로 나타낸 단면도이다.

도 3은 본 발명의 제2실시예에 따른 범프 형성 방법을 적용하여 구현된 볼 범프 구조를 확대하여 나타낸 단면도이다.

도 4a, 도 4b는 본 발명의 제1실시 예에 따른 적어도 한번 이상 단이진 계단형 오목형상을 갖는 팁을 구비한 캐필러리를 이용한 범프 형성 방법을 확대하여 나타낸 단면도이다.

도 5a 및 도 5g는 본 발명의 제1실시 예에 따른 다양한 오목형상을 갖는 팁을 구비한 볼 본딩 장치의 캐필러리를 이용하여 본딩 패드상에 형성된 범프를 확대하여 나타낸 사시도이다.

도 6a 내지 도 6e는 본 발명에 따른 칩 패키징 방법을 나타내는 도면이다.

도 7은 본 발명에 따른 칩 패키징 고정에 적용되는 또 다른 제1기판을 나타내는 단면도이다.

도 8은 본 발명에 따른 칩 패키징 공정에 따라서 제조된 개별 칩을 나타내는 단면도이다.

도 9는 본 발명에 따른 칩 패키징 공정에 따라서 제조된 개별 칩을 나타내는 평면도이다.

도 10은 본 발명에 따른 칩 패키징 공정에 따라서 준비된 제1기판을 나타내는 평면도이다.

도 11a 내지 도 11d는 본 발명에 따른 제1기판의 칩들간의 다양한 연결 부위를 나타내는 평면도이다.

이하에서는 첨부도면을 참조하여 본 발명의 바람직한 일 실시 예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어, 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.

본 발명에 따른 범프 형성 방법은 반도체 칩 제조방법에 있어서, 각각 복수의 본딩 패드를 가지는 복수의 칩들의 배열로 이루어진 웨이퍼상으로 직접적으로 적용할 수 있다. 한편, 소잉(sawing) 또는 타의 기술들을 사용하여 한 개의 웨이퍼로부터 절단 분리된 개개의 칩상에 형성된 본딩 패드 즉, 접촉 패드들상에 범프들이 형성될 수도 있음에 유의하여야 한다. 즉, 본 발명에 따른 범프 형성 방법에 따르면 웨이퍼상에 배열된 칩들상에 있는 접촉 패드들상으로 범프들이 형성될 수 있고, 웨이퍼의 소잉 공정 후, 절단된 하나의 칩에 범프 형성 공정이 진행될 수도 있다. 여기서 언급된 "소잉 공정"이란 웨이퍼를 개별 칩으로 절단하는 공정을 의미한다.

도 1은 적어도 하나의 본딩 패드(12)를 구비한 기판(10)을 나타내는 평면도이다. 도 1에 도시된 바와 같이, 상기 기판(10)은 웨이퍼에서 분리된 반도체 칩(100)이다. 상기 기판(10)상에는 복수의 본딩 패드(12)들이 배열된다. 상기 본딩 패드(12)는 행과 열의 매트릭스형으로 배열되어 있다. 상기 기판의 L1은 절단된 외각선을 나타내며, 상기 본딩 패드들(12)은 외곽선(L)을 따라서 그 내부쪽에 배열된다. 이때, 상기 L1과 L2사이의 영역(A)은 후술하겠지만, 범프 형성과정이 종료된 후, 로더에 의해 적재함에 이동시키기 위해서 로더와 접촉하는 부분이다. 미도시된 로더는 진공을 이용하여 칩의 영역(A)과 접촉하고, 적재함에 칩을 옮긴다. 로더와의 저그러나 칩 디자인에 따라서 상기 본딩 패드들(12)은 기판(10)상에 불규칙적으로 소정의 위치들에 형성될 수 있다. 도면에 도시된 본딩 패드(12)는 5×5로 배열된 것이 도시된다.

도 2a 내지 도 2e를 참조하여 본 발명에 제1실시 예에 따른 기판상의 범프형성 방법이 설명된다.

도 2a는 본 발명의 제1실시 예에 따른 적어도 하나의 본딩 패드가 구비된 기판이 준비된 상태를 확대하여 나타낸 단면이도다. 절연층(11)으로 둘러 쌓인 상기 본딩 패드(12)들은 반도체 기판(10)내에 형성된 집적 회로와 연결된 알루미늄 또는 금의 재질을 가지는 패드층들이 될 수 있다는 것은 당해분야의 통상의 지식을 가진자에게 자명할 것이다. 도 2a를 참조하면, 본 발명에 따른 범프 형성 방법의 첫 번째 단계로, 소정의 깊이와 폭(또는 직경)을 가지는 적어도 하나의 본딩 패드(12)(bonding pad)들이 형성된 기판(10)(substrate)이 준비된다. 상기 기판(10)은 웨이퍼 또는 웨이퍼로부터 분리된 반도체일 수도 있다고 이해될 수 있다. 그러나, 본 발명은 반도체 칩 또는 웨이퍼 이외의 세라믹 기판, 실리콘 기판 또는 프린트 인쇄회로기판상에 형성된 접촉 패드들상에도 적용될 수 있다는 것을 유의하지 않으면 안된다.

상기 기판(10)에 구비된 본딩 패드(12)의 위치는 반도체 칩 디자인에 따라서 자유스럽게 기판(10)상에 배열될 수 있다. 즉, 상기 본딩 패드(12)는 기판(10)상에 규칙적으로 또는 불규칙적으로 배열될 수 있다. 또한, 상기 기판(10)상에 하부 직접회로를 보호하기 위한 절연층(11)에 의해 둘러 쌓인 구비된 적어도 하나의 본딩 패드(12)의 깊이 즉, 절연층(11)의 두께나 폭(또는 직경)은 디자인에 따라서 다양한 폭과 깊이로 변형가능하다. 본 실시예에 따라 적용된 본딩 패드(12)의 가로방향 폭(또는 직경크기)은 약 10㎛∼1000㎛사이이다.

도 2b는 도 2a의 준비된 기판(10)상의 본딩 패드(12)로부터 볼 본딩 장치를사용하여 볼 본딩을 하는 공정을 나타내는 도면이다. 볼 본딩 장치(14)의 캐필러리(141)를 관통하는 금도선의 단부에는 볼(142)이 형성되어 있다. 이 볼은 도시하지 아니한 스파크 전극의 방전 스파크에 의해 형성될 수 있다는 사실은 당해 분야의 통상의 지식을 가진자에게 자명할 것이다. 도 2b를 참조하면, 관통하는 금도선(W)과 그 단부에 형성된 볼(141)을 가지는 캐필러리(141)가 화살표①방향(수평방향)으로 이동하여 본딩 패드(12)의 수직 상방에 위치한다. 미도시된 볼 본딩 장치(14)의 센서에 의해 상기 캐필러리(141)는 하나의 본딩 패드(12)의 중심으로부터 수직 상방에 정확히 위치될 수 있다. 그후, 상기 캐필러리(141)는 상기 본딩 패드(12)를 향하여 화살표②방향(하강)으로 이동한 후, 상기 볼의 하부 부분은 상기 본딩 패드(12) 표면을 압착한다. 이때, 상기 볼의 직경은 상기 금도선이 관통하는 캐필러리(141)의 직경보다 크기때문에 상기 캐필러리(141)의 하강이동 중, 캐필러리의 팁 끝(141a)에 걸쳐 있게 된다. 그 후, 상기 초음파 장치(16)에 의해 발생된 초음파가 상기 캐필러리(141)로 인가되고, 볼 하부 부분과 본딩 패드(12)간의 마찰에 의해 금도선(W)의 단부에 위치하는 볼 부분(142)은 상기 본딩 패드(12)의 표면에 본딩된다. 상기 도선(W)은 통상의 금 도선으로 이루어진다. 상기 본딩 패드(12)상에 골드 볼 범프를 본딩하는 과정을 "초음파 골드 볼 범프 형성 공정(ultra sonic gold ball bump forming)"이라 한다.

상기 초음파 장치(16)는 대략 20∼250㎑사이의 주파수를 발생한다. 상기한 초음파 골드 볼 범프 형성공정이 수행될 시, 상기 기판(10)은 가열된 상태에서 진행되는 것이 바람직하지만, 상온에서도 진행될 수 있다. 그러나, 상온에서 상기 공정이 진행되는 경우에는 상기 금도선의 재질을 변경시켜 진행되어져야 한다.

상기 본딩 패드(12)상에 상기 볼 본딩 후, 상기 캐필러리(141)는 수직으로 상부를 향하여 이동한다. 이때, 상기 볼 본딩 장치(14)내의 도시하지 아니한 와이어 클램퍼는 금도선(W)을 클램핑한다. 그러면, 스파크 방전에 의해 상기 볼 범프의 형성시, 열 영향에 의해 약해진 부분 즉, 상기 볼과 연결된 금도선의 목 부분(N)은 도 2c에 보인 바와 같이 절단된다. 결국, 접촉 패드(12)와 웰드된 볼 범프(B1)는 이와 연결된 금도선의 꼬리 도선부분(T)을 갖는다.

꼬리 도선부분(T)을 가지는 볼 범프(B3)의 형성 후, 본 발명의 특징에 따라 상기 꼬리 도선부분(T)을 제거하고, 정형화된 범프를 형성하기 위한 공정이 행해진다. 도 2d에 보인 바와 같이, 대략 반구형의 오목형상을 가지는 팁(18a)을 구비한 캐필러리(18)를 하강(화살표④방향)하고, 압축함으로서, 꼬리 도선부분(T)을 가지는 볼 범프를 대략 반구형의 볼 형상으로 형성하고, 상기 캐필러리(18)는 화살표⑤방향으로 이동함으로서, 도 2e에 보인 바와 같이, 상기 본딩 패드(12)상의 골드 볼 범프(B3)가 형성된다. 이러한 본딩 패드(12)상에 본딩된 골드 볼 범프(B3)는 전기적으로 연결을 위한 소자의 입/출력 단자 기능을 수행할 수 있다.

꼬리 도선부분(T)을 가지는 볼 범프는 스파크 방전에 의해 형성된 볼의 직경의 불균일 및 캐필러리의 상기 접촉 패드에 대한 압축력 등의 차이에 의해 상기 범프의 크기가 균일하게 형성될 수 없고, 또한 꼬리 도선부분(T)의 길이도 균일한 길이를 갖지 않기 때문에 플립 칩 본딩을 정밀하게 할 수 없다. 따라서, 본 발명의 특징에 따라 정형화된 오목 형상을 가지는 팁(181a)을 구비하는 캐필러리(18)로 상기 꼬리 도선부분(T))을 가지는 볼 범프를 압착하는 것에 의해 균일한 형상을 가지는 범프의 형성이 가능하게 된다. 또한, 상기 범프(B3)의 형성 시, 캐필러리에 초음파를 인가하여 본딩 패드와 상기 범프(B3)의 웰딩을 증가할 수도 있다. 타의 본딩 패드들은 전술된 공정을 반복하므로, 상기 범프들(B3)의 형성이 가능하고, 서로 이격된 캐필러리를 사용하여 복수의 본딩 패드들에 상기 범프들을 형성할 수 있음은 당해분야의 통상의 지식을 가진자에게 자명할 것이다.

도 2e에 보인 바와 같이, 정형화된 범프들(B3)은 본딩 패드들(12)의 일부분들과 웰드될 수 있다. 즉, 도 2d에 보인 바와 같이, 캐필러리(18)의 팁(181a)의 수평폭(t)에 의해 적어도 이 폭(t)에 대응하는 본딩 패드(12)들의 면적이 노출될 수 있다. 따라서, 본딩 패드(12)의 상기 노출된 부분들의 표면 금속이 어떤 부식물질의 침투에 의해 악 영향을 받을 수 있다. 이와 같은 문제를 해결하기 위하여 도 2f에 나타난 공정이 추가될 수 있다.

도 2f에 나타낸 바와 같이, 본딩 패드들의 모두에 정형화된 범프들(B3)을 형성한 후, 기판(10)의 상부에 이격하여 위치되고, 상기 기판과 평행한 플레이트(P)를 수직하강하여 상기 범프들을 압축한다. 그러면, 상기 플레이트(P)의 압축력에 의해 상기 범프들(B3)은 옆으로 신장하고, 본딩 패들들의 노출된 부분들을 기밀하게 덮는다. 상기 압축 시, 상기 플레이트(P)에는 초음파가 인가될 수 있고, 이에 의해 노출된 부분들이 기밀하게 웰딩(welding)될 수 있다. 따라서, 상기 압축에 의해 노출 부분들 없이 절연층(11) 보다 높은 범프들(B4,B5)이 형성될 수 있고, 설계된 본딩 패드들의 직경과 거의 동일하고, 상부들이 균일하게 평탄한 범프들(B4,B5)이 형성될 수 있다.

한편, 상기 도 2f에 도시된 공정 즉, 본딩 패드상에 형성된 정형화된 범프들을 압축하는 공정은 한개의 본딩 패드(12)에 형성된 범프에 각각 수행될 수 있고, 기판상에 위치한 복수의 본딩 패드에 형성된 복수의 범프들에 동시적으로 수행될 수 있고, 웨이퍼상의 복수의 칩배열의 복수의 본딩 패드상에 형성된 범프들에 실행될 수 있다. 달리 말하면, 본 발명에 따른 도 2f에 도시된 공정은 하나의 본딩 패드(12)상에 본 발명(도 2a 내지 도 2e에 도시된 공정)을 적용하여 범프를 형성한 후에 플레이트(P)를 이용하여 형성된 본딩 패드상의 범프를 압축할 수 있으며, 하나의 기판상에 배열된 복수의 본딩 패드상에 본 발명(도 2a 내지 도 2e에 도시된 공정)을 적용하여 개개의 본딩 패드상에 범프들을 형성한 후에 플레이트를 이용하여 형성된 기판상의 복수의 범프들을 한번에 동시적으로 압축할 수 있으며, 웨이퍼상에 배열된 복수의 칩상에 배열된 본딩 패드상에 본 발명(도 2a 내지 도 2e에 도시된 공정)을 적용하여 개개의 본딩 패드상에 범프를 각각 형성한 후에 플레이트를 이용하여 형성된 웨이퍼상의 복수의 범프들을 한번에 동시적으로 압축할 수 있다.

도 3은 본 발명의 제2실시 예에 따른 적어도 하나의 본딩 패드를 구비한 기판상에 골드 볼 범프가 구현된 구조를 나타내는 단면도이다. 디자인에 따라서 패키지의 실장 높이나 실장 공간 또는 다른 칩이나 콘넥터와의 상호연결을 고려하여 적층으로 초음파 볼 형성 공정이 연속적으로 행해질 수 있다. 먼저 전술된 초음파 볼 형성 공정이 기판상에서 수행되어 제1볼 범프(D1)가 구현된 후, 제2의 초음파 볼 형성 공정에 의해 상기 제1볼 범프(D1)상에 적층으로 제2골드 볼 범프(D2)가 구현된다. 그 후, 제2볼 범프(D2)상의 꼬리 도선부분을 제거하기 위해 소망의 오목형상의 팁을 가지는 캐필러리로 압착하여 정형화된 볼 범프를 형성한다.

도 4a, 도 4b는 본 발명의 또 다른 실시예에 따라 계단형의 오목형상을 가지는 팁을 가지는 캐필러리를 이용하여 볼 형성과정을 나타내는 단면도이다. 도 4a, 도 4b에 도시된 바와 같이, 본 발명에 따른 볼 형성과정에 적용되는 볼 본딩 장치(34)의 캐필러리(341)의 팁(341a)은 단면이 계단형으로 구성된다. 상기 팁(341a)의 단면은 적어도 한번 이상 단(342)(step)이 진 형상을 갖는다. 또한, 상기 팁(341a)의 단면은 캐필러리(341)의 중심축을 기준으로 대칭으로 구현된다. 상기와 같은 볼 형성을 위한 팁(341a)의 단면을 계단형으로 구현하는 이유는 대략 볼 형상 또는 반구 형상보다 구현의 용이성때문이다. 더욱이, 상기 팁(341a)의 단면이 계단형으로 구비되고, 기판(10)의 재질이 세라믹 재질로 구성된 경우, 범프 형성 과정에서 초음파 장치(36)의 초음파가 양호하게 전달되어 양호한 볼 범프(C)가 기판의 본딩 패드(12)상에 형성된다. 이러한 형성된 볼 범프(C)는 단면이 적어도 한번 이상 단이진 계단형이며, 상단에 위치하는 꼬리 부분(T)과, 상기 꼬리 부분(T)의 하측으로 위치하는 목 부분(N)이 존재하게 된다. 상기 목 부분(N)은 절단되는 부분을 의미한다.

도 5a 내지 도 5g는 본 발명의 따라 다양한 오목부의 형상을 가지는 팁을 구비하는 볼 본딩용 캐필러리를 이용하여 형성된 볼 범프들을 나타내는 사시도이다. 적어도 하나의 본딩 패드를 구비한 기판상에 다양한 형상의 골드 볼 범프를 형성할 수 있음을 예를 들어서 확대하여 나타낸 단면도이다. 도 5a 내지 도 5g에 도시된바와 같이, 이러한 초음파 골드 볼 범프 형성공정이 진행될 시, 상기 본딩 패드상의 본딩된 범프의 형상은 볼 본딩용 캐필러리의 팁의 오목부의 형상과 상응한다. 즉, 상기 볼 본딩용 캐필러리의 팁의 오목부의 형상이 대략 볼 형상이면, 본딩 패드상의 본딩된 범프는 볼 형상으로 구현되며, 캐필러리의 팁의 오목부의 형상이 반구형상이면, 본딩 패드상의 본딩된 볼은 반구 형상으로 구현된다. 또한, 상기 볼 본딩용 캐필러리의 팁의 오목부의 형상의 단면이 직사각형이면, 상기 골드 볼 범프의 형상의 단면이 직사각형인 형상을 가지게 되고, 상기 볼 본딩용 캐필러리의 오목부의 형상이 원뿔대 또는 원통형이면, 상기 본딩 패드상에 형성된 볼 범프도 원뿔대 또는 원통형이다.

더욱이, 상기 범프 본딩용 캐필러리와는 별도로, 상기 범프 형성용 캐필러리도 팁의 오목부의 형상에 따라서 다양한 범프를 형성할 수 있다. 즉, 볼 본딩 또는 볼 형성시 사용되는 캐필러리의 팁의 형상에 따라서 본딩 패드상에 적절한 볼 범프를 구현한다. 또한, 상기 골드 볼 범프는 본딩 패드(12)의 일부분에 걸쳐 본딩될 수 있고, 본딩 패드(12)의 전체에 기밀하게 본딩될 수 있다.

상기한 범프 형성 방법에 따라서 구현된 반도체 칩은 적재함에 보관되고, 전기적 및 기계적으로 동작하는 지의 양품 유무를 검사하는 공정을 거친 후, 반도체 칩상에 문자를 마킹하여 식별할 수 있는 공정을 거치게 된다. 그리고, 진공상태에서 반도체 칩은 포장되어 출하되어 짐으로서 반도체 패키징 공정은 완료된다.

결과적으로, 본 발명에 따를 범프 형성 방법에 의해 구현된 볼 범프에 의한 도선 연결을 구현하여 정형화된 범프를 기판상에 형성하게 되었다. 아울러, 반도체칩상에 정형화된 볼 범프에 의해 전기적 연결성을 향상시키는 데 유리하며, 이러한 정형화된 범프가 기판상에 구현됨으로서, 반도체 칩의 경박 단소한 디자인에 유리하다. 부가적으로, 본 발명은 정형화된 범프를 구현하여 범프간의 간격을 좁힐 수 있어 칩 전체 사이즈를 최소화하는데 유리하다. 한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함을 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 범프 형성 방법을 이용한 칩 패키징 방법에 대해서 설명하기로 한다. 본 발명에 따른 칩 패키징 방법은 이미 설명한 범프 형성방법이 적용될 수 있으며, 공지의 볼 범프 형성방법이 적용될 수 있음에 유의하여야 한다. 아울러, 본 발명에 따른 칩 패키징 방법은 범프 형성방법이 기판의 외곽을 따라서 절단하는 단계 전에 적용될 수 있고, 기판의 외곽 부분을 따라서 절단하는 단계 후에 적용될 수 있음에 유의하지 않으면 안된다. 즉, 본 발명에 따른 칩 패키징 방법은 에폭시 수지가 도포된 리드 프레임상에 적어도 하나의 본딩 패드를 가지는 기판을 부착한 후에 범프 형성방법이 적용될 수 있고, 한편, 에폭시 수지가 도포된 리드 프레임상에 적어도 하나의 본딩 패드를 가지는 기판을 부착하고 나서, 기판의 외곽부분을 따라서 리드 프레임을 개개의 칩으로 절단한 후에 절단된 칩의 본딩 패드상에 범프 형성방법이 적용될 수 있음에 유의하지 않으면 안된다.

또한, 본 발명에 따른 칩 패키징 방법은 적어도 하나의 본딩 패드를 구비한칩들의 배열로 이루어진 웨이퍼에 에폭시 수지를 사용하여 기판을 부착하고, 본딩 패드상에 범프형성방법이 적용된 후에 개개의 칩으로 절단되는 공정이 이루어질 수 있고, 한편, 적어도 하나의 본딩 패드를 구비한 칩들의 배열로 이루어진 웨이퍼에 에폭시 수지를 사용하여 기판을 부착하고, 칩외곽부를 따라서 개개의 칩으로 절단공정이 진행된 후에, 절단된 개개의 칩들의 본딩 패드상에 범프형성방법이 적용될 수 있음에 유의해야 한다.

도 6a 내지 도 6e는 본 발명에 따른 칩 패키징 방법을 단계적으로 나타내는 단면도이다.

도 6a는 준비된 제1기판(40)을 나타내는 단면도이다. 상기 제1기판(40)은 인쇄회로기판이나 세라믹 기판 또는 리드 프레임(40)(lead frame)이 될 수 있다. 도 7은 준비된 또 다른 제1기판(50)을 나타내는 단면도이다. 상기 제1기판상에 형성된 패드는 평면 형상(도 6a) 또는 오목 형상(도 7)으로 형성된다. 상기 패드는 절연층으로 둘러쌓인 적어도 하나의 본딩 패드를 구비한 제2기판(44)이 놓이는 장소이며, 상기 제1기판(40) 특히, 리드 프레임(40)을 이루는 금속 재질은 구리나 알루미늄 또는 기타 파라듐 도금 등으로 이루어 질 수 있다. 상기 기판의 패드는 평면형상이나 오목형상을 구현될 수 있으나, 후술하는 에폭시 수지의 퍼짐을 방지하거나 개개 칩의 각도보정을 위하여 오목 형상을 구현되는 것이 가장 바람직하다.

본 발명에 따른 제1기판(40)은 후술하겠지만, 방열판으로서, 타의 인쇄회로기판과 접속되어 회로 동작 시의 방열 기능을 수행하게 된다. 이때, 상기 제1기판(40)은 다양한 두께, 외형으로 구현될 수 있다. 예컨데, 반도체 회로 동작시, 칩 특성을 고려하여 열 방출 정도에 따라서 다양하게 구현된다. 다만, 상기 제1기판(40)은 방열기능 및 칩 보호를 위해 제2기판보다는 작은 두께로 준비되어지는 것이 바람직하나, 동일하게 또는 보다 두껍게 준비되어질 수 있다.

도 6b는 준비된 제1기판(40)상에 에폭시 수지(42)가 도포된 상태를 나타내는 단면도이다. 상기 제1기판(40)상에 소정의 두께로 에폭시 수지(42)가 도포된다. 상기 에폭시 수지(42)는 절연 또는 비절연 재질로 이루어진다. 상기 에폭시 수지는 비절연 재질일 경우에는 AG 에폭시가 바람직하다.

상기 에폭시 수지(42)는 칩 디자인에 따라서 절연 기능 또는 비절연 기능을 수행하고, 상기 제2기판을 제1기판상에 부착시키는 기능을 수행한다.

도 6c는 에폭시 수지(42)가 도포된 제1기판(40)상에 준비된 제2기판(44)이 부착된 상태를 나타내는 단면도이다. 상기 제2기판(44)상에는 적어도 하나의 본딩 패드(45)들이 배열된다. 이때, 상기 제2기판(44)은 개개의 칩형상으로 절단된 기판일 수 있고, 웨이퍼일 수도 있다. 즉, 상기 제1기판(40)상에는 적어도 하나의 본딩 패드(45)를 구비한 제2기판(44)이 부착될 수 있고, 적어도 하나의 본딩 패드를 구비한 제2기판들의 배열로 이루어진 웨이퍼가 부착될 수도 있다. 이러한 경우, 상기

상기 본딩 패드(45)들은 절연층(46)으로 둘러 쌓인다. 상기 제2기판(44)의 두께는 제1기판(40)의 두께 이상으로 구현한다. 이는 반도체 칩 회로 동작 시, 상기 제1기판(40)의 방열기능을 원할하게 수행하기 위함이다. 그리고, 상기 본딩 패드를 제외한 제2기판(44)상에는 절열층(46)이 구비된다. 그러나, 상기 절연층(46)은 기판(44)상에 구비되지 않을 수 도 있다. 상기 절연층(46)은 선택적으로 제2기판상에 구비되는 것이다.

도 6d는 에폭시 수지(42)가 도포된 제1기판(40)상에 제2기판(44)이 부착되고, 상기 제2기판(44)상에 배열된 본딩 패드(45)상에 범프(E1)가 각각 형성된 상태를 나타내는 도면이다. 상기 본딩 패드(45)상에 형성된 범프(E1)들은 이미 기술한 바와 같이, 도 2a 내지 도 2d에 도시된 공정을 반복하여 각각 본딩 패드(45)상에 직접 형성되며, 한편, 공지의 골드 볼 형성 과정을 이용하여 형성될 수 있다.

도 6e는 상기 제2기판(44)의 본딩 패드(45)상에 형성된 범프들을 플레이트(P)가 상부에서 하부로 이동(화살표①방향)하여 소정의 압력으로 누른 후, 다시 수직 상승이동(화살표②방향)을 하여 본딩 패드(45)상에 형성된 정형화된 범프(E2)들을 나타내는 도면이다. 상기 플레이트(P)의 수직 하강이동에 의해 발생하는 수축력에 의해 상기 범프들은 옆으로 약간 신장하게 되고, 본딩 패드(45)들의 노출된 부분들은 기밀하게 덮히게 된다. 이때, 상기 정형화된 범프(E2)들은 절연층(46)의 두께보다 크게 형성될 수 있고, 상단에 평탄한 형상을 한 정형화된 또는 균일화된 범프들이 된다. 이러한 정형화된 범프(E2)들은 타의 반도체 소자나 인쇄회로기판과의 접촉 연결이 균일해져 반도체 소자의 연결 신뢰성을 향상시키게 된다.

상기한 공정순에 따라서 조립된 칩은 개개의 칩으로 절단하는 공정을 거친 후, 미도시된 로더(loader)에 의해 적재함에 보관되고, 전기적 및 기계적으로 동작하는 지의 양품 유무를 검사하는 공정을 거친 후, 제1기판(40)의 저면에 문자를 마킹하는 공정을 거치게 된다. 그리고, 진공상태에서 칩은 포장되어 출하되어 짐으로서, 반도체 패킹징 공정이 종료된다.

도 8은 오목형상의 패드(52)를 적어도 하나 이상 구비하는 제1기판(50)(도 7에 도시된 제1기판)상에 에폭시 수지(54)를 이용하여 적어도 하나의 본딩 패드(58)를 구비한 제2기판(56)이 부착되고, 상기 본딩 패드(58)상에 정형화된 범프(F1)들이 형성된 칩을 나타내는 도면이다. 도 8에 도시된 칩은 개개의 칩으로 절단된 것을 나타낸다. 본 발명에 따른 칩은 오목 형상의 패드(52)를 제1기판상(50)에 구비하는 것이 에폭시 수지(54)의 퍼짐을 방지하거나, 제2기판(56)을 패드(52)에 부착하여 비틀림 현상이 발생하는 경우의 각도 보정에 유리하다. 여기서 언급된 "각도 보정"이란 패드(52)상에 제2기판(56)을 부착하는 경우에 약간의 각의 틀어짐이 발생하는 경우, 이를 보정하는 것을 의미한다. 이때, 본 발명에 따른 패키징 공정에 의해 조립완료된 개개의 칩을 "PGBDCP(Power Gold Ball Direct Chip Package)"라 한다.

절단되어 제작 완료된 단일 칩이 도 9에 도시되었다. 도 9는 본 발명에 따른 단일 칩의 평면도이다. 도 9에 도시된 바와 같이, 참조부호L1은 개별칩으로 절개한 후의 제1기판의 최외각 라인을 의미하고, L2는 제2기판의 삽입 영역의 최외곽 라인 즉, 패드의 최외곽 라인을 의미하며, L3는 기판의 최외곽 라인을 의미한다. 이때, 상기 L1과 L2사이에 존재하는 영역(A)은 제1기판상의 영역으로, 개개 칩을 로더에 의해 적재함에 로딩하기 위한 영역이지만, 상기 영역을 삭제하여도 관계없다. 상기 영역(A)의 가로 및 세로 폭 즉, 도시된 D1과 D2의 길이는 0∼300㎛＋50㎛사이로 구성된다. 그러나, 상기 영역(A)은 칩 특성을 고려하여 열방출 정도에 따라서 제2기판의 크기보다 작거나, 상기 수치보다 크게 구성될 수 있다. 도시된 참조부호61은 제2기판(63)상에 매트릭스형으로 배열된 본딩 패드를 나타내고, 참조부호92는 상기 본딩 패드(61)상에 형성된 정형화된 범프들을 나타낸다.

또한, 상기 영역A는 다이 본더의 정밀, 정확도에 따라서 다양한 사이즈로 디자인될 수 있으며, 에폭시 수지의 퍼짐 현상을 유리하게 하기 위한 목적이므로, 가능한 한 칩(제2기판) 넓이와 같거나 약간의 갭을 갖는 영역으로 디자인되는 것이 유리하며, 이를 고려하여 절단 작업이 수행된다. 상기 라인L2와 L3사이의 갭(G)은 약 70㎛ 이하로 구성된다.

도 10은 본 발명에 따른 제1기판을 나타내는 평면도이다. 도 11a 내지 도 11d는 본 발명에 따른 절단될 개개의 칩간의 다양한 연결 부분들을 나타내는 도면이다.

도 10에 도시된 바와 같이, 상기 제1기판(70)은 리드 프레임 또는 세라믹 기판 또는 인쇄회로기판이 될 수 있다. 상기 패드(72)는 제1기판상에 매트릭스형으로 배열되며, 오목형이다. 상기 패드(72)상에는 에폭시 수지가 도포되고, 본딩 패드를 구비한 제2기판(71)이 부착되며, 상기 기판(72)의 본딩 패드상에 범프가 형성된 후에는 절단 공정이 진행된다. 상기 제1기판(70)상에 부착된 제2기판(71)의 범프 형성 과정이 종료되면, 미도시된 절단기에 의해 먼저, 가로 방향으로 0, 1, 2...순으로 절단된 후, 세로 방향으로 0,1,2...순으로 절단 공정이 진행된다. 그러나, 상기 가로 방향 절단공정과 세로 방향 절단공정은 순서가 바뀌어도 상관없다.

도 11a 내지 도 11d를 참조하여 절단될 개개의 매트릭스형으로 배열된 칩들간의 연결된 다양한 구조에 대해서 설명하기로 한다. 도 11a 내지 도 11d에 도시된 바와 같이, 절단될 개개의 칩간은 다양한 구성으로 일체형으로 연결될 수 있으며, 각각의 칩들은 요부형의 패드(P)를 구비한다. 물론, 도면에 도시된 연결 부위는 절단기의 블레이드에 의해 절단되는 부위를 의미한다.

도 11a에 도시된 바와 같이, 매트릭스형으로 배열된 개개의 칩(80)간들을 일체형으로 연결하는 연결 부위(801)는 적어도 하나의 연결체(802)와, 상기 연결체(802)사이에 위치하는 개구(803)로 구성된다. 이때, 상기 연결체(802)의 폭은 개구(803)의 폭보다 작게 구성된다. 도면에서는 3개의 연결체에 의해 칩(80)들간이 연결된다. 또한, 절단공정의 수월함을 위해 상기 연결체(802)의 두께는 칩(80)의 두께보다 작게 한다. 그러나, 상기 연결체(802)의 두께는 칩의 두께보다 동일하게 구성될 수 있다. 그리고, 상기 연결체(802)와 칩(80)들간은 동일재질로 구성된다.

상기한 개개의 칩(80)들간의 연결 부위(801)를 다수개의 연결체(802)로 직선형으로 구성함으로서, 제1기판의 칩(80)들의 외곽선을 따라서 절단 공정을 진행할 시, 절단공정이 수월하며, 절단기의 블레이드의 수명을 연장시키게 된다. 아울러, 칩 패키지 사양을 최소한의 오차로 구현하게 된다. 통상적으로 소망하는 목적물을 절단하는 경우에 개구가 구비되면, 절단기에 의해 절단 작업이 용이해진다.

도 11b에 도시된 바와 같이, 매트릭스형으로 배열된 절단될 개개의 칩(82)들간은 연결 부위(821)에 의해 연결될 수 있다. 상기 연결 부위(821)는 적어도 하나의 연결체(822)와, 상기 연결체(822)사이에 위치하는 적어도 하나의 개구(823)로구성된다. 이때, 상기 연결체(822)의 폭은 개구(823)의 폭보다 크게 구성된다. 도면에서는 3개의 연결체(822)에 의해 매트릭스형으로 배열된 칩(82)들간이 일체형으로 연결된다. 또한, 상기 연결체(822)의 두께는 칩(82)의 두께보다 작게 구성된다. 그러나, 상기 연결체(822)와 칩(82)의 두께는 동일하게 구성될 수 있다.

도 11c에 도시된 바와 같이, 매트릭스형으로 배열된 절단될 개개의 칩(84)들간은 연결 부위(841)에 의해 연결될 수 있다. 상기 연결 부위(841)는 박형의 연결체(842)로 구성된다. 즉, 상기 연결체(842)의 두께는 칩(84)의 두께보다 작게 구성된다.

도 11d에 도시된 바와 같이, 매트릭스형으로 배열된 절단될 개개의 칩(86)들간은 연결 부위(861)에 의해 일체형으로 연결된다. 상기 연결 부위(861)는 칩(86)들간을 지그재그형으로 연결되는 연결체(862)로 구성된다.

결과적으로, 상기 칩들간을 다양한 연결체로 구성함으로서, 제1기판의 절단공정 진행시, 절단기의 블레이드의 수명을 연장시킬 수 있으며, 패키지 사양을 최소한의 오차로 구현할 수 있게 되었다.

이상으로 살펴본 바와 같이, 본 발명에 따른 범프 형성 방법을 적용하여 정형화된 볼 범프를 구현하게 됨으로서, 반도체 칩상의 본딩 패드에 형성된 범프들에 균일성을 제공할 수 있게 되었으며, 이러한 범프의 균일성에 의해 경박 단소한 디자인이 가능하게 되었고, 보다 자유롭게 칩 디자인을 할 수 있게 되었다. 더욱이,본 발명에 따른 범프 형성방법은 반도체 칩 패키징 공정에 적용함으로서, 소자의 신뢰성을 향상시키게 되었다.

Claims (31)

1. 기판상에 범프를 형성하는 방법에 있어서,

   (a)적어도 하나의 본딩 패드를 가지는 기판을 준비하는 단계;

   (b)상기 기판상의 상기 본딩 패드 표면의 적어도 일부분상에 볼 본딩 장치의 캐필러리를 관통하고, 금 도선의 끝에 형성된 볼을 본딩하고, 상기 본딩된 볼의 타단부의 금 도선의 볼 목부를 절단하는 단계; 및

   (c)소망의 오목형상의 팁을 가지는 캐필러리를 가지고, 상기 절단된 볼 목부의 금도선 부분을 대략 소망의 범프 형상으로 형성하는 단계를 포함함을 특징으로 기판상에 범프를 형성하는 방법.
2. 제1항에 있어서, 상기 기판은 세라믹 재질로 구성되어짐을 특징으로 하는 기판상에 범프를 형성하는 방법.
3. 제1항에 있어서, 상기 기판은 반도체 칩이거나 인쇄회로기판임을 특징으로 하는 기판상에 범프를 형성하는 방법.
4. 제1항에 있어서, 상기 (b)단계의 본딩 패드상의 범프 형성의 본딩과정은 초음파 장치를 사용하여 진행되어짐을 특징으로 하는 기판상에 범프를 형성하는 방법.
5. 제4항에 있어서, 상기 초음파 장치의 초음파는 20∼250㎑ 사이의 주파수에서 진행되어짐을 특징으로 하는 기판상에 범프를 형성하는 방법.
6. 제1항에 있어서, 상기 (b)단계의 기판은 상온 또는 가열된 상태에서 수행되어짐을 특징으로 하는 기판상에 범프를 형성하는 방법.
7. 제1항에 있어서, 상기 (c)단계에서 형성된 범프를 상부에서 하부로 이동하여 상기 범프의 상단을 소정의 압력으로 압착시키는 (d)단계를 더 구비함을 특징으로 기판상에 범프를 형성하는 방법.
8. 제1항에 있어서, 상기 (b)단계의 볼 본딩 장치의 캐필러리는 구형, 반구형, 원뿔대형, 원통형, 직육면체형, 적어도 한번 이상 단이진 계단형 중, 선택된 어느 하나의 형상으로 구성된 오목형상을 가지는 팁을 구비하여 상기 오목형상에 대응하는 범프가 본딩 패드상에 형성되어짐을 특징으로 하는 기판상에 범프를 형성하는 방법.
9. 기판상에 범프를 형성하는 방법에 있어서,

   (a)적어도 하나의 본딩 패드를 구비한 적어도 하나의 칩들의 배열로 이루어진 웨이퍼를 준비하는 단계;

   (b)상기 칩상의 상기 본딩 패드 표면의 적어도 일부분상에 볼 본딩 장치의 캐필러리를 관통하고, 금 도선의 끝에 형성된 볼을 본딩하고, 상기 본딩된 볼의 타단부의 금 도선의 볼 목부를 절단하는 단계;

   (c)소망의 오목형상의 팁을 가지는 캐필러리를 가지고, 상기 절단된 볼 목부의 금도선 부분을 소망의 범프 형상으로 형성하는 단계; 및

   (d)상기 웨이퍼에 배열된 칩을 각각의 개별 칩으로 절단하는 단계를 포함함을 특징으로 하는 기판상에 범프를 형성하는 방법.
10. 제9항에 있어서, 상기 (c)단계와 (d)단계 사이에서 형성된 상기 범프들을 플레이트를 이용하여 상부에서 하부로 이동시킴으로서, 상기 범프의 상단을 소정의 압력으로 압착시키는 단계를 더 구비함을 특징으로 기판상에 범프를 형성하는 방법.
11. 기판상에 범프를 형성하는 방법에 있어서,

    (a)적어도 하나의 본딩 패드를 구비한 적어도 하나의 칩들의 배열로 이루어진 웨이퍼를 준비하는 단계;

    (b)상기 웨이퍼에 배열된 칩들을 각각의 개별 칩으로 절단하는 단계;

    (c)상기 개별 칩상의 상기 본딩 패드 표면의 적어도 일부분상에 볼 본딩 장치의 캐필러리를 관통하고, 금 도선의 끝에 형성된 볼을 본딩하고, 상기 본딩된 볼의 타단부의 금 도선의 볼 목부를 절단하는 단계; 및

    (d)소망의 오목형상의 팁을 가지는 캐필러리를 가지고, 상기 절단된 볼 목부의 금도선 부분을 소망의 범프 형상으로 형성하는 단계를 포함함을 특징으로 하는 기판상에 범프를 형성하는 방법.
12. 제11항에 있어서, 상기 (d)단계 이후에 형성된 범프들을 정형화하기 위하여 상부에서 하부로 이동하여 상기 범프의 상단을 소정의 압력으로 압착시키는 단계를 더 구비함을 특징으로 하는 기판상에 범프를 형성하는 방법.
13. 칩 패키징 방법에 있어서,

    (a)방열을 위하여 적어도 하나의 패드를 구비한 제1칩들의 배열로 이루어진 제1기판을 준비하는 단계;

    (b)에폭시 수지를 상기 패드상에 도포하는 단계;

    (c)적어도 하나의 본딩 패드를 가지는 제2칩들의 배열로 이루어진 준비된 제2기판을 상기 에폭시 수지상에 부착하는 단계; 및

    (d)상기 제2기판의 본딩 패드상에 범프를 형성하는 단계로 구성되어짐을 특징으로 하는 칩 패키징 방법.
14. 제13항에 있어서, 상기 제1칩들간은 연결 부위에 의해 일체형으로 구성되며, 상기 연결 부위는

    적어도 하나 이상의 연결체; 및

    상기 연결체의 폭보다 작으며, 상기 연결체사이에 위치하는 적어도 하나 이상의 개구로 구성되어짐을 특징으로 하는 칩 패키징 방법.
15. 제13항에 있어서, 상기 제1칩들간은 연결 부위에 의해 일체형으로 구성되며, 상기 연결 부위는

    적어도 하나 이상의 연결체; 및

    상기 연결체의 폭보다 크며, 상기 연결체사이에 위치하는 적어도 하나 이상의 개구로 구성되어짐을 특징으로 하는 칩 패키징 방법.
16. 제13항에 있어서, 상기 제1칩들간은 연결 부위에 의해 일체형으로 구성되며, 상기 연결 부위는 적어도 하나 이상의 연결체가 칩들간을 지그재그형으로 연결시키는 구성임을 특징으로 하는 칩 패키징 방법.
17. 제13항에 있어서, 상기 (d)단계는

    (ⅰ)적어도 하나의 본딩 패드를 가지는 제2기판을 준비하는 단계;

    (ⅱ)상기 제2기판상의 상기 본딩 패드 표면의 적어도 일부분상에 볼 본딩 장치의 캐필러리를 관통하고, 금 도선의 끝에 형성된 볼을 본딩하고, 상기 본딩된 볼의 타단부의 금 도선의 볼 목부를 절단하는 단계; 및

    (ⅲ)소망의 오목형상의 팁을 가지는 캐필러리를 가지고, 상기 절단된 볼 목부의 금도선 부분을 대략 소망의 범프 형상으로 형성하는 단계를 포함함을 특징으로 하는 칩 패키징 방법.
18. 제17항에 있어서, 상기 (ⅲ)단계 이후에 형성된 범프를 플레이트를 이용하여 상부에서 하부로 이동시킴으로서, 상기 범프의 상단을 소정의 압력으로 압착시키는 (ⅳ)단계를 더 구비함을 특징으로 칩 패키징 방법.
19. 제13항에 있어서, 상기 제1기판은 리드 프레임, 인쇄회로기판 또는 세라믹 기판으로 이루어짐을 특징으로 하는 칩 패키징 방법.
20. 제13항에 있어서, 상기 제1기판은 구리 또는 알루미늄 재질임을 특징으로 하는 칩 패키징 방법.
21. 제13항에 있어서, 상기 에폭시 수지는 절연 또는 비절연 재질임을 특징으로 하는 칩 패키징 방법.
22. 제21항에 있어서, 상기 비절연 재질의 에폭시 수지는 AG 에폭시 수지임을 특징으로 하는 칩 패키징 방법.
23. 제13항에 있어서, 상기 패드는 오목형상을 구성되어짐을 특징으로 하는 칩 패키징 방법.
24. 칩 패키징 방법에 있어서,

    (a)방열을 위하여 적어도 하나의 패드를 구비한 제1기판을 준비하는 단계;

    (b)에폭시 수지를 상기 제1기판상에 도포하는 단계;

    (c)적어도 하나의 본딩 패드를 가지는 준비된 제2기판을 상기 에폭시 수지상에 부착하는 단계;

    (d)상기 본딩 패드상에 범프를 형성하는 단계; 및

    (e)상기 제2기판의 외곽 부분을 따라 형성된 절단 라인을 따라서 상기 제1기판을 절단하여 개개의 단일 칩으로 구성하는 단계로 구성되어짐을 특징으로 하는 칩 패키징 방법.
25. 제24항에 있어서, 상기 (d)단계는

    (ⅰ)적어도 하나의 본딩 패드를 가지는 제2기판을 준비하는 단계;

    (ⅱ)상기 제2기판상의 상기 본딩 패드 표면의 적어도 일부분상에 볼 본딩 장치의 캐필러리를 관통하고, 금 도선의 끝에 형성된 볼을 본딩하고, 상기 본딩된 볼의 타단부의 금 도선의 볼 목부를 절단하는 단계; 및

    (ⅲ)소망의 오목형상의 팁을 가지는 캐필러리를 가지고, 상기 절단된 볼 목부의 금도선 부분을 대략 소망의 범프 형상으로 형성하는 단계를 포함함을 특징으로 하는 칩 패키징 방법.
26. 제25항에 있어서, 상기 (ⅲ)단계 이후에 형성된 범프는 플레이트형 부재를 이용하여 상부에서 하부로 이동시킴으로서, 상기 범프의 상단을 소정의 압력으로 압착시키는 (ⅳ)단계를 더 구비함을 특징으로 칩 패키징 방법.
27. 칩 패키징 방법에 있어서,

    (a)방열을 위하여 적어도 하나의 패드를 구비한 제1기판을 준비하는 단계;

    (b)에폭시 수지를 상기 제1기판상에 도포하는 단계;

    (c)적어도 하나의 본딩 패드를 가지는 제2기판을 상기 에폭시 수지상에 부착하는 단계;

    (d)상기 패드의 외곽 부분을 따라서 형성된 절단 라인을 따라서 상기 제1기판을 절단하여 개개의 칩으로 구성하는 단계; 및

    (e)상기 절단된 칩의 본딩 패드상에 범프를 형성하는 단계로 구성되어짐을 특징으로 하는 칩 패키징 방법.
28. 제27항에 있어서, 상기 (e)단계는

    (ⅰ) 적어도 하나의 본딩 패드를 가지는 제2기판을 준비하는 단계;

    (ⅱ) 상기 제2기판상의 상기 본딩 패드 표면의 적어도 일부분상에 볼 본딩 장치의 캐필러리를 관통하고, 금 도선의 끝에 형성된 볼을 본딩하고, 상기 본딩된 볼의 타단부의 금 도선의 볼 목부를 절단하는 단계; 및

    (ⅲ) 소망의 오목형상의 팁을 가지는 캐필러리를 가지고, 상기 절단된 볼 목부의 금도선 부분을 대략 소망의 범프 형상으로 형성하는 단계를 포함함을 특징으로 하는 칩 패키징 방법.
29. 제28항에 있어서, 상기 (ⅲ)단계 이후에 형성된 범프는 플레이트형 부재를 이용하여 상부에서 하부로 이동시킴으로서, 상기 범프의 상단을 소정의 압력으로 압착시키는 (ⅳ)단계를 더 구비함을 특징으로 칩 패키징 방법.
30. 칩 패키징 방법에 있어서,

    (a)적어도 하나의 본딩 패드를 구비한 적어도 하나의 제1칩들의 배열로 이루어진 웨이퍼를 준비하는 단계;

    (b)상기 웨이퍼하면에 에폭시 수지를 이용하여 적어도 하나의 패드를 제2칩들의 배열로 이루어진 방열용 기판을 상기 에폭시 수지에 부착하는 단계;

    (c)상기 웨이퍼의 본딩 패드상에 범프를 형성하는 단계; 및

    (d)상기 패드의 외곽선을 따라 절단하는 단계로 구성되어짐을 특징으로 하는 칩 패키징 방법.
31. 칩 패키징 방법에 있어서,

    (a)적어도 하나의 본딩 패드를 구비한 적어도 하나의 칩들의 배열로 이루어진 웨이퍼를 준비하는 단계;

    (b)상기 웨이퍼하면에 에폭시 수지를 이용하여 적어도 하나의 패드를 구비한방열용 기판을 부착하는 단계;

    (c)상기 방열용 기판의 패드의 외곽선을 따라 절단하는 단계; 및

    (d)상기 절단된 칩의 본딩 패드상에 범프를 형성하는 단계로 구성되어짐을 특징으로 하는 칩 패키징 방법.