JPH1056030A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1056030A
JPH1056030A JP21033696A JP21033696A JPH1056030A JP H1056030 A JPH1056030 A JP H1056030A JP 21033696 A JP21033696 A JP 21033696A JP 21033696 A JP21033696 A JP 21033696A JP H1056030 A JPH1056030 A JP H1056030A
Authority
JP
Japan
Prior art keywords
semiconductor device
ball
electrode pad
chip
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21033696A
Other languages
English (en)
Inventor
Yuugo Koyama
裕吾 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP21033696A priority Critical patent/JPH1056030A/ja
Publication of JPH1056030A publication Critical patent/JPH1056030A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体装置を製造する際のワイヤボンディング
工程に関し、電極パッドが微細化されても、接着強度の
低下を防止でき、またパシベーションクラックの発生も
防止できる構造および製造方法を提供する。 【解決手段】ＩＣチップ上の電極パッド形状が長方形を
しており、その上に楕円形状のボールがボンディングさ
れている。長方形電極パッドに楕円形の圧着ボールをボ
ンディングする。また電極パッドの配列を、超音波と水
平な方向の辺では千鳥形状に、垂直な方向の辺では一列
にすることで同一楕円形状のボールを形成する。 【効果】隣接パッドと圧着ボールの接触が避けられ、ま
た接着強度を従来と同等に保つことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関す
る。更に詳しくは、半導体装置を製造する際のワイヤボ
ンディング工程に関する。
【０００２】
【従来の技術】図２に従来の半導体装置の電極パッド並
びに電極パッド上にボンディングされた圧着ボール形状
を示す。ＩＣチップ１上の外部との入出力端である電極
パッド２上に導電性細線４を熱的、機械的に変形させて
圧着ボール３を形成し、押しつけて接着させる。また導
電性細線の他端は非導電性樹脂にてＩＣチップを封止し
た際の回路基板との入出力端であるリードフレームのイ
ンナーリードへと結線される。通常この方式を採る場合
は超音波併用熱圧着方式にてボンディングされるため、
ＩＣチップ表面は２００℃以上に加熱され、また導電性
細線の圧着ボール部はボンダーのトーチ部より放電され
その熱によりスパークボールを形成し、超音波と押圧力
とで上部から電極パッド上へ圧着ボールとして形成され
る。電極パッドは通常Ａｌを主体とする層状の構成をし
ており、下部加熱と上部よりの押圧力によってＡｕとＡ
ｌとが合金化される。
【０００３】通常の電極パッド部の形状は図２のように
正方形をしており、またその上に形成される圧着ボール
も電極パッド形状に合わせて真円に近い形状となるよう
スパークボールや超音波出力、上部よりの押圧力が調整
される。
【０００４】
【発明が解決しようとする課題】最近のＩＣの線間ピッ
チの縮小化はめざましいものがあり、また線間ピッチの
縮小化が進めば進むほどＩＣチップサイズ自体の縮小化
も進むこととなり、最終的には電極パッドのパッドピッ
チが縮小されることとなる。パッドピッチが狭まってく
ると電極パッドの大きさ自体も小さくしなければならな
いから当然圧着ボールの大きさも小さくしなければなら
ない。高位置精度を再現するワイヤボンダーを使用して
いても圧着ボールの大きさのばらつきは抑えきれるもの
でないため、電極パッドからはみ出してショートしてし
まう可能性があり、小ボール形成の安定性が必要とな
る。実際製品を製造する際は圧着ボールが電極パッド内
に必ずしも収まっている必要はなく、隣接の電極パッド
或いは圧着ボールと電気的にショートしていなければ良
と判断する場合もあるがパシベーションにクラックが入
る場合がある、という問題があった。またいかに小ボー
ルを安定させて形成したとしても小ボールを形成した際
の接着強度を保つことが重要であり、従来の真円形状の
ままであれば強度はほとんど圧着径の大きさに依存して
しまい、従来レベルの接着強度を保てない、という問題
があった。
【０００５】
【課題を解決するための手段】以上の課題を解決するた
め、本発明の半導体装置においては、電極パッド上につ
ぶす圧着ボールを超音波方向に少なくとも短径の１．５
倍以上の長径を有するように形成することを特徴として
いる。
【０００６】
【発明の実施の形態】本発明の一実施例を図１に示す。
ＩＣチップ１上の外部との入出力端である電極パッド２
上にφ１５〜３５μｍの導電性細線４を熱的、機械的に
変形させて圧着ボール３を形成し、押しつけて接着させ
る。また導電性細線の他端は非導電性樹脂にてＩＣチッ
プを封止した際の回路基板との入出力端であるリードフ
レームのインナーリードへと結線される。この圧着ボー
ル３を形成する際に加圧力として、通常は上方からの荷
重と超音波の印可時間・大きさとが使用されており、そ
れらのバランスは形成しようとしている圧着ボールの径
・厚さによりある範囲を定めて決定されている。本発明
においては荷重に対する超音波の出力比率を従来の真円
を作るための比率よりも２倍以上まで大きくとることで
超音波方向に短径方向の１．５倍以上の長径を持つ楕円
状の圧着ボールを形成している。その圧着ボール形状は
従来のようなボール全体が均一に潰れている必要はなく
基本的には長手方向のボール下部に合金層があれば良い
こととなるから短辺側は全面が潰れてなくても良い。例
えば図３のように電極パッド２上に導電性細線４を熱
的、機械的に変形させて形成した圧着ボールにおいて長
径方向に潰した部分６と短径方向の潰さない部分７が混
在することになる。ここで超音波の出力比率の加減を行
えば楕円短径部７の比率を変えることは可能でありパッ
ドピッチに余裕があれば超音波比率を落として楕円短径
部７も潰すようにし、もしパッドピッチがかなり狭けれ
ば更に超音波比率を大きくして偏平率を大きくすれば良
い。そのときもし強度が足りなければスパークボールを
大きくして楕円長径部６を大きくとることで接合強度を
稼ぐ様にすれば良い。
【０００７】また図１のように超音波方向に圧着ボール
を楕円形に潰すわけだから、ＩＣチップ上の超音波方向
と垂直方向に電極パッドの並ぶ辺の電極パッド配列は一
列に敷き詰めた状態にすれば良いし、水平方向に電極パ
ッドが並ぶ辺の電極パッド配列は千鳥状にすれば良い。
そうすることでＩＣチップ上の全圧着ボール形状を統一
したもので形成することができる。この千鳥状にパッド
を並べた時平面的に見て導電性細線同士、あるいは導電
性細線と圧着ボールとが重なり合う様に見える場合があ
り得るが、そういった場合にはチップの外周部側の導電
性細線は低く、内側の導電性細線は高く、互いに接触し
ないように形成すれば良い。
【０００８】次に他の手法を用いた実施例を示す。図４
は電極パッドの形状を長手方向がＩＣチップの中央部へ
向く様に配列した例である。ここでＩＣの電極配列には
ワイヤボンダの超音波方向と水平方向の辺が２つ、垂直
方向の辺が２つある。まず、超音波と水平方向の２つの
辺のパッド上へ楕円形につぶした圧着ボールをボンディ
ングする。次にボンディングツール等の付いたボンディ
ングヘッドは固定したままでサンプルの搭載されたテー
ブルが９０゜回転する。すると今まで超音波に対して垂
直方向に配列されていた電極パッドが水平方向に配置さ
れるためボンダー側で同一方向の超音波を掛けても電極
パッド内に圧着ボールを納めてボンディングできる。そ
のため図１の様な千鳥配列による導電性細線のコントロ
ールが必要なボンディングが要求されることはない。
【０００９】
【発明の効果】本発明のボンディングの手法を用いれ
ば、通常の真円形状のボールボンディングでは困難であ
った電極パッド間隔がかなり微細なもののボンディング
を容易に、安定的にすることが可能となる。また電極パ
ッドを超音波方向に対し長辺方向を同一にした長方形形
状とする事で楕円形状の圧着ボールを容易に形成する事
が可能となり、また正方形パッドにボンディングするよ
りも圧着ボール面積を大きく取れるため、電極パッドと
導電性細線との接着強度が得られ、信頼性が向上する。
また電極パッドの千鳥状、一列状配列を超音波方向に合
わせて併用する事により長方形パッドにする事によるＩ
Ｃチップの増大化を防ぐ事が可能となる。またボンディ
ングテーブルが９０度回転する製造方法を用いる事によ
り、長方形形状電極パッドの長辺方向がいずれもＩＣチ
ップの辺と垂直方向にあるＩＣチップに対し、本発明の
ボンディング手法を容易に用いる事を可能とさせる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例の図。
【図２】従来の半導体装置の例の図。
【図３】本発明の半導体装置の電極パッド上の圧着ボー
ル形状図。
【図４】本発明の半導体装置の他の実施例の図。
【符号の説明】
１ ＩＣチップ ２ 電極パッド ３ 圧着ボール ４ 導電性細線 ５ インナーリード ６ 楕円状に形成された圧着ボールの楕円長径部 ７ 楕円状に形成された圧着ボールの楕円短径部

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】内部に集積回路を有し、その外周部にある
    電極パッドとリードフレームのインナーリードとを導電
    性細線で結線したものを樹脂封止した半導体装置におい
    て、電極パッド上につぶす圧着ボールを超音波方向に少
    なくとも短径の１．５倍以上の長径を有するように形成
    していることを特徴とする半導体装置。
  2. 【請求項２】請求項１記載の半導体装置において、ＩＣ
    チップ上にワイヤボンディングされる際のワイヤボンダ
    ーの超音波方向に対して電極パッドが同一方向に長方形
    の長辺方向を有していることを特徴としているＩＣチッ
    プの電極パッド形状を持つ半導体装置。
  3. 【請求項３】請求項１記載の半導体装置において、ＩＣ
    がボンディングされる際超音波の伝達方向に水平方向の
    電極パッドは千鳥状配列、垂直方向の電極パッドは一列
    状に配列されていることを特徴としたＩＣチップの電極
    配列を持つ半導体装置。
  4. 【請求項４】請求項１記載の半導体装置において、ボン
    ディングの方向に合わせてボンディングテーブルが９０
    度回転することを特徴とする半導体装置の製造方法。
JP21033696A 1996-08-08 1996-08-08 半導体装置及びその製造方法 Withdrawn JPH1056030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21033696A JPH1056030A (ja) 1996-08-08 1996-08-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21033696A JPH1056030A (ja) 1996-08-08 1996-08-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1056030A true JPH1056030A (ja) 1998-02-24

Family

ID=16587732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21033696A Withdrawn JPH1056030A (ja) 1996-08-08 1996-08-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1056030A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158767A (ja) * 2003-11-20 2005-06-16 Ibiden Co Ltd Ｉｃチップの接続構造およびｉｃチップ実装用基板
JP2005167004A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2006090196A1 (en) * 2005-02-23 2006-08-31 Infineon Technologies Ag Rectangular bond pad and method of wire bonding the same with an elongated ball bond
US7279706B2 (en) 2003-10-07 2007-10-09 Renesas Technology Corp. Semiconductor device with electrode pad having probe mark
JP2015173205A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置及びワイヤボンディング装置
CN105895614A (zh) * 2015-02-18 2016-08-24 瑞萨电子株式会社 半导体装置及其制造方法
US20220052014A1 (en) * 2020-08-13 2022-02-17 Western Digital Technologies, Inc. Wire Bonding For Semiconductor Devices

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279706B2 (en) 2003-10-07 2007-10-09 Renesas Technology Corp. Semiconductor device with electrode pad having probe mark
US7524684B2 (en) 2003-10-07 2009-04-28 Renesas Technology Corp. Semiconductor device with electrode pad having probe mark
JP2005158767A (ja) * 2003-11-20 2005-06-16 Ibiden Co Ltd Ｉｃチップの接続構造およびｉｃチップ実装用基板
JP4522079B2 (ja) * 2003-11-20 2010-08-11 イビデン株式会社 Ｉｃチップ実装用基板
JP2005167004A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2006090196A1 (en) * 2005-02-23 2006-08-31 Infineon Technologies Ag Rectangular bond pad and method of wire bonding the same with an elongated ball bond
JP2015173205A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置及びワイヤボンディング装置
CN105895614A (zh) * 2015-02-18 2016-08-24 瑞萨电子株式会社 半导体装置及其制造方法
EP3067923A1 (en) * 2015-02-18 2016-09-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10586777B2 (en) 2015-02-18 2020-03-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20220052014A1 (en) * 2020-08-13 2022-02-17 Western Digital Technologies, Inc. Wire Bonding For Semiconductor Devices
US11901327B2 (en) * 2020-08-13 2024-02-13 Western Digital Technologies, Inc. Wire bonding for semiconductor devices

Similar Documents

Publication Publication Date Title
US7176570B2 (en) Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US7314818B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US6316838B1 (en) Semiconductor device
USRE40819E1 (en) Semiconductor device with improved bond pads
US9030031B2 (en) Microelectronic assembly with impedance controlled wirebond and reference wirebond
US4875618A (en) Wire stacked bonding method
JP2738568B2 (ja) 半導体チップモジュール
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JPH10275827A (ja) フェイスダウンボンディング用リードフレーム
JPH06302653A (ja) 半導体装置
US5863812A (en) Process for manufacturing a multi layer bumped semiconductor device
JPH1056030A (ja) 半導体装置及びその製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3981817B2 (ja) 半導体装置の製造方法
JP2007214238A (ja) 半導体装置およびその製造方法
JPH10112479A (ja) 基板の接続方法
JP2004221264A (ja) 半導体装置及びその製造方法
JPH0982742A (ja) ワイヤボンディング方法
JP2000323515A (ja) Ｉｃチップと回路基板との接続方法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JPH0428241A (ja) 半導体装置の製造方法
JPH11330125A (ja) キャピラリ、バンプ形成方法、並びに電子部品及びその製造方法
JPH07254632A (ja) 半導体装置及びその製造方法
JPH06338539A (ja) 半導体素子の接続方法
JPH05102223A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040308