JP2004221264A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004221264A
JP2004221264A JP2003006081A JP2003006081A JP2004221264A JP 2004221264 A JP2004221264 A JP 2004221264A JP 2003006081 A JP2003006081 A JP 2003006081A JP 2003006081 A JP2003006081 A JP 2003006081A JP 2004221264 A JP2004221264 A JP 2004221264A
Authority
JP
Japan
Prior art keywords
electrode
thin metal
electrode pad
bonding
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003006081A
Other languages
English (en)
Other versions
JP4007917B2 (ja
Inventor
Makoto Tsubonoya
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2003006081A priority Critical patent/JP4007917B2/ja
Publication of JP2004221264A publication Critical patent/JP2004221264A/ja
Application granted granted Critical
Publication of JP4007917B2 publication Critical patent/JP4007917B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49426—Wedge bonds on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】従来の半導体装置では、外部と授受する電流容量が異なる電極パッドがある場合には、所望の電極パッドの形成面積を大きくし、または電極パッド数を増やす等していたため、製造コストの低減が図れない、チップ面積の低減が図れない等の問題があった。
【解決手段】本発明の半導体装置では、外部と授受する電流容量が小さい電極パッドを基準とし、金属細線の細線化を実現している。そして、ＩＣチップ２の電極パッド１に対し、同一系の金属細線５で接続をしている。一方、外部と大きい電流容量を授受する電極パッド１では、バンプ電極１３を形成し、複数本の金属細線５を接続している。そのことで、大きい電流容量を授受でき、製造コスト低減、チップ面積の低減も実現することができる。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明の半導体装置及びその製造方法は、種々の電流を授受する電極パッドが複数形成された半導体素子において、同一系のボンディングワイヤーにより、全ての電極パッドに対し電気的に接続する技術に関する。
【０００２】
【従来の技術】
例えば、ＬＳＩへの電源電圧の供給は、半導体チップ上に設けた電極パッドとリード端子とをボンディングワイヤにより接続することで行っている。また、同様に、半導体チップ上に形成されたその他の電極パッドもその他のリード端子とボンディングワイヤにより接続している。
【０００３】
従来の電力用半導体装置では、中でもチップの表面電極と外部電極との接続方法としてはワイヤボンディング法がある。そして、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ−Ｂｉｐｏｌａｒ−Ｔｒａｎｓｉｓｔｏｒ）チップ上には、エミッタ電極とゲート電極が形成されている。そして、それぞれの電極パッドとリードとが金属細線により接続されている。このとき、大電流を授受するエミッタ電極は多数形成されたり、個々のエミッタ電極の形成領域を大きくし、金属細線をワイヤボンディングし、対応していた（例えば、特許文献１。）。
【０００４】
【特許文献１】
特開平５−２０６４４９号公報（第１３−１４頁、第１−３図）
【０００５】
【発明が解決しようとする課題】
上述したように、従来の半導体装置では、例えば、エミッタ電極等の電極に流れる電流容量に応じて、接続する金属細線の太さを可変したり、または、半導体チップ表面に複数の電極パッドを形成したり、することで対応している。
【０００６】
そして、電極パッドの電流容量に応じて金属細線の太さを可変とする場合には、一回のワイヤーボンディング工程で全て電極パッドと接続することが出来ず、ボンディング時間を多大に要し、作業効率は悪く量産性が向上しないという問題があった。また、全ての電極パッドに対し、金属細線の太さを統一する場合には、最大の電流容量を有する電極パッドに対する金属細線の太さに統一する必要がある。そのため、この場合には、金属細線による配線抵抗が大きくなり、電力消費が増加してしまい、半導体特性が悪化するという問題があった。
【０００７】
一方、半導体チップ表面に複数の電極パッドを形成し、対応する場合では、金属細線の太さは、他の電極パッド上に接続する金属細線と同様に細い太さのもので対応できる。しかしながら、半導体チップ表面では、電極パッドを形成するための領域が必要となり、チップ面積を縮小することが困難であるという問題があった。また、電極パッドの形成される任意の半導体チップ表面上でワイヤーボンディングが行われる為、ワイヤーボンディング時の振動等による機械的ストレスにより、シリコン酸化膜等から成る層間絶縁膜にクラックが入るという問題があった。
【０００８】
【課題を解決するための手段】
上述した従来の課題に鑑みてなされたもので、本発明の半導体装置では、半導体素子の一主面上には電流を授受する複数の電極パッドが形成され、少なくとも１つの該電極パッド上にバンプ電極が形成された半導体装置において、前記電極パッドには、少なくとも２本以上のボンディングワイヤがステッチボンディングにより接続されている前記バンプ電極を１つ以上有することを特徴とする。従って、本発明の半導体装置では、１つの電極パッド上のバンプ電極に対し、複数のボンディングワイヤを接続することができる。そのことで、半導体素子表面での電極パッド形成領域を縮小することが可能となり、半導体素子自体の微細化を実現することができる。
【０００９】
更に、本発明の半導体装置では、前記複数のボンディングワイヤが接続する前記バンプ電極の形成された前記電極パッドは、その他の前記電極パッドより大電流を授受する電極パッドであることを特徴とする。従って、本発明の半導体装置では、全ての電極パッドに対し、電流容量の小さい電極パッドに対応する金属細線を用いることができる。そのことで、金属細線による抵抗値を大幅に低減することができるので、金属細線抵抗による電力消費を改善することができる。
【００１０】
また、本発明の半導体装置の製造方法では、一主面上に電流を授受する複数の電極パッドが形成された半導体素子を準備し、前記半導体素子を所望の領域に固着した後、所望の前記電極パッドにバンプ電極を形成し、前記バンプ電極の少なくとも１つには、ボンディングワイヤをステッチボンディングにより少なくとも２本以上接続することを特徴とする。従って、本発明の半導体装置の製造法では、電極パッド上に形成されたバンプ電極に対し、複数本の金属細線を接続することが可能である。そのことで、半導体素子に対し、ワイヤボンディング時の振動等による機械的ストレスの影響の少ない領域に、必要最小限の電極パッドを形成することが可能となる。
【００１１】
【発明の実施の形態】
以下に、本発明における半導体装置およびその製造方法において、図１〜図５を参照として説明する。特に、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）チップの電極パッド上における金属細線の接続構造及びその製造方法について説明する。図１（Ａ）はＩＣチップの電極パッドとリードとを金属細線を介して接続する状況を説明する平面図であり、図１（Ｂ）はＩＣチップの電極パッド間を金属細線を介して接続する状況を説明する平面図であり、図２（Ａ）及び（Ｂ）はＩＣチップの電極パッド上の金属細線の接続状況を説明する平面図であり、図３（Ａ）及び（Ｂ）はＩＣチップの電極パッド間の接続状況を説明する図である。
【００１２】
図１（Ａ）に示す本実施の形態では、表面に複数の電極パッド１が形成されているＩＣチップ２が、例えば、リードフレームに形成されたアイランド３上に、例えば、Ａｇペースト等の導電ペーストを介して固着されている。また、リードフレームには、アイランド３の周囲を囲むように複数のリード４が形成されている。そして、ＩＣチップ２の電極パッド部１とリード４とは、それぞれ金属細線５を介して電気的に接続している。尚、本実施の形態では、リードフレームは、例えば、銅を主材料とするフレームから成る。しかし、リードフレームの材料としては、Ｆｅ−Ｎｉを主材料としても良いし、他の金属材料でも良い。また、リードフレームを用いる場合に、特に、限定する必要はなく、プリント基板、導電箔を所望のパターンに加工した場合でも良い。
【００１３】
また、図１（Ｂ）に示す本実施の形態では、例えば、リードフレームに第１のアイランド６と第２のアイランド７とが多少離間して連続して形成されている。そして、第１及び第２のアイランド６、７上には、それぞれＩＣチップ８、９が例えば、Ａｇペースト等の導電ペーストを介して固着されている。また、リードフレームには、第１及び第２のアイランド６、７の周囲を囲むように複数のリード１１が形成されている。そして、ＩＣチップ８、９の電極パッド部１０、１５とリード１１とは、それぞれ金属細線１２を介して電気的に接続している。また、本実施の形態では、ＩＣチップ８、９の相対峙する側辺の近傍領域に形成された電極パッド１０、１５間は、直接、金属細線１２を介して電気的に接続している。尚、本実施の形態においても、同様に、リードフレームの材料としては、銅を主材料とするフレームに限定する必要はなく、Ｆｅ−Ｎｉを主材料としても良いし、他の金属材料でも良い。また、リードフレームを用いる場合に、特に、限定する必要はなく、プリント基板、導電箔を所望のパターンに加工した場合でも良い。
【００１４】
また、図示の如く、金属細線の一端に示す丸印はボールボンディングが行われる側を示している。そして、金属細線の他端がＩＣチップの電極パッドと接続する場合には、図示していないが、電極パッド上にはバンプ電極１３（図２参照）が形成されている。
【００１５】
図２（Ａ）及び（Ｂ）に示すように、本実施の形態では、ＩＣチップ２の電極パッド１上にバンプ電極１３形成した後、そのバンプ電極１３に対し複数の金属細線５がステッチボンディングにより接続されている。つまり、本実施の形態では、図１（Ａ）に示すように、電極パッド１とリード４とを金属細線５を介して接続する際には、リード４側はボールボンディングにより接続し、電極パッド１側はステッチボンディングにより接続している。一方、図１（Ｂ）に示すように、電極パッド１０、１５間を金属細線１２を介して接続する際には、一方の電極パッド１０上にはバンプ電極１３を形成する。そして、バンプ電極１３を形成しない他方の電極パッド１０側はボールボンディングにより接続し、バンプ電極１３を形成した電極パッド１０側はステッチボンディングにより接続している。
【００１６】
通常、金属細線を接続するワイヤボンディングは、一端はボールボンディングにより接続し、他端はステッチボンディンにより接続する。そして、ステッチボンディングが行われる側では、金属細線をキャピラリーで強く押さえ、力で引きちぎるため、ステッチボンディングされた領域にはストレスが加わる。特に、ＩＣチップの電極パッド上で、直接、ステッチボンディングが行われると、その衝撃により、電極パッドの下部に位置するシリコン酸化膜等から成る層間絶縁膜にクラックが入るという問題があった。しかしながら、本実施の形態における構造では、衝撃が大きいステッチボンディングは、バンプ電極１３上で行うことができる。そのことで、本実施の形態では、上述したＩＣチップの層間絶縁膜の破壊を抑制することができ、リードのステッチボンディングによる損傷も抑制することができる。
【００１７】
そして、本実施の形態では、バンプ電極１３が形成された１つの電極パッドに対し、少なくとも２本以上の金属細線５を接続することで、金属細線５として細い系のものを使用することができる。図１（Ａ）及び（Ｂ）に示すように、ＩＣチップ２、８、９上には、それぞれ複数の電極パッド１、１０、１５が形成されている。そして、電極パッド１、１０、１５は、ＩＣチップ２、８、９内に形成された抵抗体、コンデンサー、トランジスタ等の多数の素子に対し電流の授受を行っている。そのため、それぞれの電極パッド１、１０、１５では、目的に応じて外部と授受する電流容量が異なる。例えば、Ｖｃｃ（電源電極）用の電極パッド、ＧＮＤ（接地電極）用の電極パッドでは、外部と授受する電流容量は大きいため、接続される金属細線の系は、他の電極パッドと接続されるものよりも太くする必要がある。
【００１８】
ここで、通常、ＩＣチップ２の電極パッド１とリード４とを金属細線５を介して接続する場合、製造工程上１回のワイヤーボンディング工程で行われる。そのため、１回のワイヤーボンディング工程において、ＩＣチップ２の電極パッド１とリード４とを接続するためには、最も大きい電流を授受する電極パッドにあわせて、金属細線の系を決める必要がある。この場合では、その他大部分である小さい電流を授受する電極パッドにおいても、同様に必要以上の太い系である金属細線により接続される。例えば、接続される金属細線の系がφ２５μｍで十分である電極パッドに対しても、φ３８μｍの系の金属細線を接続しなければならない。この構造では、系の太い金属細線を用いることで、金属細線の配線抵抗が大きく、消費電力が大きくなり、電力コストの低減を図ることができない。また、金属細線のコストの低減も図ることができない。
【００１９】
一方、それぞれの電極パッドの授受する電流容量にあわせて、最適の系の金属細線を接続する場合には、１枚のＩＣチップ２に対し、複数回のワイヤーボンディング工程が必要となる。そのため、この構造の場合には、製造コストの低減を図ることが出来ず、また、製造時間の低減も図ることが出来ない。
【００２０】
しかしながら、本実施の形態の半導体装置では、外部と授受する電流容量が大きい等の所望の電極パッドでは、その電極パッドに形成されたバンプ電極１３に対し、複数本の金属細線５を接続することができる。そして、ＩＣチップ２の表面に形成される複数の電極パッド１の大部分は、Ｖｃｃ用の電極パッド、ＧＮＤ用の電極パッドより細い系の金属細線で所望の目的を達成することができる。そのため、本実施の形態では、外部と授受する電流容量の小さい電極パッドを基準とし、金属細線の系を選択することが出来る。そして、選択したその系の金属細線により、ＩＣチップ２上の電極パッド１に対し、１回のワイヤーボンディング工程で金属細線５を接続することができる。
【００２１】
つまり、本実施の形態では、Ｖｃｃ用の電極パッド、ＧＮＤ用の電極パッドでは、電極パッド上のバンプ電極に対し、複数本の金属細線を接続することで、所望の電流容量を外部と授受することができる。そして、その他の電極パッドでは、授受する電流容量に適した系の金属細線により外部と接続させることができる。そのことで、本実施の形態では、外部と授受する電流容量の小さい電極パッドにあわせ金属細線の系を選択できるので、金属細線の配線抵抗を低減した構造を実現することができる。一方、外部と授受する電流容量の大きい電極パッドにおいても、複数本の金属細線により所望の電流容量を確実に授受することができる。
【００２２】
また、本実施の形態では、外部と授受する電流容量の大きい電極パッドでは、１つの電極パッドで複数本の金属細線を接続することができるので、電極パッドの形成面積を統一して形成することができる。つまり、外部と授受する電流容量の大小によらず、電極パッドの形成面積を統一することができる。また、外部と授受する電流容量の大きい場合にも、形成する電極パッドの数を必要最低限の数とすることができる。そのことで、ＩＣチップサイズの低減も実現することができる。
【００２３】
更に、本実施の形態では、図２（Ａ）及び（Ｂ）に示すように、例えば、電極パッド１上のバンプ電極１３に対し、２本の金属細線５をステッチボンディングにより接続する。このとき、図２（Ａ）に示すように、１本目の金属細線と２本目の金属細線の端部が一部重なっても良いが、離間して接続する。具体的には、金属細線５がバンプ電極１３と接続する付け根部分５１において、少なくとも１本目と２本目の金属細線５が重ならないように接続する。一方、図２（Ｂ）では、１本目と２本目の金属細線５が、１本目の金属細線５がバンプ電極１３と接続する付け根部分５１で重なるように接続する場合を示す。この場合には、２本目の金属細線５を接続する際に、金属細線５をキャピラリーで強く押さえ、力で引きちぎる。この際に、既に、接続されている１本目の金属細線５に対し、歪みを生じさせ金属細線５のループの安定性を害する場合がある。
【００２４】
そのため、本実施の形態では、電極パッド１上のバンプ電極１３に対し、２本の金属細線５をステッチボンディングにより接続する際には、図２（Ａ）に示すように、それぞれの金属細線５の付け根部分５１が離間するように接続する。また、バンプ電極１３を形成する際の凸部１４上を避けて、金属細線５をステッチボンディングにより、接続することが望ましい。本実施の形態では、後述する製造方法によりバンプ電極１３を形成し、その製造方法では、バンプ電極１３の凸部１４は安定して形成される。しかし、もし、バンプ電極１３の凸部１４が所望の形状に形成されなかった場合でも、その凸部１４を避けて金属細線５を接続することで、金属細線５を確実に接続でき、且つ金属細線５のループの安定性を実現することができる。尚、金属細線５のループの安定性を実現することができる場合には、図２（Ｂ）に示すように、１本目の金属細線と２本目の金属細線とを重ねて接続しても問題はない。また、バンプ電極上に複数本の金属細線を接続する場合も同様である。
【００２５】
そして、図３（Ａ）及び（Ｂ）では、図１（Ｂ）においても示すように、ＩＣチップ８、９の電極パッド１０、１５間を、直接、金属細線１２で接続する図を示している。図３（Ａ）では、ＩＣチップ９の電極パッド１５上にバンプ電極１３を形成し、ＩＣチップ８の電極パッド１０上ではボールボンディングを行い、ＩＣチップ９のバンプ電極１３上ではステッチボンディングを行う。そして、ＩＣチップ８とＩＣチップ９との授受する電流容量の等しい電極パッド１０同士を接続している。この際、図３（Ｂ）に示すように、図２（Ａ）及び（Ｂ）を用いて上述した製造方法により金属細線１２を接続することで、金属細線５を確実に接続でき、且つ金属細線５のループの安定性を実現している。尚、ＩＣチップ８、９上では、電極パッド１０、１５に対し、直接、ステッチボンディングを行うことなく、金属細線の接続を行っている。
【００２６】
次に、図４及び図５を用いて、電極パッド上にバンプ電極を形成する製造方法について説明する。
【００２７】
先ず、図４（Ａ）に示すように、集積回路網を形成したＩＣチップ２０のアルミ電極パッド２１上方にキャピラリ２２を移動する。キャピラリ２２の中心孔２３には直径が２０〜３０μｍ程度の金ワイヤ２４が挿通されており、キャピラリ２２上方にはワイヤ２４を狭持するためのクランパ２５が配置されている。キャピラリ２２先端部は直径１００μｍ程度の大きさを有する。そして、金ワイヤ２４の先端部にスパーク２６を飛ばしてこれを融解させ、表面張力により金ボール２７（図４（Ｂ）参照）を形成する。この段階でクランパ２５は閉じている。
【００２８】
次に、図４（Ｂ）に示すように、キャピラリ２２から飛び出たワイヤ２４の先端に金ボール２７が形成される。尚、金ボール２７の直径はスパーク２６の電流値と時間で制御され、本実施の形態では、例えば、金ボール２７の直径は６０〜８０μｍ程度である。しかし、金ボール２７の直径は、所望の目的に応じて任意に設計変更することができる。そして、次の作業に備え、クランパ２５を開け、ワイヤ２４を解放する。
【００２９】
次に、図４（Ｃ）に示すように、キャピラリ２２を下降させることにより、金ボール２７を電極パッド２１表面に当接し、一定の圧力を加える。そして、同時に、キャピラリ２２を通して超音波振動を与え且つ加熱し、金ボール２７と電極パッド２１とを固着する。
【００３０】
次に、図４（Ｄ）に示すように、金ボール２７が固着した後、金ボール２７と金ワイヤ２４を残して、キャピラリ２２を垂直に上昇させる。
【００３１】
次に、図５（Ａ）に示すように、キャピラリ２２を再度垂直に下降させた後、キャピラリ２２の水平方向の位置はそのままで、その先端と金ボール２７の上端（平坦部）との距離２８が１０〜３０μｍ程度となるような位置でキャピラリ２２を停止する。金ワイヤ２４の付け根付近はキャピラリ２２内部に収納されず、露出した状態となる。
【００３２】
次に、図５（Ｂ）に示すように、キャピラリ２２を水平移動させるが、このとき、上述した距離２８を維持した状態で、金ワイヤ２４の直径の３分の２を超える距離２９だけ移動させる。例えば、キャピラリ２２の先端部の穴の直径が４０μｍであるときは、２５〜３５μｍ程度だけキャピラリ２２を移動する。金ワイヤ２４はキャピラリ２２の先端部で途中まで剪断され、糸を引くように細い部分３０のみで連続している状態となる。
【００３３】
次に、図５（Ｃ）に示すように、金ワイヤ２４と金ボール２７とを細い部分３０のみで連続させた状態で、再び、キャピラリ２２を上昇させる。
【００３４】
最後に、図５（Ｄ）に示すように、金ワイヤ２４が所望の長さ（テイル長さ３１）だけ突出するようにキャピラリ２２を上昇させる。その後、今まで解放していたクランパ２５を閉じて金ワイヤ２４を狭持し、上方に引き上げることで細い部分３０を完全に切断する。そして、電極パッド２１上部にはバンプ電極３２が形成され、キャピラリ２２先端にはテイル長さ３１の分だけの金ワイヤ２４が残る。
【００３５】
尚、本実施の形態では、上述した製造方法により電極パッド上にバンプ電極を形成したが、この製造方法に限定する必要はない。本実施の形態以外の方法で電極パッド上にバンプ電極を形成した場合においても、上述した金属細線の接続構造及び接続方法を実現することができる。そして、その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００３６】
【発明の効果】
上述したように、第１に、本発明の半導体装置では、ＩＣチップの電極パッド上に形成されたバンプ電極に対し、少なくとも２本以上の金属細線を接続することができる。そのことで、外部と授受する電流容量が大きい電極パッドでは、複数本の金属細線を接続し、外部と授受する電流容量が小さい電極パッドでは、１本の金属細線を接続する。その結果、外部と授受する電流容量が小さい電極パッドを基準とし、金属細線の系を選択することができるので、金属細線の配線抵抗の低減を実現することができる。
【００３７】
第２に、本発明の半導体装置では、外部と授受する電流容量が小さい電極パッドを基準とし、金属細線の系を選択することができる。そのことで、ＩＣチップ上の全ての電極パッドに対し、細い系の金属細線でワイヤーボンディングを行うことができる。その結果、金属細線のコストを低減でき、且つ、細い系の金属細線であるが、大きい電流容量を外部と授受することができる。
【００３８】
第３に、本発明の半導体装置の製造方法では、外部と授受する電流容量が小さい電極パッドを基準とし、金属細線の系を選択し、その系の金属細線でＩＣ上の所望の電極パッドに対し、ワイヤーボンディングを行う。そのことで、同一系の金属細線を用いることで、１回のワイヤーボンディング工程で、種々の電流容量を外部と授受する電極パッドに金属細線を接続することができる。その結果、製造コストを低減し、製造時間の短縮を実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明するための（Ａ）平面図（Ｂ）平面図である。
【図２】本発明の半導体装置及びその製造方法を説明するための（Ａ）平面図（Ｂ）平面図である。
【図３】本発明の半導体装置及び製造方法を説明するための（Ａ）平面図（Ｂ）斜視図である。
【図４】本発明の半導体装置の製造方法を説明するための（Ａ）断面図（Ｂ）断面図（Ｃ）断面図（Ｄ）断面図である。
【図５】本発明の半導体装置の製造方法を説明するための（Ａ）断面図（Ｂ）断面図（Ｃ）断面図（Ｄ）断面図である。

Claims (6)

  1. 半導体素子の一主面上には電流を授受する複数の電極パッドが形成され、少なくとも１つの該電極パッド上にバンプ電極が形成された半導体装置において、
    前記電極パッドには、少なくとも２本以上のボンディングワイヤがステッチボンディングにより接続されている前記バンプ電極を１つ以上有することを特徴とする半導体装置。
  2. 前記複数のボンディングワイヤが接続する前記バンプ電極の形成された前記電極パッドは、その他の前記電極パッドより大電流を授受する電極パッドであることを特徴とする請求項１に記載の半導体装置。
  3. その他の前記電極パッドには、前記ボンディングワイヤと同一系のボンディングワイヤが接続しており、複数の前記電極パッドの形成面積は、実質、同一であることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 一主面上に電流を授受する複数の電極パッドが形成された半導体素子を準備し、前記半導体素子を所望の領域に固着した後、所望の前記電極パッドにバンプ電極を形成し、前記バンプ電極の少なくとも１つには、ボンディングワイヤをステッチボンディングにより少なくとも２本以上接続することを特徴とする半導体装置の製造方法。
  5. 複数の前記ボンディングワイヤを接続する前記バンプ電極上では、ステッチボンディング時の衝撃により、既に接続された前記ボンディングワイヤのループが、実質、歪まない領域にステッチボンディングを行うことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 複数の前記パッド電極に対し、同一系の前記ボンディングワイヤを同一のワイヤボンディング工程で接続することを特徴とする請求項４または請求項５に記載の半導体装置の製造方法。
JP2003006081A 2003-01-14 2003-01-14 半導体装置及びその製造方法 Expired - Fee Related JP4007917B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003006081A JP4007917B2 (ja) 2003-01-14 2003-01-14 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003006081A JP4007917B2 (ja) 2003-01-14 2003-01-14 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007158205A Division JP4642047B2 (ja) 2007-06-15 2007-06-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2004221264A true JP2004221264A (ja) 2004-08-05
JP4007917B2 JP4007917B2 (ja) 2007-11-14

Family

ID=32896573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003006081A Expired - Fee Related JP4007917B2 (ja) 2003-01-14 2003-01-14 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4007917B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294530A (ja) * 2006-04-21 2007-11-08 Sanken Electric Co Ltd リードフレーム組立体
US8134240B2 (en) 2006-07-27 2012-03-13 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method for the same
JP5692081B2 (ja) * 2009-10-09 2015-04-01 日亜化学工業株式会社 半導体装置及びその製造方法
JP2017102251A (ja) * 2015-12-01 2017-06-08 三菱電機株式会社 光変調器モジュール
JP7412998B2 (ja) 2019-12-12 2024-01-15 ローム株式会社 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294530A (ja) * 2006-04-21 2007-11-08 Sanken Electric Co Ltd リードフレーム組立体
US8134240B2 (en) 2006-07-27 2012-03-13 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method for the same
JP5692081B2 (ja) * 2009-10-09 2015-04-01 日亜化学工業株式会社 半導体装置及びその製造方法
JP2017102251A (ja) * 2015-12-01 2017-06-08 三菱電機株式会社 光変調器モジュール
JP7412998B2 (ja) 2019-12-12 2024-01-15 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP4007917B2 (ja) 2007-11-14

Similar Documents

Publication Publication Date Title
JP3935370B2 (ja) バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US6316838B1 (en) Semiconductor device
JP3584930B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3865055B2 (ja) 半導体装置の製造方法
JP3765952B2 (ja) 半導体装置
US8952551B2 (en) Semiconductor package and method for fabricating the same
JP3573133B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004071947A (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JP4007917B2 (ja) 半導体装置及びその製造方法
JP4642047B2 (ja) 半導体装置
JP2007214238A (ja) 半導体装置およびその製造方法
JP2000114452A (ja) 半導体装置
JP3697926B2 (ja) 半導体装置の製造方法
JP3888438B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
JP2005116916A (ja) 半導体装置及びその製造方法
JP2005116915A (ja) 半導体装置
JP3625714B2 (ja) 半導体装置
JP2007035863A (ja) 半導体装置
JP2004063824A (ja) 半導体装置及びその製造方法
JP3174238B2 (ja) 半導体装置およびその製造方法
JP3855532B2 (ja) Ｉｃチップと回路基板との接続方法
JPH0525236Y2 (ja)
JP2004207292A (ja) ワイヤボンディング方法、半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees