JP2005116916A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005116916A
JP2005116916A JP2003351596A JP2003351596A JP2005116916A JP 2005116916 A JP2005116916 A JP 2005116916A JP 2003351596 A JP2003351596 A JP 2003351596A JP 2003351596 A JP2003351596 A JP 2003351596A JP 2005116916 A JP2005116916 A JP 2005116916A
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal wire
semiconductor device
bent portion
thin metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003351596A
Other languages
English (en)
Inventor
Osamu Isaki
治 伊佐木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2003351596A priority Critical patent/JP2005116916A/ja
Publication of JP2005116916A publication Critical patent/JP2005116916A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電極パッドとリードとを接続する金属細線のループ形状を低く出来、パッケージが厚くない半導体装置を提供する。
【解決手段】半導体チップ５１の外周部に段差６６を設けている。金属細線６１の一部が、半導体チップ５１表面のシリコン窒化膜５３と当接している。そして、金属細線６１は、チップ外周端部７１から上方へと離間している。金属細線６１がチップ側面７２と接触し、ショートすることを防ぐことができる。更に、金属細線６１のループ形状が、半導体チップ５１表面に対し、低いループ形状となり、パッケージの厚みを薄くできる。
【選択図】図６

Description

本発明の半導体装置及びその製造方法では、半導体チップ上面のボンディング電極と外部端子とを金属細線を介して電気的に接続する技術に関する。
従来の半導体装置において、配線抵抗の低減を図るため、直径の太い金属細線が用いられていた。そして、該金属細線を用いるために、金属細線のループ形状が改良され、金属細線が、所望のパッケージサイズ内に収まるようにされていた。（例えば、特許文献１。）。
また、従来の半導体装置において、ワイヤボンディングを行う２点間では、金属細線のループ形状が改良され、ワイヤの形状保持力の向上が図れていた。そして、金属細線が、モールド時の樹脂圧により倒れたり、曲がったりすることを防いでいた（例えば、特許文献２。）。
また、従来のワイヤボンダーにおいて、最適なボンディングパラメータが設定され、ボンディングワイヤのオープン不良及びショート不良の発生が防止されていた（例えば、特許文献３。）。
特許第３２７６８９９号公報（第３−４頁、第１図） 特許第３１８９１１５号公報（第５−７頁、第１図） 特開平６−１３２３４７号公報（第５−８頁、第４図）
従来の半導体装置において、半導体装置の多機能化や高性能化に伴い、半導体チップ表面の電極パッド数は、増加する傾向にある。電極パッドは、半導体チップの外周部に配置される。そして、金属細線は、半導体チップの外周部から上方へ弧を成し、リード端子と接続する。そのことで、例えば、電極パッドとリード端子とを接続する金属細線が、チップ端部でショートすることを防止していた。
しかしながら、電極パッド数の増加に伴い、全ての電極パッドを半導体チップの外周部に配置することが、困難であった。そのため、電極パッドは、半導体チップの外周部だけでなく、半導体チップの中央領域へと配置された。
そして、チップの中央領域に配置された電極パッドでは、金属細線がチップ端部でショートすることを防ぐために、金属細線のループ形状を高くする必要があった。その結果、パッケージの厚みが、厚くなる問題が発生した。
上述した従来の課題に鑑みてなされたもので、本発明の半導体装置では、半導体チップと、前記半導体チップの周囲に設けられた外部端子と、前記半導体チップのボンディング電極と前記外部端子とを電気的に接続する金属細線とを有する半導体装置において、前記半導体チップの外周部には、前記半導体チップ表面に対し凹部となる段差が形成されており、前記金属細線の延在部の一部が、前記半導体チップの表面に当接していることを特徴とする。本発明の半導体装置では、半導体チップの外周端部に段差が設けられている。そして、半導体チップ上面において、金属細線が、低いループ形状となり、パッケージ厚みを薄くすることができる。
更に、本発明の半導体装置では、前記半導体チップの表面には絶縁層が形成されており、前記金属細線は、前記絶縁層に当接していることを特徴とする。本発明の半導体装置では、金属細線は、半導体チップ表面と当接するが、半導体チップ表面には絶縁層が設けられている。この構造により、金属細線は、半導体基板とショートすることはない。
更に、本発明の半導体装置では、前記金属細線は、前記半導体チップの段差から上方及び外側に離間していることを特徴とする。一般に、金属細線は、半導体チップの周囲では、半導体チップの外周端部に近づく。しかしながら、本発明の半導体装置では、金属細線は、半導体チップの外周端部の近傍で、該外周端部から上方及び外側へと離間する。金属細線は、半導体基板とショートすることはない。
また、本発明の半導体装置では、半導体チップと、前記半導体チップの周囲に設けられた外部端子と、前記半導体チップのボンディング電極と前記外部端子とを電気的に接続する金属細線とを有する半導体装置において、前記半導体チップの外周部には、前記半導体チップ表面に対し凹部となる段差が形成されており、前記金属細線は、前記ボンディング電極と接続する接続部から第１の屈曲部、第２の屈曲部及び第３の屈曲部を有し、前記第２の屈曲部の頂部は、前記半導体チップ表面から前記金属細線の２本分より狭い範囲で離間していることを特徴とする。本発明の半導体装置では、金属細線は、少なくとも３つの屈曲部を有している。半導体チップの外周端部に段差が設けられる。一方、第２の屈曲部の頂部は、半導体チップ表面から金属細線２本分より狭い範囲で離間する。しかしながら、金属細線は低いループ形状であり、パッケージの厚みが薄くなる。
更に、本発明の半導体装置では、前記第１の屈曲部の頂部は、前記ボンディング電極表面から前記金属細線の３本分の高さより低い位置に配置されていることを特徴とする。本発明の半導体装置では、第１の屈曲部の頂部は、半導体チップ表面から金属細線３本分より狭い範囲で離間している。そして、ループの最頂部となる箇所が、半導体チップ表面に近い位置となり、パッケージの厚みが薄くなる。
また、本発明の半導体装置の製造方法では、主表面に少なくとも１つのボンディング電極が形成された半導体チップを準備し、前記半導体チップを所望の導電パターン上に固着させ、前記ボンディング電極に金属細線の一端を接続させ、前記金属細線の延在部の一部を前記半導体チップ表面に当接させるように、前記金属細線の他端を前記半導体チップの周囲に設けられた外部端子へと接続させることを特徴とする。本発明の半導体装置の製造方法では、金属細線の延在部の一部が、半導体チップ表面に当接するようにループを形成する。そして、該ループ形状を低いループ形状とし、パッケージ厚みを薄く形成する。
本発明の半導体装置では、半導体チップ上面のボンディング電極と外部端子とを接続する金属細線の一部が、半導体チップ表面を覆う絶縁層と当接している。そして、金属細線は、半導体チップの外周端部において、該チップ外周端部から上方へと離間している。この構造により、金属細線は、半導体チップ表面及び外周端部において、半導体基板とショートすることはない。
更に、本発明の半導体装置では、半導体チップの外周部に段差を設けている。そして、金属細線が、外周端部において、段差を利用して半導体チップと離間している。この構造により、金属細線の低ループ形状を実現し、パッケージを薄くできる。
更に、本発明の半導体装置では、半導体チップの外周部の段差を利用して、ループ形状を改良している。そして、金属細線と外部端子との接続箇所が、半導体チップ近傍に位置させることで、パッケージ幅を縮小できる。
また、本発明の半導体装置の製造方法では、金属細線のループを低くするため、金属細線に少なくとも３つの屈曲部を形成する。１つの屈曲部は、半導体チップ表面に当接させる。また、半導体チップの外周端部の近傍に位置する屈曲部は、外周端部から上方へと配置する。そして、金属細線と半導体基板とがショートしないループ形状を実現し、ボンディング電極と外部端子とを金属細線で接続する。
以下に、本発明における半導体装置の第１の実施の形態において、図１〜図４を参照して説明する。図１は、リードフレーム上に固着された半導体チップとポストとの接続構造を説明する斜視図である。図２（Ａ）は、金属細線の一部が半導体チップ表面と当接する構造を説明する断面図である。図２（Ｂ）は、金属細線の一部が半導体チップ表面から若干離間する構造を説明する断面図である。図３は、金属細線が半導体チップの電極とポストとを接続する構造を説明する断面図である。図４（Ａ）及び（Ｂ）は、樹脂モールドされたパッケージを説明する断面図である。
図１に示すように、本実施の形態では、例えば、半導体チップ１として、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｌｅｄ Ｅｆｆｅｃｔ
Ｔｒａｎｓｉｓｔｅｒ）を用いて説明する。具体的には、銅（Ｃｕ）のリードフレーム（以下、Ｃｕフレームと呼ぶ。）に半導体チップ１が実装された構造を示している。
尚、本実施の形態において、リードフレームの材料は、Ｆｅ−Ｎｉを主材料としても良いし、他の金属材料でも良い。また、リードフレームの代わりに、プリント基板、フレキシブルシート等を支持基板として採用したパッケージに適用しても良い。
図示したように、例えば、Ｃｕフレームのアイランド２には、例えば、半田等の導電ペースト１４（図２参照）を介して半導体チップ１が固着されている。半導体チップ１表面には、絶縁層として、シリコン酸化膜（図示せず）、シリコン窒化膜（ＳｉＮ）３等が形成されている。本実施の形態では、ＳｉＮ層３は、パッシベーション膜として機能する。そして、例えば、アルミニウム（Ａｌ）から成るゲート電極４、ソース電極５の劣化防止を図る。そして、ＳｉＮ膜３には、２つの孔６、７が形成されている。孔６、７からは、ソース電極５、ゲート電極４が露出している。
アイランド２からは、ドレイン端子８が、延在している。そして、アイランド２の近傍には、金属細線１１の一端と接続するポスト９、１０が配置されている。ポスト９、１０からは、それぞれソース端子１２、ゲート端子１３となるリードが延在している。金属細線１１は、例えば、金線から成る。そして、金属細線１１は、ソース電極５とポスト９とを電気的に接続している。また、金属細線１１は、ゲート電極４とポスト１０とを電気的に接続している。ドレイン端子８、ソース端子１２及びゲート端子１３は、樹脂パッケージ１５（図４参照）や金属パッケージ等から外部リードとして導出する。
図２（Ａ）に示すように、金属細線１１は、例えば、ソース電極５とボールボンディングし、ポスト９とステッチボンディングしている。丸印で図示したように、金属細線１１には、ソース電極５とポスト９との間に、少なくとも第１の屈曲部２３、第２の屈曲部２４及び第３の屈曲部２５が形成されている。金属細線１１の第２の屈曲部２４及びその近傍領域は、半導体チップ１表面のＳｉＮ膜３と当接している。
具体的に述べると、金属細線１１は、アルファベットのＭ字形状のループとなる。金属細線１１は、ソース電極５上面でバンプ２６を介して、ボールボンディングにより接続している。金属細線１１には、バンプ２６から延在した箇所に、第１の屈曲部２３が形成されている。第１の屈曲部２３は、半導体チップ１表面に対し、上方に凸な曲線となる。第２の屈曲部２４は、半導体チップ１表面に対し、下方に凸な曲線となる。そして、第３の屈曲部２５は、半導体チップ１表面に対し、上方に凸な曲線となる。その後、金属細線１１は、Ｃｕフレームのポスト９上面で、ステッチボンディングにより、接続している。
図示したように、金属細線１１は、第３の屈曲部２５からポスト９へと延在し、チップ外周端部２１及びチップ側面２２に対して、離間する。そして、本実施の形態では、少なくとも絶縁層で被覆されていないチップ側面２２と金属細線１１とが当接し、ショートしない構造となる。つまり、金属細線１１は、チップ外周端部２１に対し、最低離間距離ｔ７を有することで、チップ側面２２を介してショートすることはない。
更に、金属細線１１が、少なくともチップ外周端部２１の近傍領域では、チップ表面に対して上方に凸な曲線となる。そして、第３の屈曲部２５は、半導体チップ１表面の上方で、チップ外周端部２１側に位置している。あるいは、第３の屈曲部２５は、半導体チップ１に対し、チップ外周端部２１よりも外側に位置している。
ここで、図３を用いて、従来例の問題点について述べる。金属細線３５には、１つの屈曲部３６が形成され、金属細線３５とチップ外周端部３７との離間距離が考慮される。そして、従来の構造においても、金属細線３５とチップ外周端部２１との間は、最低離間距離ｔ７だけは必要とされる。この構造を実現させるためには、半導体チップ３１表面と屈曲部３６の頂部との離間距離ｔ３は、広くなる傾向にある。
例えば、金属細線３５とポスト３４との接続位置を半導体チップ３１の近傍にする場合、ショート防止を考慮すれば、自然と離間距離ｔ３は広くなる。この場合、パッケージの厚みが厚くなる。一方、金属細線３５とポスト３４との接続位置を半導体チップ３１の遠方にする場合、屈曲部３６がチップ外周端部２１側へスライドでき、離間距離ｔ３を狭くすることは可能である。しかし、この場合には、アイランド３２とポスト３４との位置が離れ、必然的にパッケージ幅が大きくなる。
しかしながら、本実施の形態では、図示したように、第３の屈曲部２５の位置により、金属細線１１とチップ外周端部２１との離間距離が、調整可能である。第３の屈曲部２５がチップ外周端部２１側に配置されることで、金属細線１１とポスト９との接続箇所が、半導体チップ１側へとできる。そして、アイランド２とポスト９との離間距離が狭められるので、パッケージ幅を縮小することができる。尚、第３の屈曲部２５が、チップ外周端部２５に対し、半導体チップ１の外側に位置する場合でも良い。この場合には、より確実に金属細線１１とチップ外周端部２５との離間距離を確保できる。
図４（Ａ）及び（Ｂ）に示す構造を比較する。ここで、両構造においても、半導体チップ１の厚み等、同じ条件下で比較を行う。両構造の場合でも、パッケージ１５表面と金属細線１１との最低かぶりｔ４は同じである。つまり、金属細線１１のループ形状の相違が、パッケージ厚みの相違となる。図４（Ｂ）に示す形状の場合には、９００μｍ程度のパッケージ厚みｔ６となる。一方、図４（Ａ）に示す形状の場合には、５００μｍ程度のパッケージ厚みｔ５となる。
つまり、本実施の形態では、第３の屈曲部２５は、チップ外周端部２１側に配置されることで、半導体チップ１表面の近傍に配置される。そして、第１の屈曲部２３の頂部が、ループの最頂部となる。第１の屈曲部２３の頂部は、ソース電極５の表面から金属細線１１の３本分程度、離間している。この構造により、金属細線１１の低ループ形状を実現し、パッケージの厚みを薄くすることができる。
次に、図２（Ｂ）に示すように、金属細線１１が、半導体チップ１表面に当接せず、ＳｉＮ膜３表面から離間距離ｔ２を有する場合でも良い。そして、離間距離ｔ２は、ＳｉＮ膜３表面から、例えば、金属細線１１の２本分程度以下である。しかしながら、離間距離ｔ２は、金属細線１１の２本分程度以下の場合に限定するものではない。様々な使用用途に応じて、離間距離ｔ２の設計変更は可能である。
また、図２に示すように、本実施の形態では、第１の屈曲部の頂部が、金属細線のループ形状において、最頂部に位置しているが、この場合に限定するものではない。例えば、第３の屈曲部の頂部が、最頂部となっても良い。また、金属細線に複数の屈曲部が形成され、その中の任意の屈曲部の頂部が、最頂部と成っても良い。つまり、パッケージの厚みが薄くなるように、低ループ形状が実現できれば、種々の設計変更は可能である。更に、上述したように、第１の屈曲部の頂部が、半導体チップ表面から金属細線３本分程度、離間する場合に限定するものではない。様々な使用用途に応じて、該離間距離の設計変更は可能である。
尚、半導体チップとして、ＭＯＳＦＥＴを用いる場合について説明したが、この場合に限定する必要はない。その他にも、半導体チップとして、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ−Ｂｉｐｏｌａｒ−Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、ＭＯＳトランジスタ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等を用いた場合にも、同様な効果を得ることができる。ＩＣチップの場合には、近年の多機能化により、ボンディング電極数が増加する傾向がある。そして、ＩＣチップ表面では、チップ外周部だけでは、電極が全て配置されず、ＩＣチップ中央領域へと電極が配置されている。この場合、上述した金属細線のループ形状により、パッケージサイズの縮小を実現できる。
次に、本発明における半導体装置の第２の実施の形態において、図５〜図７を参照して説明する。図５は、リードフレーム上に固着された半導体チップとポストとの接続構造を説明する斜視図である。図６（Ａ）は、金属細線の一部が半導体チップ表面と当接する構造を説明する断面図である。図６（Ｂ）は、金属細線の一部が半導体チップ表面から若干離間する構造を説明する断面図である。図７は、樹脂モールドされたパッケージを説明する断面図である。
図５に示すように、Ｃｕフレームのアイランド５２には、導電ペースト６４（図６参照）を介して半導体チップ５１が固着されている。半導体チップ５１表面には、シリコン窒化膜（ＳｉＮ）５３等が形成されている。ＳｉＮ膜５３には、２つの孔５６、５７が形成されている。そして、孔５６、５７からは、ソース電極５５、ゲート電極５４が露出している。
アイランド５２からは、ドレイン端子５８が、延在している。そして、アイランド５２の近傍には、金属細線６１の一端と接続するポスト５９、６０が配置されている。ポスト５９、６０からは、それぞれソース端子６２、ゲート端子６３となるリードが延在している。金属細線６１は、例えば、金線から成る。そして、金属細線６１は、ソース電極５５とポスト５９とを電気的に接続している。また、金属細線６１は、ゲート電極５４とポスト６０とを電気的に接続している。ドレイン端子５８、ソース端子６２及びゲート端子６３は、樹脂パッケージ６５（図７参照）や金属パッケージ等から外部リードとして導出する。
第２の実施の形態における半導体装置の構造は、上述した第１の実施の形態における半導体装置の構造と大部分が同じである。そのため、半導体装置の構造の説明は、上述した説明を参照とし、ここでは割愛する。そして、第１の実施の形態における半導体装置と相違する構造について、以下に、説明する。
図６（Ａ）に示すように、半導体チップ５１の外周部には、半導体チップ１表面に対して凹部となるように、段差６６が設けられている。図５に示しように、段差６６は、半導体チップ５１の４側辺に設けられているが、少なくとも金属細線６１が通過する側辺に設けられていれば良い。
金属細線６１は、例えば、ソース電極５５とボールボンディングし、ポスト５９とステッチボンディングしている。具体的には、金属細線６１は、アルファベットのＭ字形状のループとなる。そして、丸印で図示したように、金属細線６１には、少なくとも第１の屈曲部７３、第２の屈曲部７４及び第３の屈曲部７５が形成されている。金属細線６１の第２の屈曲部７４及びその近傍領域は、半導体チップ５１表面のＳｉＮ膜５３と当接している。
金属細線６１の第３の屈曲部７５は、半導体チップ５１表面に対し、上方に凸な曲線となる。そして、第３の屈曲部７５は、段差６６の上方に配置されている。金属細線６１は、第３の屈曲部７５から、チップ外周端部７１と最低離間距離ｔ７を確保して、ポスト５９へと延在する。
ここで、図６（Ａ）では、実線ラインが実際の金属細線６１のループ形状を示し、点線ラインが図２（Ａ）の金属細線１１のループ形状を示す。第２の実施の形態では、半導体チップ５１の段差６６を利用することで、第３の屈曲部７５が、より半導体チップ５１表面側へと配置される。また、第１の実施の形態と同様に、チップ外周端部７１からの最低離間距離ｔ７は必要であるが、チップ外周端部７１は、段差６６の分だけアイランド５２側へと位置している。
この構造により、金属細線６１は、図２（Ａ）の構造よりも、半導体チップ５１近傍で、ポスト５９上面と接続する。つまり、金属細線６１とポスト５９との接続箇所が、半導体チップ５１側となることで、図７に示すように、パッケージ幅を縮小することができる。尚、図７では、点線ラインが図４（Ａ）のパッケージラインを示している。
また、第２の実施の形態では、上述した第３の屈曲部７５の位置により、主に、第１の屈曲部７３の頂部が、ループの最頂部となる。そのため、ソース電極５５表面から第１の屈曲部７３の頂部までの距離を狭くすることで、パッケージの厚みも薄くすることができる。
尚、金属細線６１は、チップ外周端部７１からの最低離間距離ｔ７を確保しているので、金属細線６１と絶縁層で被覆されていないチップ側面７２とが、ショートすることはない。
次に、図６（Ｂ）に示すように、金属細線６１が、半導体チップ５１表面に当接せず、ＳｉＮ膜５３表面から離間距離ｔ２を有する場合でも良い。図６（Ａ）の場合と同様に、半導体チップ５１の段差６６を利用することで、第３の屈曲部７５が、より半導体チップ５１表面側へと配置される。そして、図２（Ｂ）と比較して、パッケージ幅を縮小できる。また、第１の屈曲部７３の配置箇所により、パッケージ厚みも薄くできる。
以下に、本発明における半導体装置の製造方法において、図８〜図１１を参照として説明する。図８は、ウェハを説明する図である。図９は、リードフレーム上に半導体チップを固着する工程を説明する斜視図である。図１０及び図１１は、ワイヤボンディング工程を説明する図である。
先ず、図８（Ａ）及び（Ｂ）に示すように、複数の半導体チップ５１形成領域を含むウェハ８１を準備する。ウェハ８１には、個々の半導体チップ５１を区画するダイシングライン８２が縦横に配置されている。そして、斜線のハッチングで示したように、ダイシングラインに沿って、エッチングにより、ウェハ８１に段差６６を形成する。
次に、図９に示すように、厚さが約１００〜２５０μｍ程度のＣｕフレームを準備する。Ｃｕフレームには、通常、アイランド５２、アイランド５２から連続して延在するドレイン端子５８、ポスト５９、６０、ソース端子６２、ゲート端子６３とから成る１ユニットが、多数形成されている。
その後、アイランド５２表面にＡｇペーストなどの導電ペースト６４を塗布し、半導体チップ５１を固着する。
次に、図５に示すように、ゲート電極５４とポスト６０とを金属細線６１で接続する。また、ソース電極５５とポスト５９とを金属細線６１で接続する。
尚、図示はしていないが、アイランド５２やポスト５９、６０上には導電ペースト６４との接着性を考慮して銀メッキや金メッキを施す場合もある。
次に、金属細線６１の一部が、シリコン窒化膜５３と当接するように、ループ形状を形成する。以下に、図１０及び図１１を参照として、金属細線６１の接続方法を説明する。
先ず、図１０（Ａ）に示すように、金ボールをソース電極５４表面にボールボンディングする。そして、キャピラリ４１を、例えば、金属細線６１の３本分程度、矢印Ｓ１方向に水平移動させる。その後、キャピラリ４１をＳ２（上方）方向へと垂直移動させる。この移動により、金属細線６１には、第１の屈曲部７３が形成される。また、キャピラリ４１の移動量は、適宜、変更が可能である。
次に、図１０（Ｂ）に示すように、キャピラリ４１を、矢印Ｓ３方向に水平移動させる。その後、キャピラリ４１をＳ４（上方）方向へと垂直移動させる。この移動により、金属細線６１には、第２の屈曲部７４が形成される。
次に、図１１（Ａ）に示すように、キャピラリ４１を、矢印Ｓ５方向に水平移動させる。その後、キャピラリ４１をＳ６方向（下方）へと垂直移動させる。この移動により、金属細線６１には、第３の屈曲部７５が形成される。
最後に、図１１（Ｂ）に示すように、キャピラリ４１をＳ７（上方）方向へと、適宜、移動させる。そして、クランパ（図示せず）で金属細線６１を挟み、固定する。その後、金属細線６１をクランパで固定した状態で、Ｓ８方向へとキャピラリ４１を移動させる。そして、ポスト５９上面で、金属細線６１をステッチボンディングする。
この工程により、図６（Ａ）に示すように、金属細線６１の第２の屈曲部７４及びその近傍領域が、半導体チップ５１表面に形成されたＳｉＮ膜５３と当接する。あるいは、図６（Ｂ）に示すように、金属細線６１の第２の屈曲部７４及びその近傍領域が、ＳｉＮ膜５３近傍に位置する。
最後に、トランスファーモールドにより、樹脂パッケージ６５を形成する。その後、ダイシングにより、個々の半導体装置に分割される。そして、樹脂パッケージ６５からは、ドレイン端子５８、ソース端子６２及びゲート端子６３が露出する。
尚、本実施の形態では、樹脂パッケージの形成する場合で説明したが、この場合に限定する必要はない。例えば、金属パッケージの場合でも、同様な効果を得ることができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の第１の実施の形態における半導体装置に関し、リードフレーム上に固着された半導体チップと金属細線の接続する構造を説明する斜視図である。 本発明の第１の実施の形態における金属細線のループ形状を説明するための（Ａ）断面図、（Ｂ）断面図である。 従来の半導体装置における金属細線のループ形状を説明するための断面図である。 本発明の第１の実施の形態における樹脂モールドされたパッケージを説明するための（Ａ）断面図、（Ｂ）断面図である。 本発明の第２の実施の形態における半導体装置に関し、リードフレーム上に固着された半導体チップと金属細線の接続する構造を説明する斜視図である。 本発明の第２の実施の形態における金属細線のループ形状を説明するための（Ａ）断面図、（Ｂ）断面図である。 本発明の第２の実施の形態における樹脂モールドされたパッケージを説明するための断面図である。 本発明の半導体装置の製造方法を説明するための（Ａ）平面図、（Ｂ）断面図である。 本発明の半導体装置の製造方法を説明するための斜視図である。 本発明の半導体装置の製造方法に関し、金属細線のループ形状を形成する工程を説明するための（Ａ）断面図（Ｂ）断面図である。 本発明の半導体装置の製造方法に関し、金属細線のループ形状を形成する工程を説明するための（Ａ）断面図（Ｂ）断面図である。
符号の説明
１、３１、５１ 半導体チップ
２、３２、５２ アイランド
３、３３、５３ シリコン窒化膜
４、５４ ゲート電極
５、５５ ソース電極
６、７、５６、５７ 孔
８、５８ ドレイン端子
９、１０、３４、５９、６０ ポスト
１１、３５、６１ 金属細線
１２、６２ ソース端子
１３、６３ ゲート端子
１４、６４ 導電ペースト
１５、６５ 樹脂パッケージ
２１、３７、７１ チップ外周端部
２２、７２ チップ側面
２３、７３ 第１の屈曲部
２４、７４ 第２の屈曲部
２５、７５ 第３の屈曲部
２６ バンプ
３６ 屈曲部
４１ キャピラリ
６６ 段差
８１ ウェハ
８２ ダイシングライン

Claims (15)

  1. 半導体チップと、
    前記半導体チップの周囲に設けられた外部端子と、
    前記半導体チップのボンディング電極と前記外部端子とを電気的に接続する金属細線とを有する半導体装置において、
    前記半導体チップの外周部には、前記半導体チップ表面に対し凹部となる段差が形成されており、前記金属細線の延在部の一部が、前記半導体チップの表面に当接していることを特徴とする半導体装置。
  2. 前記半導体チップの表面には絶縁層が形成されており、前記金属細線は、前記絶縁層に当接していることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属細線は、前記半導体チップの段差から上方及び外側に離間していることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記金属細線は、前記ボンディング電極と接続する接続部から第１の屈曲部、第２の屈曲部及び第３の屈曲部を有し、前記金属細線は、前記第２の屈曲部及びその近傍領域で前記絶縁層と当接することを特徴とする請求項２に記載の半導体装置。
  5. 前記金属細線は、金線であることを特徴とする請求項１に記載の半導体装置。
  6. 前記半導体チップは、ディスクリート型トランジスタまたはＩＣであることを特徴とする請求項１に記載の半導体装置。
  7. 半導体チップと、
    前記半導体チップの周囲に設けられた外部端子と、
    前記半導体チップのボンディング電極と前記外部端子とを電気的に接続する金属細線とを有する半導体装置において、
    前記半導体チップの外周部には、前記半導体チップ表面に対し凹部となる段差が形成されており、前記金属細線は、前記ボンディング電極と接続する接続部から第１の屈曲部、第２の屈曲部及び第３の屈曲部を有し、前記第２の屈曲部の頂部は、前記半導体チップ表面から前記金属細線の２本分より狭い範囲で離間していることを特徴とする半導体装置。
  8. 前記金属細線は、前記第１の屈曲部の頂部は、前記ボンディング電極表面から前記金属細線の３本分の高さより低い位置に配置されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記半導体チップの表面には絶縁層が形成されていることを特徴とする請求項７または請求項８に記載の半導体装置。
  10. 前記金属細線は、前記半導体チップの段差から上方及び外側に離間していることを特徴とする請求項７から請求項９のいずれかに記載の半導体装置。
  11. 前記金属細線は、金線であることを特徴とする請求項７に記載の半導体装置。
  12. 前記半導体チップは、ディスクリート型トランジスタまたはＩＣであることを特徴とする請求項７に記載の半導体装置。
  13. 主表面に少なくとも１つのボンディング電極が形成された半導体チップを準備し、
    前記半導体チップを所望の導電パターン上に固着させ、前記ボンディング電極に金属細線の一端を接続させ、前記金属細線の延在部の一部を前記半導体チップ表面に当接させるように、前記金属細線の他端を前記半導体チップの周囲に設けられた外部端子へと接続させることを特徴とする半導体装置の製造方法。
  14. 前記金属細線を前記半導体チップの外周端部から上方及び外側に離間するように、前記金属細線の他端を前記外部端子へと接続させることを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記ボンディング電極に前記金属細線の一端を接続した後、キャピラリを前記ボンディング電極の上方へ移動させ、前記金属細線に前記金属細線の一端から少なくとも第１の屈曲部、第２の屈曲部及び第３の屈曲部を形成した後、前記第２の屈曲部及びその近傍領域を前記半導体チップ表面に当接させるように、前記金属細線の他端を前記外部端子へと接続させることを特徴とする請求項１３に記載の半導体装置の製造方法。
JP2003351596A 2003-10-10 2003-10-10 半導体装置及びその製造方法 Pending JP2005116916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003351596A JP2005116916A (ja) 2003-10-10 2003-10-10 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003351596A JP2005116916A (ja) 2003-10-10 2003-10-10 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005116916A true JP2005116916A (ja) 2005-04-28

Family

ID=34542786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003351596A Pending JP2005116916A (ja) 2003-10-10 2003-10-10 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005116916A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021499A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 積層型半導体装置
US8039970B2 (en) 2007-01-31 2011-10-18 Kabushiki Kaisha Toshiba Stacked semiconductor device and method of manufacturing the same
JP2013165302A (ja) * 2013-05-27 2013-08-22 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
CN104347538A (zh) * 2013-07-24 2015-02-11 精材科技股份有限公司 晶片堆叠封装体及其制造方法
CN104377184A (zh) * 2013-08-12 2015-02-25 精材科技股份有限公司 晶片封装体
JP2016192513A (ja) * 2015-03-31 2016-11-10 株式会社沖データ 半導体装置、半導体素子アレイ装置、及び画像形成装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039970B2 (en) 2007-01-31 2011-10-18 Kabushiki Kaisha Toshiba Stacked semiconductor device and method of manufacturing the same
JP2009021499A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 積層型半導体装置
JP2013165302A (ja) * 2013-05-27 2013-08-22 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
CN104347538A (zh) * 2013-07-24 2015-02-11 精材科技股份有限公司 晶片堆叠封装体及其制造方法
CN104377184A (zh) * 2013-08-12 2015-02-25 精材科技股份有限公司 晶片封装体
JP2016192513A (ja) * 2015-03-31 2016-11-10 株式会社沖データ 半導体装置、半導体素子アレイ装置、及び画像形成装置

Similar Documents

Publication Publication Date Title
JP3631120B2 (ja) 半導体装置
US7863723B2 (en) Adhesive on wire stacked semiconductor package
JP3765952B2 (ja) 半導体装置
US8134240B2 (en) Semiconductor device and manufacturing method for the same
US7986032B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US6372625B1 (en) Semiconductor device having bonding wire spaced from semiconductor chip
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
JP2005064479A (ja) 回路モジュール
JP2009099905A (ja) 半導体装置
JPS61274333A (ja) 半導体装置
JP2005116916A (ja) 半導体装置及びその製造方法
JP2005116915A (ja) 半導体装置
KR100350084B1 (ko) 반도체 패키지의 와이어 본딩방법
US20070035022A1 (en) Semiconductor device and method of manufacturing the same
KR20010059916A (ko) 멀티칩 모듈 반도체패키지
JP2004221264A (ja) 半導体装置及びその製造方法
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
US7176573B2 (en) Semiconductor device with a multi-level interconnect structure and method for making the same
JP2007027403A (ja) 半導体装置
JPH08111432A (ja) 半導体装置及びその製造方法
JPH03265148A (ja) 半導体装置及びその製造方法
JP2023142146A (ja) パッケージ基板、半導体装置
KR20060074143A (ko) Ｆｂｇａ 패키지
JP2000021922A (ja) 半導体装置及びその製造方法
CN117096124A (zh) 电子封装件及其电子结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100112