JPH08111432A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08111432A
JPH08111432A JP6246469A JP24646994A JPH08111432A JP H08111432 A JPH08111432 A JP H08111432A JP 6246469 A JP6246469 A JP 6246469A JP 24646994 A JP24646994 A JP 24646994A JP H08111432 A JPH08111432 A JP H08111432A
Authority
JP
Japan
Prior art keywords
inner lead
electrode
semiconductor device
semiconductor chip
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6246469A
Other languages
English (en)
Inventor
Masaichi Orimo
政一 織茂
Kazuto Tsuji
和人 辻
Yoshiyuki Yoneda
義之 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6246469A priority Critical patent/JPH08111432A/ja
Publication of JPH08111432A publication Critical patent/JPH08111432A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 インナーリードを半導体チップ上の電極上
に、高い信頼性、低コスト、簡易なプロセスで接続でき
る半導体装置を提供する。 【構成】 半導体チップ1の電極8上にインナーリード
4を延出し、インナーリード4の電極8に相対する位置
に孔部4aを設ける。孔部切欠部4aを介して電極8上
にインナーリード4を金属ボールを押しつぶし、偏平形
状とした偏平ボール6によってボンディングし、半導体
チップ1及びインナーリード4を樹脂体2、3によって
封止する構成とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特に樹脂封止型の表面実装用パケージ構造
を有する半導体装置及びその製造方法に関する。近年、
電子機器が高機能化するのに伴って電子機器に搭載され
る半導体装置の数も増加する傾向にある。従って、半導
体装置を高い密度で実装する技術と共に、半導体のベア
チップのパッケージ化に要するコストを低く抑えること
が重要になってきている。
【0002】
【従来の技術】半導体装置の実装密度を高める目的で、
半導体装置をより小さいスペースで実装できるように開
発されたのがTAB(Tape Automated
Bonding)接続技術を用いたパッケージである。
図8にTABによる電極8とフィンガーリード14との
接続の概略を示す。
【0003】TABによる接続方法は、インナーリード
を半導体チップ1の電極8上に延出していることによっ
て、ワイヤーによる接続方法を用いたパッケージと比較
すると半導体チップをパッケージングするのに要するス
ペースが少なくて済むことが有利な点となる。半導体チ
ップ1上に設けられた電極8は、フィンガーリード14
とバンプ13を介して接続される。
【0004】バンプ13の多くはAu製で、スパッタリ
ングや蒸着法等によって製造される。
【0005】
【発明が解決しようとする課題】しかし、TABによる
実装においては、バンプの高さを均一にすることが重要
である。バンプの高さが不均一であるとILB(Inn
er Lead Bonding)時の接合強度が低下
したり、電極下のSiやSiO2 にクラックを発生させ
るといった問題が生じる。このような問題は製品の歩留
りや信頼性を低下させる原因となる。
【0006】また、スパッタリングや蒸着法には高価な
装置及び設備が必要であること等の理由により、半導体
装置の製造コストが高くなることも問題であった。本発
明は以上の点を鑑み、ILB工程の信頼性が高く、しか
も製造コストの低い半導体装置及びその製造方法を提供
することを目的とするものである。
【0007】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明では以下のように構成した。請求項1記載
の半導体装置では、電極を有する半導体チップと、半導
体チップの電極上に延出され、かつ電極と相対する位置
に孔部を設けられたインナーリードと、孔部を介して電
極上にインナーリードをボンディングにする金属ボール
と、半導体チップ及びインナーリードを封止する樹脂体
を有する構成としたことを特徴とするものである。
【0008】請求項2記載の半導体装置では、孔部は、
インナーリードの一部によってなり、孔部を横切る架設
部を有することを特徴とするものである。請求項3記載
の半導体装置では、架設部の厚さが、インナーリードよ
りも薄いことを特徴とするものである。
【0009】請求項4記載の半導体装置では、孔部の周
辺の厚さが、インナーリードの厚さよりも薄いことを特
徴とするものである。請求項5記載の半導体装置では、
金属ボールは偏平形状を有し、孔部の幅よりも平面状大
なることを特徴とするものである。
【0010】請求項6記載の半導体装置では、電極を有
する半導体チップと、半導体チップの電極上に延出さ
れ、かつ電極と相対する位置に切欠部を設けられたイン
ナーリードと、切欠部を介して電極上にインナーリード
をボンディングする金属ボールと、半導体チップ及びイ
ンナーリードを封止する樹脂体を有する構成としたこと
を特徴とするものである。
【0011】請求項7記載の半導体装置では、金属ボー
ルは偏平形状を有し、切欠部の少なくとも二辺が偏平ボ
ールに固定されていることを特徴とするものである。請
求項8記載の半導体装置では、インナーリードのうち、
電極と接続する接続部分が、銅(Cu)箔を母材とし
て、金(Au)、錫(Sn)のいずれかの部材によって
メッキ処理されていることを特徴とするものである。
【0012】請求項9記載の半導体装置では、電極を有
する半導体チップの電極上に孔部、または切欠部を設け
たインナーリードを載置し、インナーリードの孔部、ま
たは切欠部を電極上に位置合わせし、位置合わせしたイ
ンナーリードの孔部、または切欠部上に金属ボールを形
成し、キャピラリによって金属ボールを偏平に押しつけ
て該インナーリードと電極を接続することを特徴とする
ものである。
【0013】請求項10記載の半導体装置では、電極を
有する半導体チップと、半導体チップの電極と接続し、
パッドを有するインナーリードと、パッド上に設けられ
る接続端子部と、半導体チップ及びインナーリードを封
止する樹脂体とよりなり、隣接するパッドの中心位置
が、互いに食い違うように配設されることを特徴とする
ものである。
【0014】
【作用】請求項1及び6記載の発明では、インナーリー
ドの電極に相対する位置に、孔部或いは切欠部を設ける
ことによって偏平ボールと半導体チップ上の電極の接触
面積が大きくなる。また、インナーリードの接続部分が
偏平ボールと電極間に挟み込まれた状態となるので、接
続の強度が増す。
【0015】また、電極上にインナーリードをボンディ
ングするすることによって、バンプを用いることなく半
導体装置の寸法を、TABを用いてILBを行った半導
体装置と同等に小さくすることが可能である。更にバン
プを用いていないことによって、バンプの高さの均一性
に留意する必要が無くなる。また、簡易で信頼性が高
く、しかもプロセス上コストの低いボンディングによっ
てインナーリードと電極を接続することによって、半導
体装置の歩留り及び信頼性の向上と共に製造コストの低
減が図られる。
【0016】請求項2記載の発明では、孔部内に、イン
ナーリードの一部によってなる架設部を設けることによ
って、金属ボールとインナーリードの接触面積が大きく
なり、インナーリードの接続強度が高くなる。請求項3
記載の発明では、架設部の厚さが、インナーリードより
も薄いことによって架設部と孔部の段差が小さくなる。
段差が小さいと金属ボールが偏平に押しつぶされた際に
充分に孔部に入り込んで電極と接触する。
【0017】請求項4記載の発明では、孔部周辺の厚さ
が、インナーリードの厚さよりも薄いことによって孔部
周辺と孔部の段差が小さくなる。段差が小さいと金属ボ
ールが偏平に押しつぶされた際に充分に孔部に入り込ん
で電極と接触する。請求項5記載の発明では、ボンディ
ング完了後に金属ボールが偏平形状を有する偏平ボール
であり、かつ孔部の幅よりも平面状大なることによって
接続の強度が向上する。
【0018】請求項7記載の発明では、ボンディング完
了後に、金属ボールは偏平形状を有する偏平ボールとな
り、かつ切欠部の少なくとも二辺が偏平ボールに固定さ
れていることによって接続の強度を高める。請求項8記
載の半導体装置では、インナーリードのうち、電極と接
続する接続部分が、銅(Cu)箔を母材とすることによ
って、キャピラリーで押しつけた際に、電極上に接触す
るように速やかに変形する。また、金(Au)、鉛(P
b)のいずれかの部材によってメッキ処理されているこ
とによって、表面が酸化されて電気電導度が低下するこ
とを防ぐ。
【0019】請求項9記載の発明では、電極を有する半
導体チップの電極上に孔部、または切欠部を設けたイン
ナーリードを載置し、インナーリードの孔部、または切
欠部を電極上に位置合わせし、位置合わせしたインナー
リードの孔部、または切欠部上に金属ボールを形成し、
キャピラリによって金属ボールを偏平に押しつけてイン
ナーリードと電極を接続することによって、TABによ
る接続を用いた半導体装置と同等の寸法を維持しつつ、
ILBにおいての信頼性をTABよりも高めると共に製
造コストを低くする。
【0020】請求項10記載の発明では、隣接するパッ
ドの中心位置が食い違うように配設することによって、
パッドの横方向に張り出した部分が互いにぶつかること
を避けることができる。従って、インナーリードのピッ
チをパッドの大きさに係わらず小さくすることができ
る。
【0021】
【実施例】本発明の一実施例の半導体装置10の全体の
概略構成を側面から見た場合の断面図が図2である。図
1は本発明の一実施例の要部を成す電極とインナーリー
ドの関係を示す概略構成を示す断面図である。以下に第
1図及び第2図を用いて本実施例の半導体装置10の構
成を述べる。
【0022】半導体装置10は、主に半導体チップ1
と、インナーリード4と、それらを樹脂封止する樹脂体
2、3とより構成されている。半導体チップ1に設けら
れた電極8にインナーリード4がボンディングされてお
り、第1の樹脂体2より延出したアウターリード11の
端部は第2の樹脂体3の端で切断されている。
【0023】6はボールボンディングを偏平に押しつぶ
した金属ボールである。インナーリード4下には絶縁性
ポリイミド等の絶縁フィルム7が敷かれておりエッジョ
ートを防ぐ機能を果たしている。更に半導体チップ1、
インナーリード4、絶縁フィルム7は樹脂封止されて半
導体装置10となる。本実施例においては電極8及びイ
ンナーリード4が配設された面を封止する樹脂体を第1
の樹脂体2とし、半導体チップ1の外周部を封止した樹
脂体を第2の樹脂体3とする。図1において、第1の樹
脂体2は第2の樹脂体3よりも平面状小なる形状を有し
ており、露出したリードの部分はアウターリード11と
なる。
【0024】アウターリード11の露出部分には横方向
に張り出した形状を有するパッド9が設けられ、パッド
9上には接続端子部である半田ボール5が形成されて実
装基板との接続に利用される。よって第1の樹脂体2の
高さは半田ボール5の直径よりも低くなるように構成し
なければならない。隣接して位置するパッド9は、互い
に横方向に張り出した箇所がぶつからないように、中心
位置をずらして配設されている。このために、インナー
リード4はパッド9の大きさに依らず短いピッチで配設
することができる。
【0025】インナーリード4はTABと同様にフィル
ム上に形成されたリードを電極8上に位置合わせして接
続する構成のものを使用している。図3は本実施例の半
導体装置10を製造するに当たって使用したリードフィ
ルム13の一部分を示す図である。13aは半導体チッ
プ1を樹脂封止する際に使用するダムバーであり、樹脂
封止後に破線で示す位置でインナーリード4から切り離
される。
【0026】次に本実施例の特徴となるインナーリード
4と電極8を接続部分を図3(a)及び(b)に示す。
図4(a)はインナーリード4に設けられた切欠部4a
の上面図であり、(b)は図4(a)の線分A−A’に
沿う断面図である。図中、6はボールボンディングのA
uボールを偏平に押しつぶした偏平ボールである。
【0027】図4に示す実施例においては、インナーリ
ード4が電極と接続する位置に孔部4aを設ける。更に
孔部4aを開口する際にインナーリード4の一部を切除
せずに残して架設部4a−1を形成した。架設部4a−
1の両側には半月状にスリット部4a−2が開口してい
る。孔部4aを設けたことによって、電極8と偏平ボー
ル6の接触面積が大きくなり、更に架設部4a−1を設
けたことによってインナーリード4と偏平ボールの接触
面積も確保できる。偏平ボール6はインナーリード4の
上部である4b上を覆うと同時に、スリット部4a−2
が開口されたことによって露出した電極8上の部分8a
上、更には架設部4a−1上も覆う構成となる。
【0028】従って電極8とインナーリード4との接続
の強度が高まってILBの工程の信性を上げることがで
きる。更に本実施例においては架設部4a−1にエッチ
ングを施して薄くなるように加工してある。このことに
よって架設部4a−1とスリット部4a−2との段差は
小さくなって、金属ボールは押しつぶされた際に充分ス
リット部4a−2に入り込んで電極8と接触する。ま
た、エッチングを架設部4a−1の上下面から行うと、
偏平ボール6が架設4a−1の下部にも回り込み接続の
強度を一層強くする。
【0029】次に半導体装置10を製造する方法につい
て以下に述べる。図7(a)乃至(d)は本実施例の半
導体装置10の製造方法を説明するものである。先ず
(a)に示すようにインナーリード4の孔部4aが電極
8上にくるように位置合わせする。インナーリード4の
下部にはエッジショートを防ぐために絶縁フィルム7が
敷かれている。
【0030】次に図4(b)に示すように孔部4a上に
Auボール16を形成する。Auボール16の形成はボ
ンディングワイヤーを放電によって溶融して行い、超音
波熱圧着でインナーリード4とチップ側の電極8に押し
つける。更に図(c)のようにキャピラリでAuボール
16を押しつぶして偏平ボール6としてボンディングを
行う。
【0031】次に図(d)のようにAuボール16をボ
ンディングワイヤー21と切断してボンディングを完了
する。上記構成によるよる半導体装置10は以下に述べ
る効果を有するものである。インナーリード4の接続部
分24に架設部4a−1及びスリット部4a−2からな
る孔部4aを設けたことによって、電極8とインナーリ
ード4との接続を一層強固なものにして半導体装置の信
頼製及び製造の歩留りを上げる。
【0032】インナーリード4と電極8との接続をボン
ディングによって行うことにより、製造工程において高
い精度が要求されるバンプを用いるよりもILBの工程
を簡易に行うことができる。更に、ボンディングはバン
プの製造よりも低コストで行うことができるプロセスで
あるから、半導体装置を製造するコストを低減すること
も可能である。
【0033】次に本実施例の半導体装置10の変形例に
ついて述べる。本実施例ではインナーリード4をAuメ
ッキを施したCu箔を用いて構成した、他に例えばPb
等の良好な導電性を有する部材及びそれらによるメッキ
等の採用が考えられる。またインナーリード4と電極8
の接続強度を高めるためのインナーリード4の接続部分
の形状は孔部4aの他にも図5(a)乃至(h)に示す
形状が考えられる。図5中、(b)及び(d)に示す例
は孔部を設けた例であり、(h)は孔部の周辺をハーフ
エッチングして薄くした例である。また、他の例はいず
れも切欠部を設けた例である。また、本発明によるイン
ナーリード4の接続部分24の形状は実施例、図4
(a)乃至図(g)に限定されるものでは無く、インナ
ーリード4の接続部分に孔部或いは切欠部が設けられた
構成であって、偏平ボール6が孔部よりも平面状大なる
こと或いは切欠部の少なくとも二辺が偏平ボール6によ
って固定されている条件を満たせば良い。
【0034】更に本実施例の図2に示す構成において
は、アウターリード11を第2の樹脂体3の端部で切断
した構成としたが、これを更に延長してガルウィング状
に加工した構成とした例を図6に示す。本実施例におい
ては、半導体チップの封止を電極及びインナーリードを
設けた面及び半導体チップ1の周囲についてのみ行い、
半導体チップが発生する熱の放熱効果を高める構成とし
たが、半導体チップの電極及びインナーリードを設けた
面に対して背面となる面上の樹脂封止を行っても本発明
の効果を得ることに問題無い。
【0035】
【発明の効果】請求項1及び6記載の発明によって、バ
ンプに代えてボンディングによって半導体チップの電極
上に延出されたインナーリードを接続することで、簡易
にプロセス上低いコストでインナーリードと電極を接続
することができる。
【0036】また、インナーリードと電極の接続部分に
孔部或いは切欠部を設ける加工を施すことによって接続
強度が一層高まり、ILBの信頼性を高めることができ
る。請求項2記載の発明によって、金属ボールとインナ
ーリードの接続強度が高くなり、ILB工程の信頼性を
高めることができる。
【0037】請求項3記載の発明によって、架設部の深
さが浅くなり、偏平ボールが充分に孔部に入り込んで電
極と接続する。よって接続の信頼性を高めると共に接続
の不良を低減して工程の歩留りも向上させる。更に半導
体装置にかかる電気的な抵抗を下げることができる。請
求項4記載の発明によって、孔部周辺の深さが浅くな
り、偏平ボールが充分に孔部に入り込んで電極と接続す
る。よって接続の信頼性を高めると共に接続の不良を低
減して工程の歩留りも向上させる。更に半導体装置にか
かる電気的な抵抗を下げることができる。
【0038】請求項5記載の発明によって、偏平ボール
が、孔部及び孔部周辺のインナーリード部を覆う面積を
充分確保することができて接続の信頼性を向上させる。
請求項7記載の発明によって、偏平ボールに固定される
切欠部の固定強度が強固になって接続の信頼性が向上す
る。
【0039】請求項8記載の半導体装置によって、キャ
ピラリーで押しつけた際に、インナーリードが電極上に
添うように速やかに変形して、より大きな電極との接触
面積を確保することができる。また、メッキ処理によ
り、インナーリードの接続部の表面が酸化されて電気電
導度の低下が起こりにくく、半導体装置の信頼性が上が
る。
【0040】請求項9記載の半導体装置によって、TA
Bによる接続を用いた半導体装置と同等の寸法を維持し
つつ、ILBにおいての信頼性をTABよりも高めると
共に製造コストが低い半導体装置を製造できる。請求項
10記載の半導体装置によって、接続端子を設けるスペ
ースに制限されることなく、インナーリードの狭ピッチ
化を図ることができるために半導体装置の小型化に寄与
できる。
【図面の簡単な説明】
【図1】本発明の一実施例の要部を成す構成を示す断面
【図2】本発明の一実施例の概略構成を側面から見た断
面図
【図3】本発明の一実施例に使用したテープキャリアの
要部を示す図
【図4】(a)は本発明の一実施例でインナーリードに
設けた切欠部の上面図 (b)は(a)の線分A−A’に沿う断面図
【図5】(a)乃至(h)はインナーリードに設ける孔
部或いは切欠部の例
【図6】アウターリードをガルウィング状に加工した例
【図7】(a)乃至(d)は本発明の一実施例の製造工
程を示す図
【図8】TABを用いたILBの従来例
【符号の説明】
1 半導体チップ 2、3 樹脂体 4 インナーリード 4a 孔部 4a−1 架設部 4a−2 スリット部 5 半田ボール 6 偏平ボール 7 絶縁フィルム 8 電極 9 パッド 10 半導体装置 24 インナーリードの接続部分

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 電極を有する半導体チップと、 該半導体チップの該電極上に延出され、かつ該電極と相
    対する位置に孔部を設けられたインナーリードと、 該孔部を介して該電極上に該インナーリードをボンディ
    ングする金属ボールと、 該半導体チップ及び該インナーリードを封止する樹脂体
    を有する構成としたことを特徴とする半導体装置。
  2. 【請求項2】 該孔部は、該インナーリードの一部によ
    ってなり、該孔部を横切る架設部を有することを特徴と
    する請求項1記載の半導体装置。
  3. 【請求項3】 該架設部の厚さが、該インナーリードの
    厚さよりも薄いことを特徴とする請求項1記載の半導体
    装置。
  4. 【請求項4】 該孔部の周辺の厚さが、該インナーリー
    ドの厚さよりも薄いことを特徴とする請求項1記載の半
    導体装置。
  5. 【請求項5】 該金属ボールは偏平形状を有し、該孔部
    の幅よりも平面状大なることを特徴とする請求項1記載
    の半導体装置。
  6. 【請求項6】 電極を有する半導体チップと、 該半導体チップの該電極上に延出され、かつ該電極と相
    対する位置に切欠部を設けられたインナーリードと、 該切欠部を介して該電極上に該インナーリードをボンデ
    ィングする金属ボールと、 半導体チップ及び該インナーリードを封止する樹脂体を
    有する構成としたことを特徴とする半導体装置。
  7. 【請求項7】 該金属ボールは偏平形状を有し、該切欠
    部の少なくとも二辺が該偏平ボールに固定されているこ
    とを特徴とする請求項6記載の半導体装置。
  8. 【請求項8】 該インナーリードのうち、該電極と接続
    する接続部分が、銅(Cu)箔を母材として、金(A
    u)、鉛(Pb)のいずれかの部材によってメッキ処理
    されていることを特徴とする請求項1または6に記載の
    半導体装置。
  9. 【請求項9】 電極を有する半導体チップの該電極上に
    孔部、または切欠部を設けたインナーリードを載置し、 該インナーリードの孔部、または切欠部を該電極上に位
    置合わせし、 位置合わせした該インナーリードの孔部、または切欠部
    上に金属ボールを形成し、 キャピラリによって該金属ボールを偏平に押しつけて該
    インナーリードと該電極を接続することを特徴とする半
    導体装置の製造方法。
  10. 【請求項10】 電極を有する半導体チップと、 該半導体チップの該電極と接続し、パッドを有するイン
    ナーリードと、 該パッド上に設けられる接続端子部と、 該半導体チップ及び該インナーリードを封止する樹脂体
    とよりなり、 隣接する該パッドの中心位置が、互いに食い違うように
    配設されることを特徴とする半導体装置。
JP6246469A 1994-10-12 1994-10-12 半導体装置及びその製造方法 Withdrawn JPH08111432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6246469A JPH08111432A (ja) 1994-10-12 1994-10-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6246469A JPH08111432A (ja) 1994-10-12 1994-10-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08111432A true JPH08111432A (ja) 1996-04-30

Family

ID=17148878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6246469A Withdrawn JPH08111432A (ja) 1994-10-12 1994-10-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08111432A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217236A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007073566A (ja) * 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体装置と半導体実装方法
US9530746B2 (en) 2014-01-27 2016-12-27 International Business Machines Corporation Chip mounting structure and manufacturing method therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217236A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4520052B2 (ja) * 2001-01-17 2010-08-04 パナソニック株式会社 半導体装置およびその製造方法
JP2007073566A (ja) * 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体装置と半導体実装方法
JP4744246B2 (ja) * 2005-09-05 2011-08-10 パナソニック株式会社 半導体実装方法
US9530746B2 (en) 2014-01-27 2016-12-27 International Business Machines Corporation Chip mounting structure and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US6124546A (en) Integrated circuit chip package and method of making the same
US7485490B2 (en) Method of forming a stacked semiconductor package
US8278150B2 (en) Stackable packages for three-dimensional packaging of semiconductor dice
US8058104B2 (en) Reversible leadless package and methods of making and using same
US7691681B2 (en) Chip scale package having flip chip interconnect on die paddle
US6661082B1 (en) Flip chip substrate design
US6727574B2 (en) Semiconductor device and method for manufacturing the same, circuit substrate and electronic apparatus
US8133759B2 (en) Leadframe
US20080164586A1 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
JP2002110898A (ja) 半導体装置
JPH06302653A (ja) 半導体装置
WO2006019461A1 (en) Semiconductor package including rivet for bonding of lead posts
US20060043605A1 (en) Semiconductor device
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
JPS61274333A (ja) 半導体装置
JPH08111432A (ja) 半導体装置及びその製造方法
CN114725031A (zh) 倒装芯片的封装结构
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP2005116916A (ja) 半導体装置及びその製造方法
CN113410201A (zh) 半导体装置、引线架以及半导体装置的制造方法
JP2005116915A (ja) 半導体装置
JPH0547836A (ja) 半導体装置の実装構造
US20240096780A1 (en) Multi-level staggered terminal structure and semiconductor package and assembly using the same
JP2023142146A (ja) パッケージ基板、半導体装置
JPS63107126A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115