JP2002217236A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002217236A
JP2002217236A JP2001008502A JP2001008502A JP2002217236A JP 2002217236 A JP2002217236 A JP 2002217236A JP 2001008502 A JP2001008502 A JP 2001008502A JP 2001008502 A JP2001008502 A JP 2001008502A JP 2002217236 A JP2002217236 A JP 2002217236A
Authority
JP
Japan
Prior art keywords
wiring pattern
semiconductor element
substrate
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001008502A
Other languages
English (en)
Other versions
JP4520052B2 (ja
Inventor
Toshio Tsuda
俊雄 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001008502A priority Critical patent/JP4520052B2/ja
Publication of JP2002217236A publication Critical patent/JP2002217236A/ja
Application granted granted Critical
Publication of JP4520052B2 publication Critical patent/JP4520052B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Liquid Crystal (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 液晶ドライバー用の半導体素子では電極パッ
ドの増加により、半導体素子と回路基板との接続時には
加圧力の増大を招き、半導体素子へのダメージが問題と
なってきている。 【解決手段】 回路基板３を構成している基材１上の配
線パターン２と半導体素子４とが、突起電極５を介して
接続された半導体装置であって、突起電極５と接続する
配線パターン２は途切れた部分７を有し、その途切れた
部分７で半導体素子４の突起電極５が配線パターン２に
接続されているため、突起電極５の前後２箇所に分割し
て配線パターン２が接触することになり、小さい加圧力
でも突起電極５が機械的塑性変形を伴うために強い接続
構造を形成し、ダメージなく安定した微細接続が可能と
なる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶ドライバ素子
などの縦横比の大きい細長の半導体素子が配線パターン
を有したマイクロ回路基板上に突起電極を介して電気的
に接続されたフリップチップ型の半導体装置およびその
製造方法に関するものであり、特に回路基板と半導体素
子との接続においては、軽い荷重で信頼性の高い接続を
可能にし、半導体素子へのダメージを低減し、微細接続
を実現した半導体装置およびその製造方法に関するもの
である。
【０００２】
【従来の技術】従来、高密度実装工法として、半導体素
子とマイクロ回路基板上の配線パターンとの接続には、
回路基板上に絶縁性樹脂を供給した状態で、その絶縁性
樹脂を挟み込む形で半導体素子の電極パッド上に形成し
た突起電極と、回路基板の配線パターンの電極端子部と
を圧接し、挟み込まれた絶縁性樹脂の熱による硬化収縮
圧力で接続するという実装工法が利用されている。
【０００３】以下、図面を参照して従来の半導体装置に
ついて説明する。図４は従来の半導体装置を示す主要な
部分の断面図である。
【０００４】図４に示すように、従来の半導体装置は、
絶縁材料からなるフィルム状の基材１に導電性の材料か
らなる配線パターン２を有した回路基板３と、その回路
基板３の配線パターン２の電極端子部である入出力パタ
ーンと半導体素子４とが、半導体素子４の入出力電極パ
ッドに設けた突起電極５を介して電気的に接続された半
導体装置であり、半導体素子４と回路基板３との間隙に
は絶縁性樹脂６が挟み込まれた状態の半導体装置であ
る。
【０００５】従来の半導体装置の製造方法としては、ま
ず回路基板の半導体素子を搭載する領域上に液状の絶縁
性樹脂を供給し、その絶縁性樹脂を挟み込む形で、半導
体素子の入出力電極パッド上に形成した突起電極と、回
路基板の配線パターンとを加熱加圧で圧接するものであ
る。そしてその挟み込まれた絶縁性樹脂の熱による硬化
収縮圧力で半導体素子と回路基板の配線パターンとの電
気的な接続を得て半導体装置を得るというものである。
【０００６】以上、従来の半導体装置では、半導体素子
の入出力電極パッド上に形成した突起電極と回路基板の
配線パターンとを加熱加圧で圧接して接続することによ
り、フリップチップ型の半導体装置を実現していた。
【０００７】
【発明が解決しようとする課題】しかしながら近年、例
えば液晶パネルの高精細度化，カラー化により、端子数
は増加し、またそれに伴い液晶パネル駆動用の半導体素
子である液晶ドライバー半導体素子においては、その実
装領域を小さく、狭くするため、半導体素子のサイズが
長くて細幅となり、その平面形状において縦横比の差が
大きく、２０対１にもなる細長の半導体素子となってき
ている。このようなことから半導体素子は接続端子の間
隔が次第に狭く、また高密度で多ピン化し、従来のよう
に圧接により回路基板の配線パターンと接続する技術で
は、種々の問題が発生してきている。
【０００８】例えば、半導体素子の入出力電極パッド、
突起電極の増加により、半導体素子と回路基板との接続
時には加圧力の増大を招き、その加圧力増大により、接
続部分である突起電極の下地となるシリコンチップから
なる半導体素子の台座部へのダメージが問題となってき
ている。
【０００９】また半導体素子と回路基板との間に介在す
る絶縁性樹脂の硬化収縮圧で突起電極と配線パターンと
の接続を維持しているが、その接続部間の機械的接続が
不安定であるという問題も顕在化してきている。
【００１０】図５は従来の半導体装置の断面図を示し、
前述の説明で参照した図４での半導体装置における半導
体素子の長さ方向の断面を示し、突起電極が回路基板上
の配線パターンと不安定な接続をする状態を示した断面
図である。なお、図５においては半導体素子と回路基板
との間の絶縁性樹脂は省略している。
【００１１】図５に示すように、半導体素子４の入出力
電極パッド上に各々形成された多数の突起電極５と回路
基板３の配線パターン２との接続において、すべての接
続が行われず、接続にムラが発生し、不安定な接続状態
となっていることがわかる。この状態を回避するために
接続時に加圧力を増大させることにより、両者の確実な
接続が得られるが、前述の通り、加圧力増大により、突
起電極下部の半導体素子がダメージを受けてしまう。
【００１２】したがって、安定で接続信頼性の高い半導
体装置を実現するための構造的な解決手段が望まれてい
た。
【００１３】本発明は、半導体素子と回路基板とを電気
的に接続する際、回路基板上の配線パターンの接続部分
である電極端子部の形状に着目し、軽い荷重で容易に信
頼性の高い接続を可能にし、半導体素子へのダメージを
低減し、微細接続を実現する半導体装置およびその製造
方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置は、絶縁材料からなる基
材に導電性の材料からなる配線パターンを有した基板
と、前記基板の前記配線パターンと半導体素子とが、前
記半導体素子の電極に設けた突起電極を介して電気的に
接続された半導体装置であって、前記基板の配線パター
ンは破線状に途切れた部分を有し、前記途切れた部分で
前記半導体素子の突起電極が前記配線パターンに接続さ
れている半導体装置である。
【００１５】また具体的には、基板の配線パターンの破
線状の途切れた部分において、その途切れ間隔は半導体
素子の突起電極の幅方向の長さの１／３〜２／３である
半導体装置である。
【００１６】また、配線パターンの途切れた部分と半導
体素子の突起電極との接続は、前記途切れた部分の前後
の配線パターンにまたがって前記突起電極が接続されて
いる半導体装置である。
【００１７】また、基板において、基材は絶縁性樹脂よ
りなるフレキシブルな性質を有したフィルム状基材であ
り、配線パターンは銅、ニッケル、アルミ、金、銀また
はそれらいずれかの合金から選択された導電性金属より
なる配線パターンであり、前記配線パターンの表面には
金、錫、ニッケルのいずれかの膜が形成されている半導
体装置である。
【００１８】さらに、半導体素子は、液晶駆動用半導体
素子であって、その平面形状において縦横比の差が大き
い細長の半導体素子である半導体装置である。
【００１９】また本発明の半導体装置の製造方法は、絶
縁性樹脂よりなるフレキシブルな性質を有したフィルム
状の基材と、前記基材の一表面に導電性金属よりなり、
破線状に途切れた部分を有した配線パターンとを有した
基板に対して、前記基板の前記配線パターンが形成され
た面上に接続しようとする半導体素子の突起電極側の面
を対向させて位置合わせする工程と、前記半導体素子の
突起電極と前記基板の配線パターンの前記途切れた部分
とを加熱加圧で当接させ、前記基板上に半導体素子を電
気的に接続する工程とよりなる半導体装置の製造方法で
ある。
【００２０】また具体的には、半導体素子の突起電極と
基板の配線パターンの途切れた部分とを加熱加圧で当接
させ、前記基板上に半導体素子を電気的に接続する工程
では、前記配線パターンの途切れた部分の前後の配線パ
ターンにまたがって前記突起電極を当接させて接続する
半導体装置の製造方法である。
【００２１】また、絶縁性樹脂よりなるフレキシブルな
性質を有したフィルム状の基材と、前記基材の一表面に
導電性金属よりなり、破線状に途切れた部分を有した配
線パターンとを有した基板に対して、前記基板の前記配
線パターンが形成された面上に接続しようとする半導体
素子の突起電極側の面を対向させて位置合わせする工程
では、前記基板上の半導体素子を接続する領域に絶縁性
の樹脂を供給した後に位置合わせする半導体装置の製造
方法である。
【００２２】前記構成の通り、本発明の半導体装置は、
配線パターンは破線状に途切れた部分を有し、その途切
れた部分で半導体素子の突起電極が配線パターンに接続
されているため、突起電極の前後２箇所に分割して配線
パターンが接触することになり、突起電極が機械的塑性
変形を伴うために強い接続構造を形成し、安定した微細
接続構造を有しているものである。すなわち配線パター
ンの途切れた部分の前後の配線間に突起電極が押圧され
て食い込むとともに、その両端の配線と接続して、確実
な接続がなされ、接続の安定性を図ることができるもの
である。
【００２３】また半導体装置の製造方法においては、半
導体素子の突起電極と基板の配線パターンとの接続で
は、加圧時に突起電極が接触変形するための荷重を小さ
くしても、突起電極の接触変形を大きくできるため、半
導体素子の接続域全体にわたって、接続部間の機械的接
続、接続強度を高くでき、半導体素子へのダメージを低
減できるものである。また、半導体素子と基板の間に介
在する絶縁性樹脂の硬化収縮力で電気的接続を維持する
ときにも、また半導体素子の形状が長く細くなったとき
に発生する基板や素子の反りなどの応力に対しても、接
続部の歪による界面の浮きや、電気的な接続の不安定化
を防ぎ、安定で接続信頼性の高い半導体装置を実現でき
る。
【００２４】
【発明の実施の形態】以下、本発明の半導体装置および
その製造方法の一実施形態について説明する。
【００２５】まず本発明の半導体装置の一実施形態につ
いて図面を参照しながら説明する。
【００２６】図１は本実施形態の半導体装置を示す図で
あり、図１（ａ）は主要な部分の断面図であり、図１
（ｂ）は半導体素子の突起電極と回路基板の配線パター
ンとの接続部分を示す拡大した断面図であり、図１
（ｃ）は半導体素子の突起電極と回路基板の配線パター
ンとの接続部分を示す拡大した平面図である。なお、図
１（ｃ）では突起電極側からの平面のため、突起電極部
分を破線で示し、半導体素子、回路基板は省略してい
る。
【００２７】図１に示すように、本実施形態の半導体装
置は、絶縁材料からなり、フレキシブル性を有したフィ
ルム状の基材１に導電性の材料からなる配線パターン２
を有した回路基板３と、その回路基板３の配線パターン
２と半導体素子４とが、半導体素子の入出力電極パッド
（図示せず）に設けた突起電極５を介して電気的に接続
された半導体装置である。そして回路基板３の配線パタ
ーン２は破線状に途切れた部分７を有し、その途切れた
部分７で半導体素子４の突起電極５が配線パターンに接
続されている構造である。すなわち、半導体素子４の突
起電極５と接続する配線パターンの接続パッド部分は途
切れた部分７を有しているものである。
【００２８】そして詳細には、図１（ｂ），図１（ｃ）
に示すように、配線パターン２の途切れた部分７と半導
体素子４の突起電極５との接続は、途切れた部分７の前
後の配線パターン２にまたがって突起電極５が接続され
ているものである。
【００２９】また回路基板３の配線パターン２の破線状
の途切れた部分７において、その途切れ間隔は、狭すぎ
ても広すぎても接触変形を効果的に行うことができない
ため、半導体素子４の突起電極５の幅方向Ｌの長さの１
／３〜２／３としている。本実施形態では突起電極５の
長さの１／３に構成している。この間隔により、より接
続の加圧時に突起電極の端部の接触変形を効果的に行う
ことができ、またその加圧力も小さくすることができ
る。
【００３０】また本実施形態の半導体装置の回路基板３
において、基材１はポリイミドなどの絶縁性樹脂よりな
るフレキシブルな性質を有したフィルム状基材であり、
配線パターン２は銅（Ｃｕ）、ニッケル（Ｎｉ）、アル
ミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）またはそれ
らいずれかの合金から選択された導電性金属よりなる配
線パターンであり、配線パターン２の表面には金（Ａ
ｕ）、錫（Ｓｎ）、ニッケル（Ｎｉ）のいずれかの金属
膜がメッキまたは蒸着により形成されているものであ
る。
【００３１】さらに、回路基板３上に接続されている半
導体素子４は、液晶駆動用半導体素子であって、その平
面形状においては縦横比の差が大きい細長の半導体素子
を接続している。本実施形態では、一例として縦横比が
１０対１の半導体素子を用いている。
【００３２】なお、配線パターン２の途切れた部分７の
長さは位置合わせして接続する時の位置合わせ精度によ
る突起電極５との重なりが確保できるものであれば特に
制限を加えるものではなく、さらに配線パターンの厚み
や配線の幅は、電気的な配線、回路基板３との接着力を
有するものであれば任意の形状に構成することが可能で
ある。
【００３３】また図２には、半導体素子と回路基板との
間隙に絶縁性樹脂を挟み込んだ構造を示している。
【００３４】図２に示すように、半導体素子４と回路基
板３との間隙には絶縁性樹脂６が挟み込まれ、その挟み
込まれた絶縁性樹脂６の収縮圧力で半導体素子４の突起
電極５と回路基板３の配線パターン２との電気的な接続
を得ているが、途切れた部分７で半導体素子４の突起電
極５が配線パターン２に接続されているため、突起電極
５の前後２箇所に分割して配線パターン２が接触するこ
とになり、突起電極５が機械的塑性変形を伴うために強
い接続構造を形成し、半導体素子４上の全突起電極５と
配線パターン２との全接続においても接続ムラなどを防
止して安定した接続を実現できるものである。
【００３５】以上のように本実施形態の半導体装置で
は、回路基板３上に形成した配線パターン２は破線状に
途切れた部分７を有し、その途切れた部分７で半導体素
子４の突起電極５が配線パターン２に接続されているた
め、突起電極５の前後２箇所に分割して配線パターン２
が接触することになり、突起電極５が機械的塑性変形を
伴うために強い接続構造を形成し、安定した微細接続が
可能となる。
【００３６】次に本発明の半導体装置の製造方法の一実
施形態について説明する。
【００３７】図３は本実施形態の半導体装置の製造方法
を示す主要な工程ごとの断面図である。
【００３８】まず図３（ａ）に示すように、絶縁性樹脂
よりなるフレキシブルな性質を有したフィルム状の基材
１と、その基材１の一表面に導電性金属よりなり、破線
状に途切れた部分７を有した配線パターン２とを有した
回路基板３に対して、その回路基板３の配線パターン２
が形成された面上に接続しようとする半導体素子４の突
起電極５側の面を対向させて位置合わせする。また途切
れた部分７を持つ配線パターン２の途切れた部分７は、
半導体素子４の入出力電極パッド上の突起電極５と向か
い合わせて位置合わせする相対位置にあり、その途切れ
た部分７の長さは相対位置にある突起電極５の長さの１
／３に構成してある。
【００３９】またこの時、回路基板３上の半導体素子４
を接続する領域に液状の絶縁性樹脂を塗布供給してお
く。
【００４０】次に図３（ｂ）に示すように、絶縁性樹脂
６を挟み込むように、位置合わせした半導体素子４の突
起電極５と回路基板３の配線パターン２の途切れた部分
７とを加熱加圧で当接させ、回路基板３上に半導体素子
４を電気的に接続する。ここでは途切れた部分７を持つ
配線パターン２の途切れ向かい合うそれぞれの端と、相
対する突起電極５の長さ方向の端に寄る部分とが、双方
から圧力が加えられることにより、機械的に強度に圧接
され、同時に熱を加えることにより供給された絶縁性樹
脂６が熱による反応により硬化し、熱硬化時の絶縁性樹
脂６の体積収縮などにより半導体素子４と回路基板３の
対向面と接着力を維持しながら互いを圧接する力を内在
させることで、安定な半導体装置の接続を得る。また、
ここでは配線パターン２の途切れた部分７の前後の配線
パターン２にまたがって突起電極５を当接させて接続す
るものである。そしてここでは加圧時に突起電極５が接
触変形するが、加圧時に突起電極５が接触変形するため
の荷重を小さくしても、途切れた部分７との接触によ
り、接触変形を大きくできるため、半導体素子４の接続
域全体にわたって、接続部間の機械的接続、接続強度を
高くできるものである。
【００４１】そして図３（ｃ）に示すように、絶縁性樹
脂６を硬化させることにより、間隙に絶縁性樹脂６が挟
み込まれ、配線パターン２の途切れた部分７と半導体素
子４の突起電極５とが、途切れた部分７の前後の配線パ
ターン２にまたがって突起電極５が接続されている半導
体装置を得るものである。これにより、半導体素子４と
回路基板３の間に介在する絶縁性樹脂６の硬化収縮力で
電気的接続を維持するときにも、また半導体素子４の形
状が長く細くなったときに発生する回路基板３や半導体
素子４自体の反りなどの応力に対しても、接続部の歪に
よる界面の浮きや、電気的な接続の不安定化を防ぎ、安
定で接続信頼性の高い半導体装置を実現できる。なお、
ここで絶縁性樹脂６は半導体素子の加圧によって、半導
体素子４の周端部にはみ出し、フィレット部８を形成す
るものであり、信頼性の高い樹脂封止構造を得るもので
ある。
【００４２】なお、本実施形態では回路基板３の配線パ
ターン２はフォトエッチング法やメッキ法を用いて材質
が銅からなる途切れた部分７を持つ配線パターン２を形
成し、さらにその表面にニッケル（Ｎｉ）、金（Ａｕ）
材料をメッキ法により金属被膜として形成している。ま
た、配線パターン２の表面には金属被膜をニッケルと金
としたが、銀（Ａｇ）、アルミニウム（Ａｌ）を使用し
ても支障はない。
【００４３】また、突起電極５はフォトエッチング法や
メッキ技術により形成した金（Ａｕ）バンプを用いてい
るが、金線によるネイルヘッドボンディング技術を用い
てボールバンプを形成してもよい。その他、メッキ技術
により形成したニッケル（Ｎｉ），錫（Ｓｎ）を材質と
して使用することも可能である。
【００４４】さらに、半導体素子４と回路基板３の接続
を維持するために用いた絶縁性樹脂６は液状のものを用
いたが、絶縁性で熱により接着力を発生させ、硬化時に
体積収縮により応力を内在できるものであればフイルム
状のものや、異方性導電樹脂、異方性導電膜などのよう
に接続する上下間のみで電気的につながり、横方向、電
極の隣接間との絶縁性を維持するものであれば使用する
ことが可能である。また、事前に途切れた部分７を持つ
配線パターン２と半導体素子４の突起電極５とを接合さ
せておき、その後、対向して接合した隙間に液状の絶縁
性樹脂を流し込み、熱を加えてその絶縁性樹脂を硬化さ
せ半導体装置を形成することもできる。
【００４５】以上、本実施形態の半導体装置およびその
製造方法は、配線パターン２は破線状に途切れた部分７
を有し、その途切れた部分７の部分で半導体素子４の突
起電極５が配線パターン２に接続されているため、突起
電極５の前後２箇所に分割して配線パターン２が接触す
ることになり、突起電極５が機械的塑性変形を伴うため
に強い接続構造を形成し、安定した微細接続が可能とな
る。
【００４６】また製造方法においては、半導体素子４の
突起電極５と回路基板３の配線パターン２との接続で
は、加圧時に突起電極５が接触変形するための荷重を小
さくしても、接触変形を大きくできるため、半導体素子
４の接続域全体にわたって、接続部間の機械的接続、接
続強度を高くできるものである。また、半導体素子４と
回路基板３の間に介在する絶縁性樹脂６の硬化収縮力で
電気的接続を維持するときにも、また半導体素子４の形
状が長く細くなったときに発生する基板や素子の反りな
どの応力に対しても、接続部の歪による界面の浮きや、
電気的な接続の不安定化を防ぎ、安定で接続信頼性の高
い半導体装置を実現できる。
【００４７】
【発明の効果】以上説明したように、本発明の半導体装
置は、回路基板上の配線パターンに途切れた部分を有し
ているため、半導体素子の突起電極と配線パターンとの
接合において突起電極の前後２箇所に分割して接触して
いるので、軽い荷重で機械的な接合が得られ、突起電極
下の半導体素子の基板に与えるダメージを軽減できる。
また突起電極の前後で接続するため、接続状態の維持安
定と、小幅の配線パターンと小幅で短い突起電極との接
続が、接触から機械的塑性変形を伴う強い接合を形成
し、微細接合が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す図
【図２】本発明の一実施形態の半導体装置を示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法を
示す断面図
【図４】従来の半導体装置を示す断面図
【図５】従来の半導体装置を示す断面図
【符号の説明】
１ 基材 ２ 配線パターン ３ 回路基板 ４ 半導体素子 ５ 突起電極 ６ 絶縁性樹脂 ７ 途切れた部分 ８ フィレット部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 絶縁材料からなる基材に導電性の材料か
    らなる配線パターンを有した基板と、 前記基板の前記配線パターンと半導体素子とが、前記半
    導体素子の電極に設けた突起電極を介して電気的に接続
    された半導体装置であって、 前記基板の配線パターンは破線状に途切れた部分を有
    し、 前記途切れた部分で前記半導体素子の突起電極が前記配
    線パターンに接続されていることを特徴とする半導体装
    置。
  2. 【請求項２】 基板の配線パターンの破線状の途切れた
    部分において、その途切れ間隔は半導体素子の突起電極
    の幅方向の長さの１／３〜２／３であることを特徴とす
    る請求項１に記載の半導体装置。
  3. 【請求項３】 配線パターンの途切れた部分と半導体素
    子の突起電極との接続は、前記途切れた部分の前後の配
    線パターンにまたがって前記突起電極が接続されている
    ことを特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 基板において、基材は絶縁性樹脂よりな
    るフレキシブルな性質を有したフィルム状基材であり、
    配線パターンは銅、ニッケル、アルミニウム、金、銀ま
    たはそれらいずれかの合金から選択された導電性金属よ
    りなる配線パターンであり、前記配線パターンの表面に
    は金、錫、ニッケルのいずれかの膜が形成されているこ
    とを特徴とする請求項１に記載の半導体装置。
  5. 【請求項５】 半導体素子は、液晶駆動用半導体素子で
    あって、その平面形状において縦横比の差が大きい細長
    の半導体素子であることを特徴とする請求項１に記載の
    半導体装置。
  6. 【請求項６】 絶縁性樹脂よりなるフレキシブルな性質
    を有したフィルム状の基材と、前記基材の一表面に導電
    性金属よりなり、破線状に途切れた部分を有した配線パ
    ターンとを有した基板に対して、前記基板の前記配線パ
    ターンが形成された面上に接続しようとする半導体素子
    の突起電極側の面を対向させて位置合わせする工程と、 前記半導体素子の突起電極と前記基板の配線パターンの
    前記途切れた部分とを加熱加圧で当接させ、前記基板上
    に半導体素子を電気的に接続する工程とよりなることを
    特徴とする半導体装置の製造方法。
  7. 【請求項７】 半導体素子の突起電極と基板の配線パタ
    ーンの途切れた部分とを加熱加圧で当接させ、前記基板
    上に半導体素子を電気的に接続する工程では、 前記配線パターンの途切れた部分の前後の配線パターン
    にまたがって前記突起電極を当接させて接続することを
    特徴とする請求項６に記載の半導体装置の製造方法。
  8. 【請求項８】 絶縁性樹脂よりなるフレキシブルな性質
    を有したフィルム状の基材と、前記基材の一表面に導電
    性金属よりなり、破線状に途切れた部分を有した配線パ
    ターンとを有した基板に対して、前記基板の前記配線パ
    ターンが形成された面上に接続しようとする半導体素子
    の突起電極側の面を対向させて位置合わせする工程で
    は、 前記基板上の半導体素子を接続する領域に絶縁性の樹脂
    を供給した後に位置合わせすることを特徴とする請求項
    ６に記載の半導体装置の製造方法。
JP2001008502A 2001-01-17 2001-01-17 半導体装置およびその製造方法 Expired - Fee Related JP4520052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001008502A JP4520052B2 (ja) 2001-01-17 2001-01-17 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001008502A JP4520052B2 (ja) 2001-01-17 2001-01-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002217236A true JP2002217236A (ja) 2002-08-02
JP4520052B2 JP4520052B2 (ja) 2010-08-04

Family

ID=18876115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001008502A Expired - Fee Related JP4520052B2 (ja) 2001-01-17 2001-01-17 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4520052B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2996053A1 (fr) * 2012-09-27 2014-03-28 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede.

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243729B1 (ko) 2011-12-26 2013-03-13 주식회사 프로이천 필름의 돌기 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151506A (ja) * 1992-11-06 1994-05-31 Sony Corp フリップチップ実装用基板の電極構造
JPH08111432A (ja) * 1994-10-12 1996-04-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
JPH11204913A (ja) * 1998-01-09 1999-07-30 Sony Corp 回路基板及び実装方法並びにプリント配線板
JP2002016101A (ja) * 2000-06-28 2002-01-18 Sharp Corp 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151506A (ja) * 1992-11-06 1994-05-31 Sony Corp フリップチップ実装用基板の電極構造
JPH08111432A (ja) * 1994-10-12 1996-04-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
JPH11204913A (ja) * 1998-01-09 1999-07-30 Sony Corp 回路基板及び実装方法並びにプリント配線板
JP2002016101A (ja) * 2000-06-28 2002-01-18 Sharp Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2996053A1 (fr) * 2012-09-27 2014-03-28 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede.
WO2014049551A1 (fr) * 2012-09-27 2014-04-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede
US9368473B2 (en) 2012-09-27 2016-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assembly method, of the flip-chip type, for connecting two electronic components, assembly obtained by the method

Also Published As

Publication number Publication date
JP4520052B2 (ja) 2010-08-04

Similar Documents

Publication Publication Date Title
JP4558539B2 (ja) 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
JPH10199934A (ja) 半導体素子実装構造体及び半導体素子実装方法
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2000277649A (ja) 半導体装置及びその製造方法
JPH11135714A (ja) 半導体装置
JPH09162230A (ja) 電子回路装置及びその製造方法
JP4520052B2 (ja) 半導体装置およびその製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JP3746719B2 (ja) フリップチップ実装方法
JP2002134558A (ja) 半導体装置及びその製造方法
JP3608476B2 (ja) 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法
JPH09306952A (ja) 半導体装置およびその製造方法
JP3446608B2 (ja) 半導体ユニット
JPH08111437A (ja) 半導体装置の実装方法
CN113764292B (zh) 半导体装置及其制造方法
JP3598058B2 (ja) 回路基板
JP2959215B2 (ja) 電子部品およびその実装方法
JP3337922B2 (ja) 半導体装置及びその製造方法
JPH0992651A (ja) 半導体素子およびその接続方法
JP2000208907A (ja) 電子部品の実装方法
JP4026732B2 (ja) 半導体装置、およびこの製造方法
JPH0714966A (ja) 多端子複合リードフレームとその製造方法
JP4409070B2 (ja) 実装用基板およびそれを用いた半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100303

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100520

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees