FR2996053A1 - Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede. - Google Patents

Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede. Download PDF

Info

Publication number
FR2996053A1
FR2996053A1 FR1259082A FR1259082A FR2996053A1 FR 2996053 A1 FR2996053 A1 FR 2996053A1 FR 1259082 A FR1259082 A FR 1259082A FR 1259082 A FR1259082 A FR 1259082A FR 2996053 A1 FR2996053 A1 FR 2996053A1
Authority
FR
France
Prior art keywords
assembly
tracks
inserts
components
insert
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1259082A
Other languages
English (en)
Inventor
Francois Marion
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1259082A priority Critical patent/FR2996053A1/fr
Priority to EP13805536.3A priority patent/EP2901473A1/fr
Priority to US14/429,595 priority patent/US9368473B2/en
Priority to PCT/IB2013/058896 priority patent/WO2014049551A1/fr
Publication of FR2996053A1 publication Critical patent/FR2996053A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0496—6th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

L'invention concerne un procédé d'assemblage de deux composants électroniques l'un à l'autre, lesdits composants comportant chacun une face d'assemblage, selon lequel on rapproche les deux faces d'assemblage l'une de l'autre selon une direction X dite d'assemblage et on applique une force donnée F à l'un et/ou l'autre des composants, l'une et/ou l'autre face(s) d'assemblage comportant: - des inserts de connexion en matériau rigide présentant une forme longitudinale allongée selon la direction X d'assemblage; - des pistes de connexion en matériau de dureté inférieure à celle des inserts et de forme longitudinale allongée transversalement à la direction X d'assemblage. procédé selon lequel: - on aligne les inserts en regard des pistes correspondantes de manière à ce que les inserts et les pistes forment deux à deux, après assemblage, au moins une intersection sensiblement transversale, - on applique la force F pour faire pénétrer les inserts dans les pistes jusqu'à obtenir l'assemblage.

Description

Domaine technique La présente invention concerne un procédé d'assemblage de deux composants électroniques entre eux, du type à connexions verticales, plus communément appelé procédé « flip-chip » en anglais ou « puce retournée », selon lequel l'un des deux composants électroniques est retourné pour pouvoir effectuer les connexions électriques ou assemblages à la verticale. L'invention permet d'obtenir un assemblage entre composants électroniques quel que soit leur pas d'interconnexion et l'espacement entre ces composants. L'invention concerne plus particulièrement l'assemblage entre une puce et un substrat, par exemple tous deux réalisés en silicium. L'invention vise à réduire la force requise pour réaliser l'assemblage entre composants électroniques. L'invention trouve largement applications dans tous les dispositifs microélectroniques requérant des interconnexions verticales (en anglais « front ta front ») à très petit pas. Une application particulièrement intéressante de l'invention est la réalisation de structures tridimensionnelles 3D empilées ou d'imageurs hétérogènes multi-spectraux. Par « assemblage de deux composants électroniques », on entend dans le cadre de l'invention aussi bien un assemblage de deux composants de matériaux différent qu'un 20 assemblage de deux composants réalisés dans le même matériau. En particulier, un assemblage selon l'invention peut concerner un assemblage entre une puce électronique et un substrat, tous deux pouvant être réalisés en silicium. Par « pas d'interconnexion », on entend la distance entre deux pistes de connexion sur un même composant électronique. 25 Par « espacement entre composants », on entend l'écartement entre les deux composants en regard défini par la hauteur d'interconnexion. Etat de la technique La technique dite de « Flip-Chip » est une technique bien connue pour réaliser l'interconnexion mécanique et électrique, ou assemblage entre deux composants, tel 30 qu'entre une puce et un substrat de circuit imprimé. Cette technique est dite « Flip-Chip » car l'un des composants, en général la puce, qui porte des conducteurs, est retourné pour mettre en face-à-face les deux composants pour permettre les opérations d'interconnexions par solidatisation entre les conducteurs et des protubérances métalliques, connues sous l'appellation en anglais « bumps » et formant des contacts réalisés sur l'autre composant, en général un substrat de circuit imprimé. Selon cette technique, on cherche constamment à réduire l'espacement entre composants tout en permettant un nombre de connexions toujours plus élevé. Or, les trois grandes catégories d'assemblage actuellement connues selon cette technique que sont le brasage, la thermocompression et l'utilisation d'adhésifs, tels que les ACF (acronyme anglais d' « Anisotropic Conductive Films »), montrent chacune leurs limites pour réduire l'espacement.
En particulier, la thermocompression à basse température par pénétration d'inserts conducteurs dans des protubérances, telle que décrite dans la demande de brevet WO 2006/054005, est limitée par la très grande force à appliquer pour un nombre très élevé de connexions à établir et par la faisabilité de réalisation proprement dite des inserts. Aussi, pour remédier aux limites de cette méthode, la demanderesse a proposé dans la demande de brevet WO 2009/115686, la réalisation d'inserts conducteurs sous forme de tubes borgnes dont la base est solidarisée à la surface d'un composant. Les inserts conducteurs ont fait l'objet d'une demande de brevet de perfectionnement EP2287904 avec au moins une surface de l'extrémité ouverte d'un insert laissée libre de sorte à permettre l'échappement des gaz contenus dans l'insert, lors de l'insertion. Différentes nouvelles formes sont prévues dans cette demande pour les inserts conducteurs, telles que barre ouverte, éléments à section transversale en étoile, en croix, avec lobes... On a représenté aux figures 1, 2 et 3 un assemblage entre deux composants électroniques selon la demande WO 2009/115686 précitée. Un insert creux et ouvert 10 sous la forme d'un tube borgne de section cylindrique est solidarisé par sa base sur la surface d'un substrat 11 d'un premier composant électronique. Une bille 20, typiquement une bille de soudure, est solidarisée à la surface d'un substrat 21 d'un deuxième composant électronique 2. Le matériau de la bille 20 est de dureté inférieure à celle de l'insert 10. Lors de l'assemblage par thermocompression entre les deux composants 1, 2, l'insert 10 est aligné en regard de la bille 20 puis une force F sensiblement constante est appliquée selon la direction X d'assemblage représentée par la flèche (figure 1), jusqu'à l'obtention de l'assemblage, c'est-à-dire l'insertion complète de l'insert 10 dans la bille (figures 2 et 2A).
Bien que donnant largement satisfaction notamment en faisabilité de réalisation des inserts, la méthode selon ces demandes de brevet peut être encore améliorée. En particulier, il existe un besoin de diminuer l'intensité de la force à appliquer pour réaliser l'assemblage par thermocompression entre deux composants 5 microélectroniques, notamment lorsque les interconnexions entre composants nécessitent l'utilisation de matériau(x) qui ne doivent pas passer à l'état liquide lors d'étapes d'encapsulation (en anglais « packaging ») ultérieures à l'assemblage proprement dit. Il a été démontré dans les publications [1] et [2] que pour un même insert réalisé sous la forme d'un microtube, la force d'insertion requise dépend non seulement 10 des propriétés mécaniques du matériau ductile lui-même (dureté, plasticité, ...) dans lequel le plot est réalisé mais aussi de la surface d'insertion ou autrement dit d'intersection entre l'insert 10 et le plot en matériau ductile 20. La publication [3] a d'ailleurs explicité que la force d'insertion d'un tube est directement proportionnelle à la surface d'insertion Si du tube dans le plot et donc à son 15 épaisseur de paroi et à la longueur L de son périmètre. Ainsi, dans l'exemple montré en figure 3, la surface d'insertion Si d'un insert sous forme de microtube de section cylindrique de rayon R et d'épaisseur de paroi el est égale à l'aire de la section du microtube 10 dans un plan horizontal, i.e. dans un plan orthogonal à la direction d'assemblage X, soit Si - 2*Ir*R*el. La force d'insertion F est donc égale à 20 F = k* 2*n*R*e1, avec k constante. En ce qui concerne les propriétés mécaniques du matériau ductile, lorsqu'on souhaite réaliser une insertion à température ambiante, on doit prendre en compte que la force d'insertion est, en approximation du premier ordre, inversement proportionnelle à la fois au module de Young du métal constitutif du plot de connexion et de sa limite 25 d'élasticité à température ambiante. Par ailleurs, parmi les métaux ductile connus, ceux qui présentent le module d'Young le plus faible sont ceux qui présentent des points de fusion le proche de la température ambiante. On a indiqué dans le tableau 1 ci-après la liste de métaux ductiles à faible module d'Young et à faible température de fusion. 30 TABLEAU 1 Métal Indium (In) Etain (Sn) Plomb (Pb) Zinc (Zn) Aluminium Al) Module 11 49,9 16,1 104 70 d'Young (GPa) Température 156 231 327 419 660 de fusion (°C) En sus des considérations précédentes sur les métaux ductiles, il est préconisé, lorsque les assemblages par insertion par thermocompression ont lieu entre une puce électronique et une galette (« wafer » en anglais) ou entre une puce et une autre puce, de réaliser des liaisons avec des matériaux qui ne doivent pas passer à l'état liquide lors des étapes d'encapsulation (« packaging » en anglais) ultérieures à l'insertion. Ces étapes de packaging se font jusqu'à des températures de 230°C. Cette température de 230°C est celle à laquelle les composants électroniques sont soudés sur un circuit imprimé par soudure AgCuSn. 10 Aussi, partant du tableau 1, seul l'aluminium peut répondre à l'ensemble des contraintes techniques. En effet, l'indium a une température de fusion inférieure à 230°C, l'étain est susceptible de créer des défauts dits de whiskers, le plomb est prohibé. Le zinc (Zn) pourrait convenir mais il reste moins avantageux que l'aluminium (A1), ce dernier ayant un module d'Young élevé. 15 L'aluminium présente malgré tout un module d'Young conséquent, ce qui a pour inconvénients de: - nécessiter des dimensiormements de machines d'insertion complexes, d'autant plus en cas de nombre de connexions élevé : à titre d'exemple, un nombre de 106 connexions à réaliser conformément à la demande W02009/115686 nécessite l'application 20 d'une force d'insertion de 5000N; - nécessiter des durées dédiés à l'insertion, élevés, ces durées étant proportionnelles à la force d'insertion requise; - induire un risque de destruction des couches actives sous-jacentes aux plots de connexion, du fait de la force exercée sur les inserts lors de l'insertion.
L'inventeur a donc été confronté au problème de réduction des forces d'insertion dans un matériau ductile donné, plus particulièrement dans de l'aluminium. Le but général de l'invention est de proposer une amélioration de méthode d'assemblage selon les demandes de brevet W02009/115686 et EP2287904 précitées et qui pallie au moins une partie des inconvénients de l'état de l'art mentionné ci-avant. Un but particulier de l'invention est de proposer une solution pour réduire la force d'insertion à appliquer pour réaliser l'assemblage entre deux composants microélectroniques selon une méthode de thermocompression à basse température et pour éviter tout risque de court-circuit électrique entre les inserts conducteurs d'un composant et 10 les pistes de connexion de l'autre composant. Exposé de l'invention Pour ce faire, l'invention a pour objet un procédé d'assemblage de type flip- chip de deux composants électroniques l'un à l'autre, lesdits composants comportant chacun une face dite face d'assemblage, selon lequel on rapproche les deux faces 15 d'assemblage l'une de l'autre selon une direction dite d'assemblage X et on applique une force donnée F à l'un et/ou l'autre des composants, l'une et/ou l'autre face(s) d'assemblage comportant: - des inserts de connexion en matériau rigide présentant une forme longitudinale allongée selon la direction X d'assemblage; 20 - des pistes de connexion en matériau de dureté inférieure à celle des inserts et de forme longitudinale allongée transversalement à la direction X d'assemblage; procédé selon lequel: - on aligne les inserts en regard des pistes correspondantes de manière à ce que les inserts et les pistes forment deux à deux, après assemblage, au moins une intersection 25 sensiblement transversale, - puis, on applique la force donnée F pour faire pénétrer les inserts dans les pistes jusqu'à obtenir l'assemblage entre les deux composants. Selon un mode de réalisation préféré, dans lequel les inserts de connexion d'un composant présentent une épaisseur unitaire de paroi(s) el et une longueur unitaire de 30 paroi(s) Ll tandis que les pistes de connexion d'un composant présentent une épaisseur unitaire e2, les épaisseurs unitaires el, e2 étant les plus petites dimensions considérées transversalement à la direction X d'assemblage, la longueur Li étant la plus grande dimension considérée de paroi(s) transversalement à la direction X d'assemblage, procédé selon lequel préalablement à l'alignement des inserts en regard des pistes correspondantes, on détermine les dimensions el, e2, et Li de sorte que chaque surface d'insertion Si entre un insert et une piste donnés soit sensiblement égale à un multiple M du produit des épaisseurs unitaires N = n*el*e2 où n est un entier, ce multiple N étant très inférieur à la section transversale Si d'un insert considérée transversalement à la direction d'assemblage Si = Ll*el. Par « très inférieur à la section transversale Si d'un insert », on entend qu'une très faible partie de la section transversale d'un insert rencontre le matériau ductile de connexion lors de l'insertion, cette très faible partie étant par ailleurs suffisante pour assurer la rigidité mécanique de chaque connexion réalisée. Avantageusement, la surface d'insertion Si est inférieure d'au moins 40% à la section transversale Si. Un insert selon l'invention peut comporter une ou plusieurs parois. Aussi par « longueur unitaire de paroi(s) Ll », on entend le périmètre délimité par la ou les parois. Par exemple, pour une paroi en forme d'étoile, la longueur unitaire est la somme de toutes les longueurs des branches de l'étoile, qui constitue le périmètre. Une piste de connexion selon l'invention est constituée par un dépôt de métal continu selon toutes formes possibles Ainsi, un seul insert peut être inséré dans plusieurs parties d'une même piste, et donc la surface d'insertion Si à considérer selon l'invention comporte toutes les intersections entre une épaisseur d'une piste et un insert. Autrement dit, l'invention consiste essentiellement à diminuer de manière très importante la section du matériau ductile d'un composant que chaque insert de l'autre composant pénètre lors de l'assemblage par connexion. L'invention est simple à réaliser, puisqu'il est seulement nécessaire de réaliser des pistes de matériau ductile très fines sans qu'il y ait lieu de modifier ni la forme ni les dimensions ni le matériau dur constitutif des inserts ni leur procédé de réalisation connus des demandes de brevet W02009/115686 et EP2287904 précitées. Grâce à l'invention, on peut réduire considérablement les forces d'insertion à 30 appliquer pour réaliser les connexions. En corollaire, on supprime ainsi tout dimensionnement complexe des machines d'insertion et on réduit considérablement les durées nécessaires aux étapes d'insertion proprement dites.
L'épaisseur unitaire de parois el des inserts peut être comprise entre 0,1 et 1 pm, de préférence entre 0,1 et 0,5 pm. L'épaisseur unitaire des pistes e2 peut être comprise entre 0,05 et 2 tm, de préférence entre 0,1 et 1 gm.
Selon une variante de réalisation, le matériau constitutif des pistes est de préférence un matériau métallique ductile choisi parmi l'aluminium Al, l'indium ln, l'or Au, l'étain Sn, le plomb, Pb, le bismuth, l'antimoine Sb, le zinc Zn, un alliage aluminium-cuivre AlCu, des alliages de- SnA.gCu, SnAg, AgCu, SnCu. Les pistes en matériau métallique ductile peuvent être avantageusement réalisées par photolithogravure, de type additive ou soustractive, ou par électrolyse du métal ou de l'alliage. Selon une variante de réalisation alternative, le matériau constitutif des pistes peut être un matériau métallique dur choisi parmi le cuivre Cu, le titane Ti, le nitrure de titane TiN , le tungstène W, le nitrure de tungstène WN, le molybdène Mo, l'or Au, le chrome Cr, le nickel Ni, le platine Pt. Les pistes de connexion en matériau métallique dur peuvent être réalisées par photolithogravure, de type additive ou soustractive. Des pistes en Au, Cu ou Ni peuvent être réalisées par croissance électrolytique. Les pistes en matériau métallique dur sont avantageusement réalisées selon la même technique de réalisation que les inserts. Les inserts selon l'invention sont de préférence des micro-tubes borgnes dont la base est solidarisée à l'un des composants. Les inserts et le cas échéant les pistes de connexion sont ainsi avantageusement fabriqués comme décrit dans la demande de brevet W02009/115686 ou dans la demande EP 2287904. Lorsque les pistes de connexion sont réalisées selon la technique décrite dans ces demandes, elles peuvent présenter une très grande finesse d'épaisseur e2, avantageusement de l'ordre de 0',1pm voire 0,05m, ce qui permet de réduire encore plus sensiblement les forces nécessaires à l'insertion des inserts en leur sein. De manière générale, les inserts conducteurs selon l'invention peuvent présenter toute forme : micro-tube, pointe, barre ouverte, élément à section transversale en étoile, en croix, avec lobes.... Selon une variante avantageuse, et afin de mieux répartir les contraintes mécaniques lors de l'insertion, les parties de piste de connexion à faire pénétrer par un même tube sont sous forme de branches au moins au nombre de trois réparties de manière symétrique autour d'un point de symétrie, de préférence au nombre de quatre branches réparties à 90 l'une de l'autre. La force F appliquée par insert peut être très faible, de préférence inférieure à 5mN, de préférence inférieure à 0,8mN, typiquement égale à 0,5mN.
Avantageusement, l'alignement et l'application de la force F sont réalisés à température ambiante. L'espacement entre les deux composants correspondant à la hauteur H est de préférence compris entre un rapport p/20 et un rapport égal à p12, p étant le d'interconnexion entre deux pistes de connexion d'un composant.
Le pas d'interconnexion p entre deux pistes de connexion d'un composant peut être inférieur ou égal à 5011111. L'espacement entre les deux composants correspondant à la hauteur H est avantageusement inférieur à 20 p,m, typiquement égal à 1 pm. Selon un mode de réalisation avantageux, un des composants est une puce et l'autre composant est un substrat de circuit imprimé. Description détaillée D'autres avantages et caractéristiques de l'invention ressortiront mieux à la lecture de la description détaillée de l'invention faite à titre illustratif et non limitatif en référence aux figures suivantes parmi lesquelles : - la figure 1 est une vue schématique en coupe de deux composants électroniques au niveau d'un insert et d'un plot de connexion selon l'art antérieur, avant leur assemblage ; - la figure 2 est une vue schématique en coupe de deux composants électroniques au niveau d'un insert et d'un plot de connexion selon l'art antérieur, une fois leur assemblage réalisé; - la figure 3 est une vue de dessus de la figure 2; - la figure 4 est une vue schématique de dessus de deux composants électroniques au niveau d'un insert et d'une piste de connexion selon un exemple de l'invention, une fois leur assemblage réalisé; - la figure 5 est une vue schématique de dessus de deux composants électroniques au niveau d'un insert et d'une piste de connexion selon un autre exemple de l'invention, une fois leur assemblage réalisé; - les figures 6 et 6A sont des vues respectivement de dessus et en coupe de deux composants électroniques au niveau d'un insert et d'une piste de connexion, montrant en détail leur assemblage ; - les figures 7 à 10 sont des vues schématiques de dessus de deux composants électroniques au niveau d'un insert et d'une piste de connexion selon quatre autres exemples de l'invention, une fois leur assemblage réalisé. Par souci de clarté, les mêmes références désignant les mêmes éléments d'un composant électronique selon l'état de l'art et d'un composant électronique selon l'invention sont utilisées pour toutes les figures 1 à 10.
On précise que les différents éléments, en particulier les pistes de connexion, selon l'invention sont représentées uniquement par souci de clarté et qu'ils ne sont pas à 1 ' échelle. Les figures 1 à 3 relatives à un assemblage par insertion selon l'état de l'art ont déjà été commentées en préambule. Elles ne sont pas décrites ici en détail.
On a représenté aux figures 4 à 10, un insert de connexion 10 inséré dans une piste de connexion 20 appartenant chacun à l'un de deux composants électroniques 1, 2, tels que des puces électroniques hybridées au moyen d'un outil de presse en appui sur le composant supérieur. Le composant 1, qui est celui retourné, comporte un substrat 11 sur lequel sont solidarisés par leur base des inserts conducteur 10 sous la forme d'un tube borgne, les inserts présentant tous une hauteur h. Le choix des hauteurs h des inserts tient compte avantageusement du pas p minimum entre interconnexions à effectuer. Ainsi, de préférence la hauteur minimale h est de l'ordre de p/20 afin de permettre d'accepter des non planéités entre les composants 1, 2 à assembler. De préférence, la hauteur h maximale est de l'ordre de p/2 afin de limiter les effets dit de flambage pouvant se produire au-delà. Pour réaliser ces inserts conducteurs 10, on a procédé avantageusement comme décrit dans la demande de brevet W02009/115686. Chaque insert 10 présente une longueur de paroi Li et une épaisseur unitaire de paroi cl. On appelle ici épaisseur unitaire el la dimension moyenne, ou largeur moyenne, de la paroi de l'insert suivant une direction transversale à la direction longitudinale de celui-ci. Les directions d'épaisseur, de longueur et de hauteur formant localement un repère orthogonal. L'épaisseur unitaire el d'un tube 10 est par exemple égale à 0,4m. Chaque tube d'insert 10 peut présenter une forme quelconque en section transversale comme schématisé en figure 4. Il peut s'agir d'un tube à section carrée (figure 5), à section circulaire (figures 7 à 10)... Le composant 2 comporte quant à lui un substrat 21 sur lequel des pistes de connexion 20 de même hauteur H ont été réalisées. Le choix des hauteurs H des pistes 20 tient compte avantageusement du pas p minimum entre interconnexions à effectuer. Ainsi, de préférence la hauteur minimale H est de l'ordre de p/20 afin de permettre d'accepter des non planéités entre les puces à assembler et la hauteur maximale H est égale à p/2 afin de permettre l'insertion complète d'un tube 10 de hauteur h maximale. On calcule la hauteur H des pistes 20 de sorte qu'elle soit supérieure à celle h des inserts 10 pour éviter que le 10 métal dur des inserts 10 ne vienne buter sur le(s) circuit(s) inférieur(s) aux pistes 20 lors de l'insertion. Chaque piste 20 présente une épaisseur unitaire e2. L'épaisseur unitaire e2 est par exemple égale à I Jim. On appelle ici épaisseur unitaire e2 la dimension moyenne, ou largeur moyenne, de la paroi de la piste suivant une direction transversale à la direction longitudinale de celle-ci. Les directions d'épaisseur, de longueur et de hauteur formant 15 localement un repère orthogonal. Les pistes 20 sont réalisées sous forme de motifs linéaires et verticaux. Chaque piste 20 peut être sous la forme d'une unique bande allongée (figures 4 et 9), d'un tube par exemple à section rectangulaire ou carrée (figure 10), d'une croix (figures 5, 7 et 8) avec les branches réunies par un via. 20 Selon une variante de réalisation, le matériau constitutif des pistes 20 est un matériau métallique ductile choisi parmi l'aluminium Al, l'indium In, l'or Au, l'étain Sn, le plomb, Pb, le bismuth, l'antimoine Sb, un alliage aluminium-cuivre AlCu, des alliages de SnAgCu, SnAg, AgCu, SnCu. Les pistes en matériau métallique ductile peuvent être réalisées par photolithogravure, de type additive ou soustractive, ou par électrolyse du 25 métal ou de l'alliage. Selon une variante de réalisation alternative, le matériau constitutif des pistes est un matériau métallique dur choisi parmi le cuivre Cu, le titane Ti, le nitrure de titane TiN , le tungstène W, le nitrure de tungstène WN, le molybdène Mo, l'or Au, le chrome Cr, le nickel Ni, le platine Pt. Les pistes de connexion en matériau métallique dur peuvent 30 être réalisées par photolithogravure, de type additive ou soustractive. Des pistes en Au, Cu ou Ni peuvent être réalisées par croissance électrolytique.
II Selon l'invention, on détermine par calcul, les dimensions el, e2, et Li de sorte que chaque surface d'insertion Si, Si! +Si2+Si3... entre un insert et une piste donnés soit sensiblement égale à un multiple N du produit des épaisseurs unitaires N = n*el*e2 où n est un entier, ce multiple N étant très inférieur à la section transversale Si d'un insert considérée transversalement .à la direction d'assemblage S1 = Li *el. Ainsi, en réduisant considérablement la section d'insertion comparativement à celle lors d'une insertion de la section complète d'un tube selon l'état de l'art comme montré en figure 3, on réduit de manière très importante la force d'insertion constante qu'il est nécessaire d'appliquer entre un insert 10 et une piste de connexion 20.
Autrement dit, selon l'invention on minimise la section d'insertion entre une piste et un insert tout en la maintenant suffisante pour obtenir la rigidité mécanique du contact d'interconnexion souhaitée. En fonction des formes de circuit, on peut réaliser des pistes selon plusieurs configurations possibles et donc avoir un nombre plus ou moins important d'épaisseurs de paroi unitaire e2 intersectées par un même insert 10. Ainsi, un même insert 10 peut être inséré dans une seule épaisseur e2 (figures 4 et 9), dans deux épaisseurs e2 (figure 10), quatre épaisseurs e2 (figures 5 et 8), huit épaisseurs e2 (figure 7)... On décrit maintenant les différentes étapes d'assemblage selon l'invention. Etape 1 : on met en approche et aligne les deux composants 1, 2 de sorte à 20 avoir chaque insert 10 en regard d'une partie d'une de connexion 20. Etape 2: on applique une force F selon la direction X d'assemblage orthogonale aux faces des substrats supportant les inserts 10 et pistes 20. La force F est appliquée à un outil de presse en appui sur le composant supérieur 1 ce qui entraîne l'insertion des inserts 10 dans les pistes 20. Si désigne la section transversale intersectée 25 par chaque insert 10 et est sensiblement égale à un multiple N du produit des épaisseurs unitaires N = n*el*e2. La section Si est très faible devant la force appliquée, la contrainte engendrée est très élevée et chaque piste 20 est alors déformée plastiquement. Il y a insertion de chaque insert 10 par déformation plastique de chaque piste correspondante 20. Etape 3: la force F est appliquée jusqu'à obtenir l'insertion des inserts 10 sur 30 leur hauteur h totale dans les pistes de connexion 20.
Etape 4: on réalise un déchargement et un retrait de l'outil de presse. Les deux composants 1, 2 sont assemblés (hybridés) avec la connexion électrique établie entre chaque piste de connexion 20 et chaque insert conducteur 10. La figure 6A montre en détail un assemblage au niveau d'un insert 10 et la piste correspondante 20, obtenu selon le procédé d'assemblage qui vient d'être décrit. La force d'insertion requise selon l'invention est proportionnelle à la section d'insertion commune entre chaque insert 10 et chaque piste 20. Ainsi, par exemple, en choisissant une piste 20 de largeur unitaire e2 très inférieure à la section circulaire de périmètre d'un tube de rayon R, une insertion d'un tube 10 de rayon R dans une seule piste 10 20 conformément à l'invention (figure 9) nécessite une force d'insertion bien moindre qu'une insertion du même tube selon toute sa circonférence comme selon l'état de l'art (figure 3), dans un rapport égal à e2/2*7t *R. En effet, une insertion selon la figure 9 se fait sur une section égale à el*e2 tandis qu'une insertion selon la figure 3 se fait sur une section égale à el*2*7r*R. 15 Dans les configurations où les interconnexions sont soumises à des sollicitations thermomécaniques importantes, on peut réaliser des insertions selon deux parties de pistes symétriques par rapport à un point. On peut ainsi choisir par exemple d'effectuer plusieurs intersections entre un insert 10 et une piste 20 de manière symétrique autour du centre de l'insert (figures 5, 7 et 8), c'est-à-dire de manière contrebalancée. 20 On peut multiplier le nombre de parties de pistes 20 à intercepter par un tube 10, notamment afin d'utiliser des pistes d'épaisseur unitaire e2 très fines, typiquement de l'ordre de l'épaisseur unitaire de paroi el d'un insert Ainsi à titre d'exemple, on peut réaliser une insertion d'un tube dans un nombre égale à huit épaisseurs unitaires de paroi comme montré en figure 7. On peut ainsi réaliser des épaisseurs el e2 très fines, 25 typiquement égale à 0,1 j.tm, la section d'insertion égale à 8*el *e2 étant alors très faible typiquement égale à 8*0,1*0,1 soit 0,08p.m2, et la force d'insertion requise également. A titre d'exemple, on considère des connexions à réaliser selon un pas égal à lOptm avec un tube 10 de rayon R2,5 m. Selon l'état de l'art, un tel tube 10 nécessite une force d'insertion Fi égale à 30 4mN pour une insertion de sa circonférence totale dans un plot de connexion en aluminium, de diamètre égal à 71.tm.
Selon l'invention, afin de réduire considérablement la force d'insertion on - réalise une piste 20 en aluminium en forme de croix symétrisée (figure 8), et une piste 20 - en aluminium sous la forme d'une bande allongée (figure 9), d'épaisseurs unitaire e2 égale à 1 itm. On précise que dans l'exemple représenté, la croix 20 est faite avec une reprise de contact sur une ouverture 22 de via de diamètre égal à 2 trn., sous la forme d'un plot rond 23 de diamètre égal à 31am surmonté des quatre branches 20 de largeur unitaire e2. De préférence, afin de mieux répartir les contraintes mécaniques lors de l'insertion, les parties de piste 20 à intercepter par un tube 10 sont sous forme de branches au moins au nombre de trois réparties de manière symétrique autour d'un point de symétrie. Il peut donc s'agir par exemple de trois branches réparties à 120° l'une de l'autre, de quatre branches réparties à 90° l'une de l'autre en formant une croix symétrique (figure 8), de huit branches regroupées deux à deux avec un groupe étant réparti à 90° d'un autre en formant également une croix symétrique (figure 7). On obtient ainsi une connexion mécanique isostatique entre inserts et pistes dans toutes les directions.
Pour une même profondeur d'insertion, les forces d'insertion à appliquer respectivement sur la croix de la figure 8 et de la bande de la figure 9 sont comparativement à la force Fl selon l'état de l'art, égales à: F2= F1*4*e/2nR, soit égale à 0.25* F1; F3= Fl*e/2nR, soit égale à 0.06*Fl.
Ainsi, on obtient une réduction très sensible de la force d'insertion requise avec une piste 20 selon l'invention comparativement à une insertion de circonférence totale dans un plot ductile réalisé dans le même matériau selon l'état de l'art. On a comparé par calcul les forces d'insertion nécessaires en faisant varier le diamètre de tubes des inserts 10 et l'épaisseur unitaire des pistes 20 avec la surface d'insertion Si. Les résultats, entre une configuration avec insertion selon l'état de l'art (figure 3), une insertion selon l'invention avec une seule piste 20 allongée (figure 9) et une insertion selon l'invention avec une piste 20 sous forme d'un tube à section transversale rectangulaire (figure 10) sont donnés respectivement dans les tableaux 2 à 4 suivants.
On précise que les plots selon l'état de l'art et les pistes 20 selon l'invention sont en aluminium et que la force d'insertion calculée à pression constante pour une insertion de la circonférence totale d'un tube 10 dans un plot selon l'état de l'art est égale à 5mN. On calcule alors comparativement la force nécessaire pour les deux configurations selon l'invention pour avoir la même pression. TABLEAU 2 (ASSEMBLAGE TUBE 10/PLOT DE CONNEXION 20 SELON FIGURE 3) Epaisseur de Diamètre de Section Pression égale à F/S (Gpa) Force F (mN) paroi el (an) tube 10 d'insertion S (ktrn2) 0,2 4 2,512 1,99 5 TABLEAU 3 (ASSEMBLAGE TUBE 10/PISTE DE CONNEXION 20 SELON FIGURE 9) Epaisseur de Epaisseur de Section d'insertion Si (Fun2) Force F' (mN) Valeur de réduction force d'insertion (%) 100-F '/F paroi el (Ftm) piste égale à e2 P, ) 0,2 2 0,4 0,80 84% TABLEAU 4 (ASSEMBLAGE TUBE 10/PISTE DE CONNEXION 20 SELON FIGURE 10) Epaisseur de Epaisseur de Section d'insertion Si (ium2) Force F' (mN) Valeur de paroi el Cam) piste égale à réduction force 2* e2 (Fun) d'insertion (%) 100-F '/F 0,2 0,2 0,08 0,1592 97% De ces tableaux 2 à 4, il ressort que la force d'insertion par insert peut être 10 considérablement réduite grâce à l'invention, de 84 à 97%, dans cet exemple. En conclusion, comparativement aux procédés d'assemblage par thermocompression selon l'état de l'art, tels que ceux décrits dans les demandes de brevet W02009/115686 et EP2287904 précitées, l'invention permet de diminuer considérablement la force d'insertion constante pour un matériau ductile donné. 15 Un avantage intéressant de l'invention est de permettre de multiplier le nombre de points hybridés à force d'insertion constante pour un matériau ductile donné. On peut selon l'invention réaliser un empilement de deux assemblages obtenus chacun selon le procédé d'assemblage à force d'insertion réduite qui vient d'être décrit.
L'invention trouve largement applications dans tous les dispositifs microélectroniques, destinés à fonctionner à des températures de fonctionnement élevées, requérant des interconnexions verticales (en anglais « front to front ») à très petit pas. Une application particulièrement intéressante de l'invention est la réalisation de structures tridimensionnelles 3D empilées ou d'imageurs hétérogènes multi-spectraux. De nombreuses autres applications peuvent être prévues pour l'invention, plus particulièrement pour les matrices : - de détection hétérogènes, de grande taille, à grand nombre de connexions par insertion (IRCMOS refroidis, détecteurs X, ...), - sensibles aux températures, hybridées à « froid », c'est-à-dire à température ambiante, - sensibles aux contraintes mécaniques. On peut par exemple réaliser de telles matrices en proposant des pistes ductiles en aluminium conformes à l'exemple numérique donné ci-avant: on peut appliquer la même force de l'ordre de 0,5 mN pour réaliser une connexion conforme à l'invention dans un piste 20 en aluminium comme montré en figure 9 que pour une connexion selon l'état de l'art dans un plot en indium 20 comme montré en figure 3. Or, appliquer une faible force pour réaliser l'insertion dans une piste en aluminium est avantageux, car il est bien plus aisé et moins coûteux de réaliser une piste 20 en aluminium connue montré en figure 9 par une technique de photolithographie soustractive (gravure) qu'un plot en indium 20 comme montré en figure 3 par une technique de photolithographie additive (en anglais « lift-off ») ou par électrolyse. D'autres variantes et améliorations peuvent être prévues sans pour autant sortir -du cadre de l'invention.
L'invention n'est pas limitée aux exemples qui viennent d'être décrits ; on peut notamment combiner entre elles des caractéristiques des exemples illustrés au sein de variantes non illustrées.
Références citées [1]: .B. Goubault de Brugière, F.Marion, M. Fendler et al. « Micro tube insertion into indium, copper and other materials for 3D applications. >> Proc 60th Electronic Components and Technology Conf, Las Vegas, NV, 2010 p1757; [2]; B. Gonbault de Brugière, F. Marion, M. Fendler et al «A 10,um pitch interconnection technology using micro tube insertion into Al-Cu for 3D applications. », Proc 61th Electronic Components and Technology Conf, Orlando, FL, 2011 p1400; [3]: D. Saint-Patrice, F. Marion, M. Fendler et al. "New Reflow Soldering and Tip in Buried Box (TB2) Techniques For Ultrafine Fitch Megapixels Imaging Array," Froc 10 58th Electronic Components and Technology Conf, Orlando, FL, 2008 p 46-53.

Claims (19)

  1. REVENDICATIONS1. Procédé d'assemblage de type flip-chip de deux composants électroniques (1,
  2. 2) l'un à l'autre, lesdits composants comportant chacun une face dite face d'assemblage, selon lequel on rapproche les deux faces d'assemblage l'une de l'autre selon une direction X dite 5 d'assemblage et on applique une force donnée F à l'un et/ou l'autre des composants, l'une et/ou l'autre face(s) d'assemblage comportant: - des inserts de connexion (10) en matériau rigide présentant une forme longitudinale allongée selon la direction X d'assemblage; - des pistes de connexion (20) en matériau de dureté inférieure à celle des inserts 10 et de forme longitudinale allongée transversalement à la direction X d'assemblage; procédé selon lequel: - on aligne les inserts en regard des pistes correspondantes de manière à ce que les inserts et les pistes forment deux à deux, après assemblage, au moins une intersection sensiblement transversale, 15 - puis, on applique la force donnée F pour faire pénétrer les inserts dans les pistes jusqu'à obtenir l'assemblage entre les deux composants. 2. Procédé d'assemblage selon la revendication 1; les inserts de connexion d'un composant présentant une épaisseur unitaire de paroi(s) el et une longueur unitaire de paroi(s) Li tandis que les pistes de connexion d'un composant présentent une épaisseur unitaire e2, les 20 épaisseurs unitaires el, e2 étant les plus petites dimensions considérées transversalement à la direction X d'assemblage, la longueur Li étant la plus grande dimension considérée de paroi(s) transversalement à la direction X d'assemblage, procédé selon lequel préalablement à l'alignement des inserts en regard des pistes correspondantes, on détermine les dimensions el, e2, et Ll de sorte que chaque surface 25 d'insertion Si, Sii +Si2+Si3... entre un insert et une piste donnés soit sensiblement égale à un multiple N du produit des épaisseurs unitaires N = n*el*e2 où n est un entier, ce multiple N étant très inférieur à la section transversale SI d'un insert considérée transversalement à la direction d'assemblage Si = Ll*el.
  3. 3. Procédé d'assemblage selon la revendication 2, selon lequel la surface 30 d'insertion Si est inférieure d'au moins 40% à la section transversale Si.
  4. 4. Procédé d'assemblage selon la revendication 2 ou 3, selon lequel l'épaisseur unitaire de parois el des inserts est comprise entre 0,1 et I imn, de préférence entre 0,1 et 0,5 pan.
  5. 5. Procédé d'assemblage selon l'une des revendications 2 à 4, selon lequel l'épaisseur unitaire des pistes e2 est comprise entre 0,05 et 2 1.1m, de préférence entre 0,1 et 1 pm.
  6. 6. Procédé d'assemblage selon l'une des revendications précédentes, selon lequel le matériau constitutif des pistes est un matériau métallique ductile choisi parmi l'Aluminium Al, l'indium In, l'or Au, l'étain Sn, le plomb, Pb, le Bismuth, l'antimoine Sb, un alliage aluminium-cuivre AlCu, des alliages de SnAgCu, SnAg, AgCu, SnCu.
  7. 7. Procédé d'assemblage selon la revendication 6, selon lequel les pistes en matériau métallique ductile sont réalisées par photolithogravure, de type additive ou soustractive, ou par électrolyse du métal ou de l'alliage.
  8. 8. Procédé d'assemblage selon l'une des revendications 1 à 5, selon lequel le matériau constitutif des pistes est un matériau métallique dur choisi parmi le cuivre Cu, le Titane Ti, le nitrure de titane TiN, le tungstène W, le nitrure de Tungstène WN, le molybdène Mo, le Chrome Cr, le Nickel Ni, le Platine Pt.
  9. 9. Procédé d'assemblage selon la revendication 8, selon lequel les pistes de connexion en matériau métallique dur sont réalisées par photolithogravure, de type additive ou soustractive.
  10. 10. Procédé d'assemblage selon la revendication 8, selon lequel des pistes en Cu ou Ni sont réalisées par croissance électrolytique.
  11. 11. Procédé d'assemblage selon la revendication 8, selon lequel les pistes en matériau métallique dur sont réalisées selon la même technique de réalisation que les inserts.
  12. 12. Procédé d'assemblage selon l'une quelconque des revendications, selon lequel les inserts sont des micro-tubes borgnes dont la base est solidarisée à l'un des composants.
  13. 13. Procédé d'assemblage selon l'une des revendications précédentes, selon lequel 25 les parties de piste de connexion (20) à faire pénétrer par un même tube (10) sont sous forme de branches au moins au nombre de trois réparties de manière symétrique autour d'un point de symétrie, de préférence au nombre de quatre branches réparties à 90 l'une de l'autre.
  14. 14. Procédé d'assemblage selon l'une des revendications précédentes, selon lequel la force F appliquée par insert est inférieure à 5mN, de préférence inférieure à 0,8mN, 30 typiquement égale à 0,5mN.
  15. 15. Procédé d'assemblage selon l'une des revendications précédentes, selon lequel l'alignement et l'application de la force F sont réalisés à température ambiante.
  16. 16. Procédé d'assemblage selon l'une des revendications précédentes, selon lequel l'espacement entre les deux composants correspondant à la hauteur H est compris entre un rapport p /20 et un rapport égal à p12, p étant le pas d'interconnexion entre deux pistes de connexion d'un composant (1, 2).
  17. 17. Procédé d'assemblage selon l'une des revendications précédentes, selon lequel le pas d'interconnexion p entre deux pistes de connexion d'un composant (1, 2) est inférieur ou égal à 50 p.m.
  18. 18. Procédé d'assemblage selon l'une des revendications précédentes, selon lequel l'espacement entre les deux composants correspondant à la hauteur H est inférieur à 20 p.m, typiquement égal à 1 1.tm.
  19. 19. Procédé d'assemblage selon l'une des revendications précédentes, selon lequel un des composants (1) est une puce et l'autre composant (2) est un substrat de circuit imprimé.
FR1259082A 2012-09-27 2012-09-27 Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede. Withdrawn FR2996053A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1259082A FR2996053A1 (fr) 2012-09-27 2012-09-27 Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede.
EP13805536.3A EP2901473A1 (fr) 2012-09-27 2013-09-26 Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede
US14/429,595 US9368473B2 (en) 2012-09-27 2013-09-26 Assembly method, of the flip-chip type, for connecting two electronic components, assembly obtained by the method
PCT/IB2013/058896 WO2014049551A1 (fr) 2012-09-27 2013-09-26 Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1259082A FR2996053A1 (fr) 2012-09-27 2012-09-27 Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede.

Publications (1)

Publication Number Publication Date
FR2996053A1 true FR2996053A1 (fr) 2014-03-28

Family

ID=47666220

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1259082A Withdrawn FR2996053A1 (fr) 2012-09-27 2012-09-27 Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede.

Country Status (4)

Country Link
US (1) US9368473B2 (fr)
EP (1) EP2901473A1 (fr)
FR (1) FR2996053A1 (fr)
WO (1) WO2014049551A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016512929A (ja) * 2013-03-22 2016-05-09 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 相互接続部材をプレコーティングすることを含むフリップチップ組立方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021197519A (ja) 2020-06-17 2021-12-27 東北マイクロテック株式会社 積層型半導体装置及びこれに用いる搭載部品、基体及びバンプ接続体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011677A1 (en) * 2000-03-14 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method of making the same
US20020016022A1 (en) * 2000-06-28 2002-02-07 Susumu Shintani Semiconductor device and manufacturing method thereof
JP2002217236A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
FR2928033A1 (fr) * 2008-02-22 2009-08-28 Commissariat Energie Atomique Composant de connexion muni d'inserts creux.
EP2287904A1 (fr) * 2009-08-13 2011-02-23 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé d'assemblage de deux composants électroniques

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6543674B2 (en) * 2001-02-06 2003-04-08 Fujitsu Limited Multilayer interconnection and method
JP2002313995A (ja) * 2001-04-19 2002-10-25 Mitsubishi Electric Corp ランドグリッドアレイ型半導体装置およびその実装方法
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
FR2876243B1 (fr) 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
FR2876244B1 (fr) * 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant muni d'un ensemble de micropointes conductrices dures et procede de connexion electrique entre ce composant et un composant muni de protuberances conductrices ductiles
FR2928032B1 (fr) * 2008-02-22 2011-06-17 Commissariat Energie Atomique Composant de connexion muni d'inserts avec cales compensatrices.
FR2936359B1 (fr) * 2008-09-25 2010-10-22 Commissariat Energie Atomique Connexion par emboitement de deux inserts soudes.
FR2949172B1 (fr) * 2009-08-13 2011-08-26 Commissariat Energie Atomique Assemblage hermetique de deux composants et procede de realisation d'un tel assemblage
JP2011077308A (ja) * 2009-09-30 2011-04-14 Fujitsu Ltd 半導体装置の実装方法
FR2971081B1 (fr) * 2011-02-02 2013-01-25 Commissariat Energie Atomique Procédé de fabrication de deux substrats relies par au moins une connexion mécanique et électriquement conductrice obtenue

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011677A1 (en) * 2000-03-14 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method of making the same
US20020016022A1 (en) * 2000-06-28 2002-02-07 Susumu Shintani Semiconductor device and manufacturing method thereof
JP2002217236A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
FR2928033A1 (fr) * 2008-02-22 2009-08-28 Commissariat Energie Atomique Composant de connexion muni d'inserts creux.
EP2287904A1 (fr) * 2009-08-13 2011-02-23 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé d'assemblage de deux composants électroniques

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GOUBAULT DE BRUGIERE B ET AL: "Micro tube insertion into indium, copper and other materials for 3D applications", ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE (ECTC), 2010 PROCEEDINGS 60TH, IEEE, PISCATAWAY, NJ, USA, 1 June 2010 (2010-06-01), pages 1757 - 1762, XP031693963, ISBN: 978-1-4244-6410-4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016512929A (ja) * 2013-03-22 2016-05-09 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 相互接続部材をプレコーティングすることを含むフリップチップ組立方法

Also Published As

Publication number Publication date
US9368473B2 (en) 2016-06-14
US20150235985A1 (en) 2015-08-20
WO2014049551A1 (fr) 2014-04-03
EP2901473A1 (fr) 2015-08-05

Similar Documents

Publication Publication Date Title
EP2175485B1 (fr) Connexion par emboitement de deux inserts soudés et sa méthode de fabrication
EP2255383B1 (fr) Composant de connexion muni d'inserts creux et son procede de realisation
EP2649566B1 (fr) Carte électronique ayant un connecteur externe
EP1797748B1 (fr) Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
EP2727144B1 (fr) Procédé d'hybridation d'un composant muni d'inserts creux
EP1008176B1 (fr) Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs
EP2126969B1 (fr) Procede d'interconnexion de tranches electroniques
EP2287904A1 (fr) Procédé d'assemblage de deux composants électroniques
EP3115128A1 (fr) Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l'assemblage
EP2976784A1 (fr) Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion
WO1998049725A1 (fr) Procede de realisation de billes de connexion sur des circuits ou des composants electroniques
FR2996053A1 (fr) Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede.
EP2365741A1 (fr) Procede de metallisation de vias borgnes
EP3182450A1 (fr) Dispositif d'inductance et son procédé de fabrication
EP2693468B1 (fr) Procédé d'assemblage de deux composants électroniques entre eux, de type flip-chip
EP2791969B1 (fr) Formation d'une connexion electrique du type via
EP3017467B1 (fr) Procede d'assemblage de deux composants electroniques, de type flip-chip par recuit uv, assemblage obtenu
FR3036226A1 (fr) Connexion par confinement d'un materiau entre deux elements de contact
EP2205053B1 (fr) Procédé de réalisation d'une carte imprimée et carte imprimée correspondante
FR2972569A1 (fr) Composant de connexion muni d'inserts creux
FR2768859A1 (fr) Systeme de composants a hybrider autorisant un defaut de planeite
WO2021111067A1 (fr) Procede de depot localise d'un materiau sur un element metallique
FR2980914A1 (fr) Procede d'assemblage face contre face de composants a l'aide de calles d'arret

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

ST Notification of lapse

Effective date: 20200910