FR2972569A1 - Composant de connexion muni d'inserts creux - Google Patents

Composant de connexion muni d'inserts creux Download PDF

Info

Publication number
FR2972569A1
FR2972569A1 FR1151950A FR1151950A FR2972569A1 FR 2972569 A1 FR2972569 A1 FR 2972569A1 FR 1151950 A FR1151950 A FR 1151950A FR 1151950 A FR1151950 A FR 1151950A FR 2972569 A1 FR2972569 A1 FR 2972569A1
Authority
FR
France
Prior art keywords
layer
metal
core
inserts
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1151950A
Other languages
English (en)
Inventor
Francois Marion
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1151950A priority Critical patent/FR2972569A1/fr
Priority to PCT/FR2012/050502 priority patent/WO2012120245A1/fr
Publication of FR2972569A1 publication Critical patent/FR2972569A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H01L2224/11616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11827—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/13187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81355—Bonding interfaces of the bump connector having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Un composant de connexion électro-mécanique (10) est muni d'inserts conducteurs (16) destinés à être insérés dans des plots conducteurs respectifs d'un autre composant de connexion pour une hybridation du type face contre face. Chaque insert (16) comporte : ▪ une âme métallique (24), non oxydée sur au moins une portion de sa surface, et de dureté supérieure à celle des plots; ▪ une première couche métallique non oxydée (26) sur au moins une portion de sa surface, recouvrant au moins ladite portion non oxydée de l'âme (24), la première couche ayant une plasticité supérieure à celle de l'âme ; et ▪ une seconde couche (28) recouvrant au moins la première couche (26) sur sa portion non oxydée et ayant une plasticité inférieure à celle de la première couche.

Description

COMPOSANT DE CONNEXION MUNI D'INSERTS CREUX DOMAINE DE L'INVENTION L'invention a trait au domaine de la connexion de deux composants selon la technique d'hybridation face contre face, dite de <flip chip», et plus particulièrement la connexion de deux composants électroniques par insertion du type métal dans métal d'inserts dans des plots.
L'invention trouve ainsi particulièrement application dans les assemblages dits «puce sur puce », « puce sur wafer » et « wafer sur wafer ».
ÉTAT DE LA TECHNIQUE Pour remplacer les hybridations « flip chip » par billes de soudure, il est connu de prévoir sur une face d'un premier composant électronique des inserts réalisés en un métal dur, par exemple en nitrure de titane, et sur une face d'un deuxième composant électronique des plots réalisé en un métal ductile, par exemple en argent, puis d'hybrider les deux composants en insérant à froid les inserts dans les plots, ce qui crée ainsi des interconnexions mécaniques et électriques entre les composants.
Toutefois, un problème récurrent dans ce type d'hybridation par insertion « métal dans métal» réside dans le fait que, sans mesure particulière, la surface des inserts s'oxyde, ce qui crée des connexions électriques de mauvaise qualité entre les inserts et les plots dans lesquels ils sont enfichés.
Une première solution utilisée pour éviter l'insertion d'inserts oxydés est de recouvrir les inserts avant leur oxydation d'une couche de métal noble, et donc non oxydable, comme de l'or ou du platine. Les inserts et leur couche de métal noble sont ainsi insérés ensemble dans les plots sans qu'il y ait apparition d'oxyde susceptible d'affecter la qualité des connexions électriques.
Cependant, cette solution présente un certain nombre d'inconvénients, au rang desquels : ^ un coût élevé, d'une part, en raison du coût des métaux noble et, d'autre part, en 35 raison des étapes complexes et nombreuses à mettre en oeuvre pour recouvrir uniquement les inserts d'une couche d'un tel métal ; ^ une impossibilité de réduire les pas d'interconnexion, c'est-à-dire l'espace minimal entre deux interconnexions inserts/plots, si des techniques de fabrication à bas coût de la couche de métal noble recouvrant les inserts sont utilisées. En effet les techniques de fabrication à bas coût consistent à réaliser un dépôt pleine plaque d'une couche de métal noble sur la face du composant comportant les inserts, puis à graver ensuite la couche de métal noble présente entre les inserts. Or, la seule technique de gravure à bas coût applicable aux métaux nobles comme l'or et le platine est une gravure en phase liquide qui ne permet pas à l'heure actuelle de graver des surfaces de dimensions inférieures à 10 micromètres. Seule une gravure ou un usinage ionique permet aujourd'hui de graver des pas d'interconnexion inférieurs à 10 micromètres. Cependant, cette technique a un rendement très faible en raison notamment des nettoyages nécessaires entre chaque dépôt, et s'avère donc onéreuse ; ^ une inter-diffusion et une électro-migration du métal noble recouvrant les inserts.
Ainsi les interconnexions finissent par être constitué d'un multicouche complexe formé du matériau des inserts, du métal noble et du matériau des plots, ce qui rend les interconnexions très sensibles à la diffusion du type solide/solide, à la création de trous de type Kirkendall et de trous aux interfaces des zones constituées de métaux différents ; et ^ une contamination croisée de l'or. En effet, l'or est un matériau très dopant pour le silicium usuellement présent dans les composants électroniques. Toutes les étapes de fabrication utilisant de l'or doivent donc être réalisées dans des zones de fabrications différentes de celles où du silicium est à nu.
Une autre solution pour éviter que les inserts ne soient introduits dans les plots avec une couche d'oxyde natif consiste à réaliser l'hybridation sous un flux de désoxydation qui retire l'oxyde natif des inserts avant leur introduction dans les plots.
Cependant cette solution est complexe à mettre en oeuvre, notamment en raison de l'étalement et du nettoyage des flux résiduels après l'insertion. En effet, lorsqu'un flux de désoxydation est utilisé pour ôter l'oxyde natif, une partie de ce flux, qui comprend également du liquide et des résidus de matériau, reste coincé entre les interconnexions. Il faut donc nettoyer ces résidus. De fait, cette technique limite elle aussi la réduction du pas d'interconnexion. En effet, à l'heure actuelle, il n'est pas possible de nettoyer les flux résiduels présents entre les interconnexions, et formant donc des courts circuits entre celles-ci, lorsque les interconnexions sont espacées de moins de 10 micromètres.
EXPOSE DE L'INVENTION
Le but de la présente invention est de proposer une hybridation « flip chip » par insertion d'inserts métalliques dans des plots métalliques assurant une connexion électrique sans 5 utilisation de métaux nobles ni de flux de désoxydation.
A cet effet, l'invention a pour objet un composant de connexion électro-mécanique muni d'inserts conducteurs destinés à être insérés dans des plots conducteurs respectifs d'un autre composant de connexion pour une hybridation du type face contre face. 10 Selon l'invention, chaque insert comporte : ^ une âme métallique, non oxydée sur au moins une portion de sa surface, et de dureté supérieure à celle des plots ; ^ une première couche métallique non oxydée) sur au moins une portion de sa 15 surface, recouvrant au moins ladite portion non oxydée de l'âme, la première couche ayant une plasticité supérieure à celle de l'âme ; et ^ une seconde couche recouvrant au moins la première couche sur sa portion non oxydée et ayant une plasticité inférieure à celle de la première couche.
20 En d'autres termes, sous l'effet de l'insertion dans un plot, les différentes régions d'un insert subissent une déformation. Ayant une plasticité supérieure à celle de l'âme, la première couche va donc subir une plus forte déformation que celle-ci lors de la pénétration dans un plot. Comme par ailleurs la seconde couche a une plasticité inférieure à celle de la première couche, cette seconde couche ne peut se déformer autant que la 25 première couche sans casser. Ne pouvant se conformer à la déformation subie par la première couche, la seconde couche se « craquelle ».
Si l'adhérence de la seconde couche sur la première couche est faible, la seconde couche «pèle» en glissant sur la première couche lors de l'insertion et demeure à l'extérieur du 30 plot, découvrant alors entièrement la première couche qui est non oxydée et donc bonne conductrice d'électricité.
Si l'adhérence de la seconde couche sur la première couche est forte, la seconde couche pénètre également dans le plot tout en présentant des craquelures en raison du différentiel 35 de plasticité avec la première couche. Les craquelures définissent ainsi autant de « chemins » électriques non oxydés vers la première couche non oxydée, et donc bons conducteurs d'électricité, assurant ainsi une bonne conduction électrique de l'interconnexion formée de l'insert et du plot. 3 Ce résultat est obtenu indépendamment de la nature oxydable de la première couche qui est donc choisie avantageusement parmi des matériaux non nobles. Il n'est pas non plus nécessaire d'utiliser un flux désoxydant lors de l'insertion puisque les chemins électriques sont formés, et cela même si la seconde couche est oxydée.
Selon un mode de réalisation de l'invention, l'adhérence de la seconde couche sur la première couche est faible de manière à ce que la seconde couche glisse sur la première couche sous l'effet d'un cisaillement appliqué à l'empilement des première et seconde couches. De cette manière, lors de l'insertion de l'insert dans un plot, la seconde couche pèle et reste à l'extérieur du plot.
Selon un mode de réalisation de l'invention, la première couche est réalisée en un métal choisi dans le groupe comprenant l'aluminium, l'étain, l'indium, le plomb, l'argent, le cuivre, le zinc et les alliages à base de ces métaux. Ces matériaux sont avantageusement très plastiques, et peuvent être mise en oeuvre dans des processus de gravure bas coût exploitables pour des pas d'interconnexion faibles inférieurs à 10 micromètres, voire même 5 micromètres.
De manière avantageuse, la seconde couche est une couche d'oxyde natif du métal de la première couche, c'est-à-dire une couche d'oxyde obtenue par l'oxydation naturelle du métal lorsqu'il est au contact avec l'oxygène. Cette couche présente la double propriété d'être très cassante et de très peu adhérer au métal dont elle est issu. Sous l'effet de la pénétration de l'insert dans le plot, on observe ainsi un phénomène de « ice on mud », c'est-à-dire que la couche d'oxyde natif se craquelle en forme de plaques qui glissent sur la première couche lors de l'insertion. La seconde couche est donc « pelée » et reste à l'extérieur du plot.
En outre, la couche d'oxyde natif a l'avantage de présenter une épaisseur très fine, de l'ordre de quelques nanométres, complètement définie par la nature du métal. Ainsi quel que soit le temps d'exposition de la première couche à l'oxygène, l'épaisseur de la seconde couche reste constante.
En outre, le composant électronique pourvu d'inserts peut donc être stocké dans des conditions oxydantes, comme l'air par exemple, sans précaution particulière. Ainsi donc, non seulement, la première couche n'est pas un métal noble mais en outre de manière privilégiée, on recherche pour celle-ci des métaux oxydables de manière à former une couche d'oxyde natif.35 Selon un mode de réalisation, la première couche a une ductilité sensiblement égale à celle des plots, ce qui facilite la déformation subie par la première couche lors de l'insertion, et donc facilite également le craquelage de la seconde couche.
Selon une mode de réalisation privilégié, la première couche recouvre sensiblement la totalité de l'âme. La formation de la seconde couche utilise ainsi des procédés classiques de fabrication, comme par exemple un dépôt pleine plaque suivi d'une gravure du métal déposé entre les inserts.
Selon un mode de réalisation, l'insert est creux. De manière avantageuse, l'insert est un cylindre creux, l'âme étant par exemple un cylindre creux recouvert d'une couche métallique. L'avantage de la mise en oeuvre d'un insert creux réside dans la réduction de la surface d'appui de l'insert sur le plot, et donc de faciliter l'insertion, voire même de permettre une insertion à froid à température ambiante. Du fait de la surface d'appui réduite, la pression surfacique exercée sur la surface des première et seconde couches en appui sur le plot est également augmentée, ce qui facilite la déformation de la première couche, et corollairement la craquelure de la seconde couche. Ceci augmente également l'effet de cisaillement et aide au pelage de la seconde couche en cas de faible adhérence de celle-ci sur la première couche. On remarque que le cylindre est la forme qui optimise ces effets.
L'invention a également pour objet un procédé de fabrication d'un composant de connexion électro-mécanique muni d'inserts conducteurs destinés à être insérés dans des plots conducteurs respectifs d'un autre composant de connexion pour une hybridation du type face contre face.
Selon l'invention, le procédé consiste pour chaque insert : ^ à réaliser une âme métallique, non oxydée sur au moins une portion de sa surface, et de dureté supérieure à celle des plots ; à réaliser une première couche métallique non oxydée oxydée sur au moins une portion de sa surface, recouvrant au moins ladite portion non oxydée de l'âme, la première couche ayant une plasticité supérieure à celle de l'âme ; et ^ à réaliser une seconde couche, recouvrant au moins ladite portion non oxydée de la première couche et ayant une plasticité inférieure à celle de la première couche.35 De manière avantageuse : ^ l'âme est réalisée sous atmosphère non oxydante ; ^ la première couche est constitué d'un film en métal de ductilité supérieure à celle du métal de l'âme déposé sous une atmosphère non oxydante ; et ^ la seconde couche est réalisée par la mise en présence du premier film métallique avec de l'oxygène de manière à créer une couche d'oxyde natif en surface du premier film.
L'invention a également pour objet un procédé de connexion électro-mécanique entre un premier composant micro-électronique muni d'inserts du type précité et d'un second composant micro-électronique muni de plots, dans lequel les inserts du premier composant micro-électronique sont aptes à être respectivement insérés, ledit procédé comportant l'insertion des inserts du premier composant dans les plots du second composant.
L'invention a également pour objet un système micro-électronique obtenu conformément à ce procédé.
BREVE DESCRIPTION DES FIGURES L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple, et réalisée en relation avec les dessins annexés, dans lesquels des références identiques désignent des éléments identiques ou analogues, et dans lesquels : ^ les figures 1 et 2 sont des vues schématiques en coupe de l'hybridation d'un premier et d'un second composants microélectroniques par insertion d'inserts dans des plots ; ^ la figure 3 est une vue en coupe d'un insert selon un mode de réalisation de l'invention ; la figure 4 est une vue schématique en coupe de l'insert de la figure 3 selon le plan A-A ; ^ la figure 5 est une vue schématique en coupe illustrant la pénétration de l'insert de la figure 3 dans un plot ductile ; et ^ les 6 à 13 sont des vues schématique en coupe illustrant un procédé de fabrication de l'insert de la figure 3.
DESCRIPTION DETAILLEE DE L'INVENTION
Les figures 1 et 2 illustrent de manière schématique, l'hybridation « flip-chip » d'un premier et d'un second composants microélectroniques 10, 12. Le premier composant 10 comporte, sur l'une de ses faces 14, un ensemble d'inserts 16 électriquement conducteurs, destinés à pénétrer dans des plots 18 électriquement conducteurs respectifs, les plots 18 étant agencés sur une face 20 du second composant 12.
Pour réaliser l'hybridation préférentiellement à froid, les composants électroniques 10 et 12 sont alignés de manière à présenter chaque insert 16 en face d'un plot 18, et une pression appropriée, illustrée par les flèches, est par exemple exercée sur le premier composant qui est mobile (figure 1). Les inserts 16, qui ont une dureté supérieure à celle des plots 18, pénètrent alors dans ceux-ci. Des interconnexions 22 entre le premier et les second composants microélectroniques 10, 12 sont ainsi réalisées (figure 2). Les interconnexions 22 solidarisent mécaniquement les deux composants 10, 12, tout en créant des connexions électriques entre ceux-ci.
A titre d'exemple, le premier composant 10 est une matrice de détection constituée d'une pluralité d'éléments sensibles de détection, et le second composant 12 est un circuit de lecture des éléments sensibles. Les interconnexions 22 réalisent ainsi la connexion électrique du circuit de lecture avec chacun des éléments sensibles du premier composant 10.
Les inserts 16 peuvent prendre n'importe quelle forme, bien que les inserts présentant une surface d'appui réduite, comme des cylindres creux par exemple, soient privilégiés pour diminuer la pression nécessaire à leur insertion dans les plots 18.
Dans ce qui suit, il va être décrit des inserts 16 cylindriques et creux, cette forme constituant un mode de réalisation privilégié. Cependant, on comprendra que les considérations portant sur les matériaux constitutifs des inserts 16 et des plots 18 sont indépendantes de la forme adoptée pour ceux-ci. Par exemple, les inserts peuvent être pleins et/ou de forme triangulaire, carrée, et de manière plus générale polygonale, en forme d'étoile, etc...
En se référant aux figures 3 et 4, les inserts 16 comportent chacun une âme centrale 24 recouverte par une couche métallique 26, cette dernière étant elle-même recouverte par une couche de protection 28. 7 L'âme centrale 24 est métallique, cylindrique et creuse, de section transversale en forme de U. Elle présente une dureté supérieure à celle des plots 18 pour pouvoir y être insérée. A cet effet, l'âme centrale 24 a de préférence un module de Young supérieur à 1,5 fois le module de Young du matériau des plots 18. Avantageusement, l'âme centrale 24 est constituée d'un métal dur, comme du nitrure de titane (TiN), du nitrure de tungstène (TiW), du cuivre (Cu), du vanadium (V), du molybdène (Mo), du nickel (Ni), du tungsténate de titane (TiW), du WSi, ou du tungstène (W) par exemple, et les plots 18 sont constitués d'un métal ductile, par exemple de l'aluminium, de l'étain, de l'indium, du plomb, de l'argent, du cuivre, du zinc, ou un alliage de ces métaux. Par ailleurs, l'âme centrale 24 n'est pas oxydée.
La couche métallique 26, outre sa fonction d'être conductrice de l'électricité et d'adhérer fortement à l'âme centrale 24 en raison de l'interface métal-métal qu'elle forme avec l'âme 24, a pour fonction de se déformer, tout en restant accrochée à l'âme 24, lors de la pénétration de l'insert dans un plot. Elle présente à cet effet une plasticité supérieure à celle de l'âme 24. La couche 26 peut ainsi être constituée d'un métal ductile. Notamment, un métal ductile ayant un module de Young supérieur à 1,5 fois celui du matériau de l'âme 24 présente une plasticité appropriée.
De préférence, la couche 26 présente une ductilité sensiblement égale à celle des plots 18 de manière à permettre la pénétration de l'âme dure 24 sans se casser et obtenir des déformations relatives de la couche 26 et du plot 18 de manière sensiblement égales.
La couche 26 est ainsi avantageusement constituée d'aluminium, d'étain , d'indium, de 25 plomb, d'argent, de cuivre, de zinc ou d'un alliage de ces métaux. Par ailleurs, la couche métallique 26 n'est pas oxydée.
La couche de protection 28 a pour première fonction de protéger la couche métallique 26 de l'oxydation, et pour seconde fonction de libérer au moins une portion de la couche 30 métallique 26 lors de l'insertion de l'insert 16 dans un plot 18 de manière à créer une connexion électrique entre le matériau du plot 18 et l'âme centrale 24. Pour ce faire, la couche de protection 28 est choisie pour se craqueler sous l'effet de la déformation de la couche métallique 26. La couche de protection 28 présente ainsi une plasticité inférieure à celle de la couche métallique 26. 35 De préférence, la couche de protection 28 est choisie de manière à présenter un seuil de rupture sous des contraintes de déformation très bas, autrement dit est très « cassante ». La couche de protection 28 peut être un film de protection rapporté sur la couche métallique 28, comme par exemple une résine époxy photosensible ou une couche de polymère tel que du paryléne par exemple, ou une couche de métal dur ou une couche d'isolant dur et cassant comme par exemple du SiO2 ou du SiN.
De préférence, la couche de protection 28 est constituée de l'oxyde natif du métal constitutif de la couche métallique 26, ce qui présente le triple avantage : - d'avoir une couche de protection très fine 26 de l'ordre de quelques nanométres, - d'être dure et cassante, et notamment de plasticité et de ductilités très inférieures à celles du métal 26 lui-même, et - d'adhérer très faiblement à la couche métallique 26.
De plus ce mode de réalisation présente l'avantage qu'il n'est pas besoin de prendre des mesures particulières pour éviter l'oxydation des inserts lors de leur stockage, puisqu'on laisse volontairement s'oxyder les inserts 26.
Comme illustré à la figure 5, lors de la pénétration de l'insert 16 dans le plot 18, une déformation, même faible de la couche métallique 26, casse la couche d'oxyde en plaques, et sous l'effet du cisaillement, les plaques d'oxydes natifs glissent sur la couche métallique 26 en demeurant en dehors du plot 18. La couche d'oxyde 28 est ainsi « pelée » lors de l'insertion en mettant à nue la couche métallique 26, créant ainsi une connexion électrique de qualité, notamment sans oxyde.
Comme dit plus haut, les inserts 16 sont de préférence des cylindres creux ayant des surfaces d'appui S (figure 3 et 4) très faibles, de manière à pouvoir réaliser une insertion à froid, sous atmosphère ambiante, c'est-à-dire sous une température ambiante très inférieure à la température de fusion des plots 18, par exemple une température d'environ 300°K, et sous pression atmosphérique. Outre ceci, des surfaces d'appui très faible ont pour effet d'augmenter les contraintes exercées sur les différentes régions des inserts et donc notamment les forces de déformation et de cisaillement, ce qui facilite la craquelure des la couche de protection 28 ainsi que son pelage dans le cas d'une couche de protection faiblement adhérente à la couche métallique 26. On se reportera avantageusement au document FR 2 928 033 pour le calcul de la surface d'appui permettant une insertion à froid sous atmosphère ambiante.
Il va être à présent décrit en relation avec les figures schématiques en coupe 6 à 13, un exemple de procédé de fabrication des inserts 16 venant d'être décrits.
Le procédé débute par le dépôt d'une couche sacrificielle 40 d'une épaisseur e sur la face 14 du composant 10, par exemple une couche de résine du type polyimide, suivi d'une photolithographie pour réaliser des trous circulaires 42 dans la couche sacrificielle 40 jusqu'à la face 14 du composant 10 (figure 6). L'épaisseur e correspond à la hauteur désirée pour l'âme 24 des inserts et le diamètre des trous circulaires 42 correspond au diamètre extérieur de l'âme 24.
Le procédé se poursuit par le dépôt pleine plaque d'une couche ou d'un multicouche de métal dur 44, par exemple du nitrure de titane ou un alliage à base de nitrure de titane, d'une épaisseur correspondant à l'épaisseur de l'âme 24. Le dépôt est par exemple un dépôt chimique en phase vapeur, ou dépôt « CVD » (pour l'acronyme anglo-saxon « Chemical Vapor Deposition ») réalisé à une température compatible avec les éléments microélectroniques du composant 10, notamment une température inférieure à 425°C pour un composant 10 mettant en oeuvre une technologie CMOS (figure 7)
Un retrait de la portion de la couche de métal dur 44 déposée entre les trous 42 est alors 20 effectué, par exemple à l'aide d'une gravure « damascène » ou de «gap fil » bien connu en soi.
Par exemple, selon la gravure « gap-fil », une couche de résine fluide 46 est déposée pleine plaque et vient ainsi combler les trous 42 et planariser l'ensemble obtenu à l'étape 25 précédente (figure 8). Une fois solidifiée, la couche de résine 46 est alors gravée uniformément, par exemple par un polissage mécanique ou mécanochimique, jusqu'à atteindre la surface de couche métallique 46. Les trous 42 restent quant à eux remplis de résine 46 afin de protéger le métal les recouvrant lors des étapes ultérieures (figure 9). Une gravure du métal 44 agencé entre les trous 42 est alors mise en oeuvre de manière 30 connue en soi (figure 10).
Le procédé se poursuit alors par le retrait de la résine 46 comprise dans les trous 42, par exemple à l'aide d'un délaquage à base d'un plasma Oz suivi du retrait de la couche sacrificielle 40, par exemple au moyen d'un délaquage à base d'un plasma Oz (figure 11). 35 Les âmes 24 des inserts 16 sont ainsi réalisées.
Une couche 26 en métal ductile et naturellement oxydable est ensuite déposée pleine plaque, par exemple une couche d'aluminium, d'étain, d'indium, de plomb, d'argent, de cuivre, de zinc, ou un alliage de ces métaux, par exemple au moyen d'un dépôt CVD (figure 12), puis la portion de couche 26 agencée entre les âmes 24 est ôtée, par exemple au moyen de la technique d'une technologie de photolithographie classique (figure 13).
Enfin le procédé se termine par l'oxydation de la couche 26, par exemple en laissant le composant à l'air libre.
Il a été décrit une couche 26 recouvrant entièrement l'âme 24. Bien entendu cette couche peut ne recouvrir qu'une partie de l'âme 24 si l'application le nécessite.
De même, il a été décrit une âme centrale 24 non oxydée sur la totalité de sa surface. En variante, seule une portion de la surface de l'âme centrale 24 est non oxydée. L'âme centrale 24 est alors recouverte de la couche 26 au moins sur cette portion non oxydée, et la couche 28 recouvre au moins la portion de la couche 26, recouvrant la partie non oxydée de l'âme 24, cette portion de la couche 26 étant non oxydée.

Claims (11)

  1. REVENDICATIONS1. Composant de connexion électro-mécanique (10) muni d'inserts conducteurs (16) destinés à être insérés dans des plots conducteurs (18) respectifs d'un autre composant de connexion (12) pour une hybridation du type face contre face, caractérisé en ce que chaque insert (16) comporte : une âme métallique (24), non oxydée sur au moins une portion de sa surface, et de dureté supérieure à celle des plots (18) ; une première couche métallique non oxydée (26) sur au moins une portion de sa surface, recouvrant au moins ladite portion non oxydée de l'âme (24), la première couche ayant une plasticité supérieure à celle de l'âme ; et une seconde couche (28) recouvrant au moins la première couche (26) sur sa portion non oxydée et ayant une plasticité inférieure à celle de la première couche.
  2. 2. Composant de connexion selon la revendication 1, caractérisé en ce que l'adhérence de la seconde couche (28) sur la première couche (24) est faible de manière à ce que la seconde couche glisse sur la première couche sous l'effet d'un cisaillement appliqué à l'empilement des première et seconde couches.
  3. 3. Composant de connexion selon la revendication 1 ou 2, caractérisé en ce que la première couche (26) est réalisée en un métal choisi dans le groupe comprenant l'aluminium, l'étain, l'indium, le plomb, l'argent, le cuivre, le zinc et les alliages à base de ces métaux.
  4. 4. Composant de connexion selon la revendication 3, caractérisé en ce que la seconde couche (28) est une couche d'oxyde natif du métal de la première couche.
  5. 5. Composant de connexion selon l'une quelconque des revendications précédentes, 30 caractérisé en ce que la première couche (26) a une ductilité sensiblement égale à celle des plots (18).
  6. 6. Composant de connexion selon l'une quelconque des revendications précédentes, caractérisé en ce que la première couche (26) recouvre sensiblement la totalité de 35 l'âme (24). 25
  7. 7. Composant de connexion selon l'une quelconque des revendications précédentes, caractérisé en ce que l'insert (16) est creux, notamment l'insert est un cylindre creux.
  8. 8. Procédé de réalisation d'un composant de connexion électro-mécanique (10) muni d'inserts conducteurs (16) destinés à être insérés dans des plots conducteurs (18) respectifs d'un autre composant de connexion pour une hybridation du type face contre face, caractérisé en ce que le procédé consiste pour chaque insert : ^ à réaliser une âme métallique (24), non oxydée sur au moins une portion de sa surface, et de dureté supérieure à celle des plots ; ^ à réaliser une première couche métallique non oxydée sur au moins une portion de sa surface, recouvrant au moins ladite portion non oxydée de l'âme, la première couche ayant une plasticité supérieure à celle de l'âme ; et ^ à réaliser une seconde couche, recouvrant au moins ladite portion non oxydée de la première couche et ayant une plasticité inférieure à celle de la première couche.
  9. 9. Procédé selon la revendication 8, caractérisé : ^ en ce que l'âme (24) est réalisée sous atmosphère non oxydante; ^ en ce que la première couche (26) est constitué d'un film de métal de ductilité supérieure à celle du métal de 'âme (24) déposé sous une atmosphère non oxydante; et ^ en ce que la seconde couche (28) est réalisée par la mise en présence du premier film métallique (26) avec de l'oxygène de manière à créer une couche d'oxyde natif en surface du premier film (26).
  10. 10. Procédé de connexion électro-mécanique entre un premier composant micro-électronique (10) muni d'inserts (16) conforme à l'une quelconque des revendications 1 à 7 et d'un second composant micro-électronique (12) muni de plots (18) dans lesquels les inserts (16) du premier composant micro-électronique (10) sont aptes à être respectivement insérés, ledit procédé comportant l'insertion des inserts (16) du premier composant (10) dans les plots (18) du second composant (12)-
  11. 11. Système micro-électronique obtenu conformément à la revendication 10.
FR1151950A 2011-03-10 2011-03-10 Composant de connexion muni d'inserts creux Withdrawn FR2972569A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1151950A FR2972569A1 (fr) 2011-03-10 2011-03-10 Composant de connexion muni d'inserts creux
PCT/FR2012/050502 WO2012120245A1 (fr) 2011-03-10 2012-03-09 Composant de connexion muni d'inserts creux

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1151950A FR2972569A1 (fr) 2011-03-10 2011-03-10 Composant de connexion muni d'inserts creux

Publications (1)

Publication Number Publication Date
FR2972569A1 true FR2972569A1 (fr) 2012-09-14

Family

ID=45937417

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1151950A Withdrawn FR2972569A1 (fr) 2011-03-10 2011-03-10 Composant de connexion muni d'inserts creux

Country Status (2)

Country Link
FR (1) FR2972569A1 (fr)
WO (1) WO2012120245A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3003688B1 (fr) * 2013-03-22 2016-07-01 Commissariat Energie Atomique Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025540A (ja) * 1988-06-24 1990-01-10 Nec Corp バンプ電極結合の形成方法
JPH0410446A (ja) * 1990-04-26 1992-01-14 Nec Corp バンプ電極結合の形成方法
US5669548A (en) * 1995-03-24 1997-09-23 Nippondenso Co., Ltd. Soldering method
WO2003075337A1 (fr) * 2002-03-01 2003-09-12 Agng, Llc Assemblage sans flux de paquets a semi-conducteurs de la taille de puce
JP2008098319A (ja) * 2006-10-11 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法ならびに半導体装置の実装方法
FR2928033A1 (fr) * 2008-02-22 2009-08-28 Commissariat Energie Atomique Composant de connexion muni d'inserts creux.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025540A (ja) * 1988-06-24 1990-01-10 Nec Corp バンプ電極結合の形成方法
JPH0410446A (ja) * 1990-04-26 1992-01-14 Nec Corp バンプ電極結合の形成方法
US5669548A (en) * 1995-03-24 1997-09-23 Nippondenso Co., Ltd. Soldering method
WO2003075337A1 (fr) * 2002-03-01 2003-09-12 Agng, Llc Assemblage sans flux de paquets a semi-conducteurs de la taille de puce
JP2008098319A (ja) * 2006-10-11 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法ならびに半導体装置の実装方法
FR2928033A1 (fr) * 2008-02-22 2009-08-28 Commissariat Energie Atomique Composant de connexion muni d'inserts creux.

Also Published As

Publication number Publication date
WO2012120245A1 (fr) 2012-09-13

Similar Documents

Publication Publication Date Title
EP2727144B1 (fr) Procédé d&#39;hybridation d&#39;un composant muni d&#39;inserts creux
EP2175485B1 (fr) Connexion par emboitement de deux inserts soudés et sa méthode de fabrication
EP2255383B1 (fr) Composant de connexion muni d&#39;inserts creux et son procede de realisation
EP2423160B1 (fr) Assemblage d&#39;objets par l&#39;intermédiaire d&#39;un cordon de scellement comportant des composés intermetalliques
EP3207564B1 (fr) Procédé de collage direct via des couches métalliques peu rugueuses
EP0709886A1 (fr) Film conducteur anisotrope pour la microconnectique
WO2021099713A1 (fr) Procede de fabrication d&#39;une puce fonctionnelle adaptee pour etre assemblee a des elements filaires
FR3009429A1 (fr) Procede de fabrication d&#39;un patin de liaison pour une liaison par thermo-compression et patin obtenu
EP1008176B1 (fr) Procede de fabrication d&#39;un film conducteur anisotrope a inserts conducteurs
EP2965346B1 (fr) Procédé de réalisation d&#39;un collage direct métallique conducteur
FR2969378A1 (fr) Structure composite tridimensionnelle comportant plusieurs couches de microcomposants en alignement
WO2014147355A1 (fr) Procede d&#39;assemblage flip chip comportant le pre-enrobage d&#39;elements d&#39;interconnexion
EP3425657A1 (fr) Procede de realisation d&#39;une interface destinee a assembler temporairement un support microelectronique et une poignee de manipulation, et interface d&#39;assemblage temporaire
EP2610907A1 (fr) Dispositif electronique empile et procede de realisation d&#39;un tel dispositif electronique
EP3182450A1 (fr) Dispositif d&#39;inductance et son procédé de fabrication
EP1719173A1 (fr) Dispositif microelectronique d&#39;interconnexion a tiges conductrices localisees
EP2718226A1 (fr) Soudure anodique pour dispositif de type mems
WO2018033689A1 (fr) Procédé de connection intercomposants à densité optimisée
FR2972569A1 (fr) Composant de connexion muni d&#39;inserts creux
EP2791969B1 (fr) Formation d&#39;une connexion electrique du type via
EP3588595A1 (fr) Structure mim et procede de realisation d&#39;une telle structure
FR2994331A1 (fr) Procede d&#39;assemblage de deux composants electroniques entre eux, de type flip-chip
EP3035378A1 (fr) Procédé de transformation d&#39;un dispositif électronique utilisable dans un procédé de collage temporaire d&#39;une plaque sur une poignée
WO2005010926A2 (fr) Procede de fabrication de film conducteur anisotrope
EP2636064A1 (fr) Elements de connexion pour l&#39;hybridation de circuits electroniques

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20141128