JP2959215B2 - 電子部品およびその実装方法 - Google Patents

電子部品およびその実装方法

Info

Publication number
JP2959215B2
JP2959215B2 JP3199373A JP19937391A JP2959215B2 JP 2959215 B2 JP2959215 B2 JP 2959215B2 JP 3199373 A JP3199373 A JP 3199373A JP 19937391 A JP19937391 A JP 19937391A JP 2959215 B2 JP2959215 B2 JP 2959215B2
Authority
JP
Japan
Prior art keywords
electrode
circuit board
electronic component
metal
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3199373A
Other languages
English (en)
Other versions
JPH0547769A (ja
Inventor
隆幸 吉田
哲郎 河北
賢造 畑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3199373A priority Critical patent/JP2959215B2/ja
Publication of JPH0547769A publication Critical patent/JPH0547769A/ja
Application granted granted Critical
Publication of JP2959215B2 publication Critical patent/JP2959215B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13244—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/1339—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体の実装方式であ
るＣＯＢ実装に関するものである。
【０００２】
【従来の技術】従来の金属突起形成方法および、一応用
例として金属突起を電子部品、例えばＬＳＩチップに転
写し、ＣＯＧ実装方式のひとつであるＭＢＢ実装方式に
応用した例について、図６、図７、図８とともに説明す
る。まず図６において金属突起形成基板について説明す
る。絶縁基板31上に導電膜32を全面に形成する(a)。絶
縁基板31にはセラミック、ガラス等を用い、導電膜32に
は主にＰｔ,ＩＴＯなどを用いる。次に、この導電膜32
上にめっき用マスク33となる絶縁膜を全面に形成し、フ
ォトレジストをエッチングマスクにして半導体素子の電
極に対応した位置に開口部34を形成する(b)。このめっ
き用マスク33には一般にＰ−ＣＶＤ（プラズマ ＣＶ
Ｄ）法等で形成されたＳｉＯ2，Ｓｉ3Ｎ4等の無機薄膜
を用い、その膜厚は約300nmから1000nm程度としてい
る。また、これらの絶縁膜マスク33の形成にはスパッタ
法，ＣＶＤ法等が用いられる。また、開口部の形成には
ＨＦ溶液を用いたウエットエッチ、またはＣＦ4，Ｏ2に
よるドライエッチング法が用いられる。次に、めっき用
マスク33に形成した開口部34の導電膜32上に、導電膜32
をめっき電極として電解めっき法により金属突起（Ａ
ｕ）35、以後バンプと呼ぶ、を形成する(c)。
【０００３】つぎに、絶縁基板31上に形成されたバンプ
35とＬＳＩチップ37のＬＳＩ電極36とを位置合わせし加
圧冶具38により加圧、加熱しＬＳＩ電極36とバンプ35を
接合する(d)。その後加圧冶具38を取り除くとバンプ35
のＬＳＩ電極36への転写を完了する。
【０００４】つぎに前記バンプ35を転写したＬＳＩチッ
プ37をＭＢＢ実装方式を用いて回路基板39に実装する。
まず接続後の断面を図７（ａ）に示す。ＭＢＢ実装方式
はＬＳＩ電極36にバンプ35を有したＬＳＩチップ37、回
路基板39、光硬化性絶縁樹脂40の３つの要素から構成さ
れる。ＬＳＩチップ37は、光硬化性絶縁樹脂40によりフ
ェースダウンで回路基板39に固定され、ＬＳＩチップ37
のバンプ35と回路基板の電極41は光硬化性絶縁樹脂40の
収縮力により、圧接接合される。図７（ｂ）に接続原理
を示す。ＬＳＩチップ37と回路基板39間のギャップｈ
は、バンプ35の厚みで規制されるが、この状態で光硬化
性絶縁樹脂40を硬化すると、Δｈの収縮量をもった状態
で収縮力Ｗが作用する。また、ＬＳＩチップ37と光硬化
性絶縁樹脂40および回路基板39と光硬化性絶縁樹脂40間
は各々の密着力α、βが作用しているためバンプ35と回
路基板の電極41同士は圧接・接続される。
【０００５】図８はＭＢＢ実装方式のプロセスを示す。
まず回路基板39上もしくはＬＳＩチップ37側に光硬化性
絶縁樹脂40をディスペンサなどで滴下する（ａ）。つい
で、ＬＳＩチップ37のバンプ35と回路基板の電極41とを
位置合わせする（ｂ）。この位置合わせは、回路基板39
がガラス板であればガラス板側から行い、不透明基板で
あれば２個のカメラでＬＳＩチップ37面と回路基板39面
の両方のパターンを認識させ合体させる。位置合わせが
終わると、ＬＳＩチップ37を加圧治具42で加圧する。こ
の加圧により光硬化性絶縁樹脂40はＬＳＩチップ37のバ
ンプ35と回路基板の電極41の間から排出され、バンプ35
と回路基板の電極41は電気的に接触する。次に紫外光Ｕ
Ｖ光を照射して光硬化性絶縁樹脂40を硬化させる
（ｃ）。このとき基板39がガラス等の透明なものであれ
ば（ｄ）のごとく裏面からＵＶ光を照射してもよい。硬
化が終了してから加圧治具42を取り去るとＬＳＩチップ
37と回路基板の電極41との接続が完了する（ｅ）。この
ように、ＬＳＩチップ37の回路基板39への実装が完了す
る。
【０００６】
【発明が解決しようとする課題】しかしながら従来例に
おいては以下のような問題点がある。
【０００７】回路基板39とＬＳＩチップ37とを加圧接続
するとき加圧治具36と回路基板33、ＬＳＩチップ32との
間の平行度を保つのが難しくバンプ31と回路基板の電極
34との間に接続不良が起こりやすい。また、バンプ31と
回路基板の電極34との間の光硬化性樹脂35が熱膨張を起
こすとバンプ31と回路基板の電極34と間に接続不良が起
こる。という問題があった。
【０００８】また、はんだバンプを用いたフリップチッ
プやＴＡＢにおいてはチップと基板やリードとの熱膨張
係数の違いからバンプにクラックが入るという問題があ
った。 本発明はかかる点に鑑み、バンプと回路基板の
電極とを接続不良無く、またクラックが発生することな
く接続する方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、電解液中に樹
脂粒子を混ぜ撹拌しながら電解めっきを行なう分散めっ
き法により形成される金属中に前記樹脂が分散した構造
を持つ金属突起を電極上に有する半導体装置等の電子部
品を提供し、前記電子部品を用い、電子部品の金属突起
と前記電子部品の電極に対応した位置に電極配線を有す
る回路基板とを位置合わせ、または前記回路基板の金属
突起と前記回路基板の電極に対応した位置に電極を有す
る電子部品とを位置合わせし、絶縁樹脂を塗布し、前記
絶縁樹脂により基板と電子部品を接合し、電極配線と金
属突起とを接触させることを特徴とする電子部品の実装
方法を提供する。また、本発明は前記電子部品もしくは
回路基板の電極に前記樹脂粒子を含有する金属突起を形
成し、前記電子部品の金属突起と前記電子部品の電極に
対応した位置に電極配線を有する回路基板とを位置合わ
せ、または前記回路基板の金属突起と前記回路基板の電
極に対応した位置に電極を有する電子部品とを位置合わ
せし、リフロ等を行い前記金属突起の金属部分を溶融さ
せ基板の電極とを電子部品を接合させることを特徴とす
る電子部品の実装方法を提供する。また、本発明は前記
電子部品もしくはフィルムキャリアのインナリードに前
記樹脂粒子を含有する金属突起を形成し、前記電子部品
の金属突起と前記電子部品の電極に対応した位置にフィ
ルムキャリアのインナリードとを位置合わせ、または前
記フィルムキャリアの金属突起と前記インナリードに対
応した位置に電極を有する電子部品とを位置合わせし、
加熱、加圧を行い前記金属突起を介してフィルムキャリ
アのインナリードに電子部品を実装することを特徴とす
る電子部品の実装方法を提供する。
【００１０】
【作用】本発明のごとく、金属中に樹脂が分散した構造
を持つ金属突起を用いるため、金属突起の弾性変形量が
大きくなり、金属突起を介しての電気的接続の安定性が
増大する。すなわち、本発明によれば、低荷重により形
成されたバンプの弾性回復力のみで容易に電極配線と金
属突起接続不良なく接続することができる。
【００１１】
【実施例】本発明の一実施例にかかる方法を図面ととも
に説明する。
【００１２】図１は本発明の実施例における金属中に樹
脂が分散した構造を有する金属突起の製造方法を示すも
のである。絶縁基板１上に導電膜２を全面に形成する
(a)。絶縁基板１にはセラミック、ガラス等を用い、導
電膜２には主にＰｔ,ＩＴＯなどを用いる。次に、この
導電膜２上にめっき用マスク３となる絶縁膜を全面に形
成し、フォトレジストをエッチングマスクにして半導体
素子の電極に対応した位置に開口部４を形成する(b)。
このめっき用マスク３には一般にＰ−ＣＶＤ（プラズマ
ＣＶＤ）法等で形成されたＳｉＯ2，Ｓｉ3Ｎ4等の無
機薄膜を用い、その膜厚は約300nmから1000nm程度とし
ている。また、これらの絶縁膜マスク３の形成にはスパ
ッタ法，ＣＶＤ法等が用いられる。また、開口部４の形
成にはＨＦ溶液を用いたウエットエッチ、またはＣ
Ｆ4，Ｏ2によるドライエッチング法が用いられる。次
に、めっき用マスク３に形成した開口部４の導電膜２上
に、導電膜２をめっき電極として電解めっき法により金
属突起（Ａｕ）５、以後バンプと呼ぶ、を形成する
(c)。バンプ５は、たとえば、高さ１０μｍ、最大幅２
５μｍのマッシュルーム形で内部に直径１μｍ以下のス
チレン系、またはアクリル系の樹脂の粒子７がほぼ一様
に分布した構造を有する。バンプ５は電解液に樹脂粒子
11を混ぜ撹拌しながら電解めっきを行なう分散めっきに
より形成する。
【００１３】以上のように形成したバンプ５をＭＢＢ実
装方式に応用した例を図２に示す。まず接続後の断面を
図２（ａ）に示す。本発明は、ＬＳＩ電極６に金からな
る内部に樹脂粒子11を含有したバンプ５を有するＬＳＩ
チップ７、金等からなる電極配線９を有する回路基板
８、光硬化性等の絶縁樹脂12の３つの要素から構成され
る。ＬＳＩチップ７は、たとえば光硬化性絶縁樹脂12に
よりフェースダウンで回路基板８に固定されＬＳＩチッ
プ７のバンブ５と回路基板８の電極９は光硬化性絶縁樹
脂12の収縮力により接触させられる。図２（ｂ）は、バ
ンプ５の断面を示す。バンプ５は金より構成され、たと
えば、高さ１０μｍ、最大幅２５μｍのマッシュルーム
形で内部に直径１μｍ以下のスチレン系、またはアクリ
ル系の樹脂の粒子７がほぼ一様に分布した構造を有す
る。バンプ５は電解液に樹脂粒子11を混ぜ撹拌しながら
電解めっきを行なう分散めっきにより形成する。 図２
（ｃ）に接続原理を示す。ＬＳＩチップ７と回路基板８
間のギャップｈは、バンプ５の厚みで規制されるが、こ
の状態で光硬化性絶縁樹脂12を硬化すると、Δｈの収縮
量をもった状態で収縮力Ｗが作用する。また、ＬＳＩチ
ップ７と光硬化性絶縁樹脂12および回路基板８と光硬化
性絶縁樹脂12間は各々の密着力α、βが作用しているた
めバンプ５と回路基板の電極９同士は圧接・接触させら
れる。このとき、光硬化性絶縁樹脂12が熱膨張したとし
てもバンプ５の弾性変形量が大きいのでバンプ５の弾性
回復量ｒによりバンプ５と回路基板の電極９との間の接
触は安定して保たれる。
【００１４】図３は本発明における実装方式のプロセス
を示す。絶縁基板１上に形成されたバンプ５とＬＳＩチ
ップ７のＬＳＩ電極６とを位置合わせし加圧冶具10によ
り加圧、加熱しＬＳＩ電極６とバンプ５接合する
（ａ）。その後加圧冶具10を取り除くとバンプ５のＬＳ
Ｉ電極６への転写を完了する。次に回路基板８上もしく
はＬＳＩチップ７側に例えば光硬化性絶縁樹脂12をディ
スペンサなどで滴下する。図３では基板８側に樹脂12滴
下した状態を示す（ｂ）。ついで、ＬＳＩチップ７のバ
ンプ５と回路基板の電極９とを位置合わせする（ｃ）。
この位置合わせは、回路基板８がガラス板であればガラ
ス板側から行い、不透明基板であれば２個のカメラでＬ
ＳＩチップ３面と回路基板４面の両方のパターンを認識
させ合体させる。位置合わせが終わると、ＬＳＩチップ
７を加圧する。この加圧により光硬化性絶縁樹脂12はＬ
ＳＩチップ７のバンプ５と回路基板の電極９の手前まで
広がるようにし、バンプ５と回路基板の電極９は電気的
にほぼ接触する。次に光硬化性絶縁樹脂12を例えば
（ｄ）のごとくＵＶ光を照射して硬化させる。なお、基
板８が透明の場合は、（ｅ）のごとく裏面からＵＶ光を
照射してもよい。硬化が終了してから加圧治具10を取り
去るとＬＳＩチップ７と回路基板９との接続が完了する
（ｆ）。このとき、バンプ５は内部に含有する樹脂粒子
11により高い弾性力を有するため高い弾性回復力を有
し、基板８とＬＳＩチップ７を接続している光硬化性絶
縁樹脂12が多少熱膨張したとしても回路基板８の電極９
とバンプ５は信頼性良く接続が保たれる。
【００１５】次に、第２の適用例としてフリップチップ
に適用した例を図４に示す。ＬＳＩチップ７の電極６に
電界めっき法によりはんだバンプ13を形成する（ａ）。
この時、第１の適用例と同様に電解めっき液中に樹脂粒
子11を混入し撹はんしながらはんだバンプ13を形成す
る。次に、回路基板８の電極９と対応するバンプ13とを
位置合わせし、リフロー等を行いＬＳＩチップ７の回路
基板８への実装を完了する（ｂ）。この時、バンプ13は
内部に含有する樹脂粒子11により高い弾性力を有するた
め高い弾性回復力を有し、ＬＳＩチップ７と回路基板８
の間にストレスが加わったとしてもクラック等が発生し
にくく回路基板８の電極９とバンプ13は信頼性良く接続
が保たれる。
【００１６】なお、図２、図３、図４の実施例において
回路基板側に樹脂粒子を含むバンプを形成しておいても
よい。
【００１７】次に、第３の適用例としてＴＡＢに適用し
た例を図５、図６とともに説明する。第１の適用例で示
した様に、図５に示すごとく絶縁基板１上に形成した樹
脂粒子11の混入したバンプ５とフィルムキャリア17のイ
ンナリード18とを位置合わせし（ａ）、加熱した加圧ツ
ール19によって加圧することによってバンプ５とインナ
リード18とを接合する（ｂ）。その後、加圧ツール19を
解除しバンプ５をインナリード18へ転写する（ｃ）。次
に、図６に示すごとくバンプ５つきインナリード18とＬ
ＳＩチップ20のアルミ電極21とを位置合わせし（ａ）、
加圧ツール19によって一括接合する（ｂ）。この後、加
圧を解除し、ＬＳＩチップ20の実装を完了する（ｃ）。
この時、バンプ５は内部に含有する樹脂粒子11により高
い弾性力を有するため高い弾性回復力を有し、ＬＳＩチ
ップ20とインナリード18との間にストレスが加わったと
してもクラック等が発生しにくくインナリード18とバン
プ５は信頼性良く接続が保たれる。
【００１８】
【発明の効果】以上説明したように、本発明のごとく、
電解液中に樹脂粒子を混ぜ撹拌しながら電解めっきを行
なう分散めっき法等により形成される金属中に前記樹脂
が分散した構造を持つ金属突起を用いるため、絶縁樹脂
を塗布し、この絶縁樹脂により基板と電子部品を金属突
起を介して接合する場合、もしくはリフロ等を行い前記
金属突起の金属部分を溶融させ基板の電極とを電子部品
を接合させる場合、もしくはフィルムキャリアのインナ
リードに前記樹脂粒子を含有する金属突起を形成し、金
属突起付きフィルムキャリアのインナリードに電子部品
を実装する場合等においてバンプの持つ弾性快復力によ
り電極配線と金属突起との間の接続不良を著しく減少さ
せることができ、半導体装置等の実装に大きく寄与する
ものである。
【図面の簡単な説明】
【図１】金属中に樹脂が分散した構造を有する金属突起
の製造プロセス断面図
【図２】本発明の第１の実施例における半導体素子を基
板に実装したときの断面図
【図３】同実施例における実装方式のプロセス工程断面
図
【図４】第２の実施例としてフリップチップに適用した
工程断面図
【図５】第３の実施例としてＴＡＢに適用した例、転写
バンプ工程断面図
【図６】第３の実施例としてのＴＡＢ工程断面図
【図７】従来例における金属突起形成基板形成プロセス
工程断面図
【図８】従来例において半導体素子を実装したときの工
程断面図
【図９】従来例における実装方式のプロセス工程断面図
【符号の説明】
１ 絶縁基板 ２ 導電膜 ３ めっき用マスク ４ 開口部 ５ バンプ ６ ＬＳＩ電極 ７ ＬＳＩチップ ８ 回路基板 ９ 回路基板の電極 10 加圧冶具 11 樹脂粒子 12 光硬化性絶縁樹脂
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−273337（ＪＰ，Ａ) 特開 平３−101234（ＪＰ，Ａ) 特開 平４−179231（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 H01L 21/60 311

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】電極上に、金属と樹脂材料からなり、前記
    金属中に前記樹脂が分散した突起を形成してなる電子部
    品。
  2. 【請求項２】電解液中に樹脂粒子を混ぜ撹拌しながら電
    解めっきを行なう分散めっき法により前記樹脂を含有す
    る金属突起を形成することを特徴とする金属突起の製造
    方法。
  3. 【請求項３】電子部品の電極に樹脂粒子を含有する金属
    突起を形成するか、もしくは回路基板の電極に前記樹脂
    粒子を含有する金属突起を形成し、前記電子部品の金属
    突起と前記電子部品の電極に対応した位置に電極配線を
    有する回路基板とを位置合わせ、または前記回路基板の
    金属突起と前記回路基板の電極に対応した位置に電極を
    有する電子部品とを位置合わせし、絶縁樹脂を塗布し、
    前記絶縁樹脂により基板と電子部品を接合し、電極配線
    と金属突起とを接触させることを特徴とする電子部品の
    実装方法。
  4. 【請求項４】電子部品の電極に樹脂粒子を含有する金属
    突起を形成するか、もしくは回路基板の電極に前記樹脂
    粒子を含有する金属突起を形成し、前記電子部品の金属
    突起と前記電子部品の電極に対応した位置に電極配線を
    有する回路基板とを位置合わせ、または前記回路基板の
    金属突起と前記回路基板の電極に対応した位置に電極を
    有する電子部品とを位置合わせし、リフロ等を行い前記
    金属突起の金属部分を溶融させ基板の電極とを電子部品
    を接合させることを特徴とする電子部品の実装方法。
  5. 【請求項５】電子部品の電極に樹脂粒子を含有する金属
    突起を形成するか、もしくはフィルムキャリアのインナ
    リードに前記樹脂粒子を含有する金属突起を形成し、前
    記電子部品の金属突起と前記電子部品の電極に対応した
    位置にフィルムキャリアのインナリードとを位置合わ
    せ、または前記フィルムキャリアの金属突起と前記イン
    ナリードに対応した位置に電極を有する電子部品とを位
    置合わせし、加熱、加圧を行い前記金属突起を介してフ
    ィルムキャリアのインナリードに電子部品を実装するこ
    とを特徴とする電子部品の実装方法。
JP3199373A 1991-08-08 1991-08-08 電子部品およびその実装方法 Expired - Fee Related JP2959215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3199373A JP2959215B2 (ja) 1991-08-08 1991-08-08 電子部品およびその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3199373A JP2959215B2 (ja) 1991-08-08 1991-08-08 電子部品およびその実装方法

Publications (2)

Publication Number Publication Date
JPH0547769A JPH0547769A (ja) 1993-02-26
JP2959215B2 true JP2959215B2 (ja) 1999-10-06

Family

ID=16406683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3199373A Expired - Fee Related JP2959215B2 (ja) 1991-08-08 1991-08-08 電子部品およびその実装方法

Country Status (1)

Country Link
JP (1) JP2959215B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165241A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 電子部品実装構造体およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778444B2 (ja) * 2004-11-25 2011-09-21 日本電気株式会社 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165241A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 電子部品実装構造体およびその製造方法
JP4492330B2 (ja) * 2004-12-07 2010-06-30 パナソニック株式会社 電子部品実装構造体およびその製造方法

Also Published As

Publication number Publication date
JPH0547769A (ja) 1993-02-26

Similar Documents

Publication Publication Date Title
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
JP2730357B2 (ja) 電子部品実装接続体およびその製造方法
JP3927759B2 (ja) 回路基板への電子部品の実装方法
JP2547895B2 (ja) 半導体装置の実装方法
JPH04137630A (ja) 半導体装置
JP3269390B2 (ja) 半導体装置
JP2959215B2 (ja) 電子部品およびその実装方法
JPS63151033A (ja) 半導体装置の製造方法
JPH09246325A (ja) 半導体素子の実装構造及びその製造方法
JPH11150351A (ja) 実装部品の実装構造および実装方法
JPH02285650A (ja) 半導体装置及びその製造方法
JPH07282878A (ja) 異方導電性接続部材及びその製造方法
JP2002134558A (ja) 半導体装置及びその製造方法
JP3055193B2 (ja) 回路の接続方法及び液晶装置の製造方法
JPH10270499A (ja) Ｉｃチップ搭載基板
JPH05144888A (ja) 半導体チツプの実装方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
KR20060017213A (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP2998507B2 (ja) 半導体装置の製造方法
JPH0992651A (ja) 半導体素子およびその接続方法
JP4520052B2 (ja) 半導体装置およびその製造方法
JPH0437044A (ja) 半導体装置の実装方法
JPH08139138A (ja) 電子部品の接続方法
JP2723747B2 (ja) 半導体装置の接続方法
JP3265316B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees