JPH02285650A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH02285650A JPH02285650A JP10864089A JP10864089A JPH02285650A JP H02285650 A JPH02285650 A JP H02285650A JP 10864089 A JP10864089 A JP 10864089A JP 10864089 A JP10864089 A JP 10864089A JP H02285650 A JPH02285650 A JP H02285650A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- electrodes
- wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 239000011347 resin Substances 0.000 claims abstract description 17
- 229920005989 resin Polymers 0.000 claims abstract description 17
- 239000000853 adhesive Substances 0.000 abstract description 19
- 230000001070 adhesive effect Effects 0.000 abstract description 19
- 238000000034 method Methods 0.000 abstract description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置、特に多端子、狭ピッチのＩＣ、Ｌ
Ｓ Ｉのパッケージングの製造方法に関するものである
。
Ｓ Ｉのパッケージングの製造方法に関するものである
。
従来の技術
従来の技術を第４図と共に説明する。まず第４図ａに示
す様に、配線基板２１を基台２７に設置する。次にセラ
ミック、ガラス、エポキシ等よシなる配線基板２１の配
線２２を有する面に、接着剤２３を塗布する。配線２２
はＣｒ−Ａｕ 、 ＡＩ 、 Ｃｕ。
す様に、配線基板２１を基台２７に設置する。次にセラ
ミック、ガラス、エポキシ等よシなる配線基板２１の配
線２２を有する面に、接着剤２３を塗布する。配線２２
はＣｒ−Ａｕ 、 ＡＩ 、 Ｃｕ。
ＩＴＯ等であシ、接着剤２３は熱硬化型又は紫外線硬化
型のエポモシ、シリコーン、アクリル等ノ樹脂である。
型のエポモシ、シリコーン、アクリル等ノ樹脂である。
第４図すでは半導体素子２４の電極２５を導体配線２２
と一致させ、半導体素子２４を加圧し、配線基板２１に
押し当てる。この時、配線２２」二の接着剤２３は周囲
に押し出され、半導体素子２４の電極２５と導体配線２
２は電気的に接触する。次に半導体素子２４を加圧した
状態で接着剤２３を紫外線硬化型ならば紫外線を熱硬化
型ならば熱を加え硬化させ、その後加圧を解除し、半導
体素子２３を配線基板２１に固着する。
と一致させ、半導体素子２４を加圧し、配線基板２１に
押し当てる。この時、配線２２」二の接着剤２３は周囲
に押し出され、半導体素子２４の電極２５と導体配線２
２は電気的に接触する。次に半導体素子２４を加圧した
状態で接着剤２３を紫外線硬化型ならば紫外線を熱硬化
型ならば熱を加え硬化させ、その後加圧を解除し、半導
体素子２３を配線基板２１に固着する。
この時、半導体素子２４の電極２５と配線２２は接着剤
２３の接着力によシ、電気的に接触した状態を得る。
２３の接着力によシ、電気的に接触した状態を得る。
発明が解決しようとする課題
以上の様に従来の技術では半４体素子の電極と基板配線
の接続に、紫外線硬化型又は熱硬化型の接着剤のみを用
いる製造法である為、常温では第５図ａに示す様に電極
と基板配線間には収縮力Ｗのみが働くだけであるが高温
時においては第５図すに示す様に接着剤の膨張力Ｐが発
生し電極と基板配線を圧接しようとする力はｗ−ｐにな
シ、圧接しようとする力は低下してしまう。この為に高
温時での電気的な接触を保持出来なくなシ、耐熱性が低
いことが問題である。
の接続に、紫外線硬化型又は熱硬化型の接着剤のみを用
いる製造法である為、常温では第５図ａに示す様に電極
と基板配線間には収縮力Ｗのみが働くだけであるが高温
時においては第５図すに示す様に接着剤の膨張力Ｐが発
生し電極と基板配線を圧接しようとする力はｗ−ｐにな
シ、圧接しようとする力は低下してしまう。この為に高
温時での電気的な接触を保持出来なくなシ、耐熱性が低
いことが問題である。
課題を解決するための手段
本発明の半導体装置は、絶縁性基板の導体配線と半導体
素子の電極が合致され、前記半導体素子が前記絶縁性樹
脂によ！ｌｌ前記絶縁性基板に固着さ５ ベー／ れ、前記導体配線と前記電極が電気的に接続された半導
体装置において、前記絶縁性基板と前記半導体素子との
間隔が前記半導体素子の電極部の領域で最大となる様に
前記絶縁性基板が変形したものである。又本発明は、半
導体素子の電極が対応する位置に凹部を持つ基台に導体
配線を有する絶縁性基板を設置し、前記絶縁性基板の前
記半導体素子の電極が合致される領域を前記凹部に位置
合せする工程、前記基板に絶縁性樹脂を塗布する工程、
前記半導体素子の電極を前記基板の導体配線に位置合せ
し、前記半導体素子を前記基板に加圧し、前記半導体素
子の電極と前記基板の導体配線を接触させる工程、加圧
した状態で前記絶縁性樹脂を硬化し、前記半導体素子を
、前記基板に前記基板を変形した状態で固着すると共に
、前記半導体素子の電極と前記導体配線を電気的に接続
する工程を含む方法を提供する。
素子の電極が合致され、前記半導体素子が前記絶縁性樹
脂によ！ｌｌ前記絶縁性基板に固着さ５ ベー／ れ、前記導体配線と前記電極が電気的に接続された半導
体装置において、前記絶縁性基板と前記半導体素子との
間隔が前記半導体素子の電極部の領域で最大となる様に
前記絶縁性基板が変形したものである。又本発明は、半
導体素子の電極が対応する位置に凹部を持つ基台に導体
配線を有する絶縁性基板を設置し、前記絶縁性基板の前
記半導体素子の電極が合致される領域を前記凹部に位置
合せする工程、前記基板に絶縁性樹脂を塗布する工程、
前記半導体素子の電極を前記基板の導体配線に位置合せ
し、前記半導体素子を前記基板に加圧し、前記半導体素
子の電極と前記基板の導体配線を接触させる工程、加圧
した状態で前記絶縁性樹脂を硬化し、前記半導体素子を
、前記基板に前記基板を変形した状態で固着すると共に
、前記半導体素子の電極と前記導体配線を電気的に接続
する工程を含む方法を提供する。
さらにまた、本発明は、・半導体素子の中央領域が対応
する位置に凸部を持つ基台に、導体配線を有する絶縁性
基板を設置し、前記基板の前記半導体素子の中央領域が
対応する領域を前記凸部に位置合せする工程、前記基板
に絶縁性樹脂を塗布する工程、前記半導体素子の電極を
前記基板の導体配線に位置合せし、前記半導体素子を前
記基板に加圧し、前記半導体素子の電極と前記基板の導
体配線を接触させる工程、加圧した状態で前記絶縁性樹
脂を硬化し、前記半導体素子を、前記基板に前記基板の
裏面が凹方向に変形した状態で固着すると共に、前記半
導体素子の電極と前記導体配線を電気的に接続する工程
を含む方法を提供する。
する位置に凸部を持つ基台に、導体配線を有する絶縁性
基板を設置し、前記基板の前記半導体素子の中央領域が
対応する領域を前記凸部に位置合せする工程、前記基板
に絶縁性樹脂を塗布する工程、前記半導体素子の電極を
前記基板の導体配線に位置合せし、前記半導体素子を前
記基板に加圧し、前記半導体素子の電極と前記基板の導
体配線を接触させる工程、加圧した状態で前記絶縁性樹
脂を硬化し、前記半導体素子を、前記基板に前記基板の
裏面が凹方向に変形した状態で固着すると共に、前記半
導体素子の電極と前記導体配線を電気的に接続する工程
を含む方法を提供する。
作 用
本発明は、配線を有する基板の電極接続部が電極に対し
凹方向に変形する様に、又は基板が半導体素子に対し凸
方向に変形する様に加圧ステージに凸凹を付け、半導体
素子を加圧し基板を変形させ接着剤を硬化させることに
より、配線基板の変形の復元力や復元力の抗力が働くよ
うにする。したがって、本発明によれば、配線基板の変
形が元の状態にもどろうとする復元力又は復元力の抗力
が樹脂の収縮力と同じ方向に作用することによシ、高温
時であれ、収縮力Ｐと復元力Ｆの合力は膨張力Ｗより大
きくなる。よって、基板と半導体素子の固着は確実にな
されるとともに素子の電極と導体配線の電気的接続も確
実なものとなる。
凹方向に変形する様に、又は基板が半導体素子に対し凸
方向に変形する様に加圧ステージに凸凹を付け、半導体
素子を加圧し基板を変形させ接着剤を硬化させることに
より、配線基板の変形の復元力や復元力の抗力が働くよ
うにする。したがって、本発明によれば、配線基板の変
形が元の状態にもどろうとする復元力又は復元力の抗力
が樹脂の収縮力と同じ方向に作用することによシ、高温
時であれ、収縮力Ｐと復元力Ｆの合力は膨張力Ｗより大
きくなる。よって、基板と半導体素子の固着は確実にな
されるとともに素子の電極と導体配線の電気的接続も確
実なものとなる。
実施例
本発明の一実施例を第１図と共に説明する。まず第１図
ａに示す様に、セラミック、ガラス等よりなる絶縁性の
配線基板１の配線２の後に半導体素子２の電極４が固着
される領域とガラス、金属等よｐなる加圧ステージ５の
凹部６と位置あわせを行う。加圧ステージ５の凹部６ば
、半導体素子３の電極よシ大きく、配線２はＣｌ−Ａｕ
、ＡＩ、Ｃｕ。
ａに示す様に、セラミック、ガラス等よりなる絶縁性の
配線基板１の配線２の後に半導体素子２の電極４が固着
される領域とガラス、金属等よｐなる加圧ステージ５の
凹部６と位置あわせを行う。加圧ステージ５の凹部６ば
、半導体素子３の電極よシ大きく、配線２はＣｌ−Ａｕ
、ＡＩ、Ｃｕ。
ＩＴ○、タングヌテン、Ａｇ／Ｐｄ等であり、その厚み
は０．１〜６０ｔｔｍ程度である。
は０．１〜６０ｔｔｍ程度である。
次に第１図すに示す様に、配線基板１の、後に半導体素
子３が固着される領域に、導体配線２を含んで接着剤７
を塗布する。接着剤７は熱硬化型又は紫外線硬化型のエ
ポキシ、シリコーン、アクリル等の樹脂である。接着剤
７の塗布方法は、デイスペンサ等を用いる。
子３が固着される領域に、導体配線２を含んで接着剤７
を塗布する。接着剤７は熱硬化型又は紫外線硬化型のエ
ポキシ、シリコーン、アクリル等の樹脂である。接着剤
７の塗布方法は、デイスペンサ等を用いる。
次に第１図Ｃに示す様に、半導体素子３の突起電極４と
基板配線２を一致する様に固定し、加圧ツール８によシ
加圧する。この時、配線基板１の加圧ステージ５の凹部
６に配置された領域では、配線基板１が半導体素子３の
電極４に加圧されるので、配線基板１は凹部６方向に変
形する。つ捷９、電極が合致される部分の厚さｅｌ と
、半導体素子の中央領域の厚さ４２の関係が １１＞１２ となる。
基板配線２を一致する様に固定し、加圧ツール８によシ
加圧する。この時、配線基板１の加圧ステージ５の凹部
６に配置された領域では、配線基板１が半導体素子３の
電極４に加圧されるので、配線基板１は凹部６方向に変
形する。つ捷９、電極が合致される部分の厚さｅｌ と
、半導体素子の中央領域の厚さ４２の関係が １１＞１２ となる。
接着剤７が熱硬化型ならば熱を加え又紫外線硬化型なら
ば紫外線を加え、硬化完了を待ち、加圧ツー／Ｌ’８を
解除する。この時、配線基板１の半導体素子３の電極４
が固着された領域は、加圧ステージ５の凹部６の空洞の
存在により弾性変形を弓き起こした状態で固着される。
ば紫外線を加え、硬化完了を待ち、加圧ツー／Ｌ’８を
解除する。この時、配線基板１の半導体素子３の電極４
が固着された領域は、加圧ステージ５の凹部６の空洞の
存在により弾性変形を弓き起こした状態で固着される。
すなわち、第１図ｄに示すように、半導体素子と配線基
板５０間隔において半導体素子領域の間隔１１が他の領
域１２よシ大きい状態固着される為、半導体素子３の電
極４は接着剤７の接着力、Ｆ、３ Ｒ，７−π７１の弾
性応力により導体配線２と接触した状態が保持され、電
気的な接続を得るものである。
板５０間隔において半導体素子領域の間隔１１が他の領
域１２よシ大きい状態固着される為、半導体素子３の電
極４は接着剤７の接着力、Ｆ、３ Ｒ，７−π７１の弾
性応力により導体配線２と接触した状態が保持され、電
気的な接続を得るものである。
本発明には、第２図に示す実施例の方法もあり、第２図
を用いて説明する。
を用いて説明する。
第２図では、加圧ステージ５の、後に半導体素子３の中
央領域に凸部１ｏを設置し、配線基板５を凸部１ｏの形
状に沿った形状を保った状態とし、この状態で接着剤７
によシ配線基板１と半導体素子３が固着され、接着剤７
の収縮力と変形した配線基板１の復元力に列する抗力が
電極４と導体配線１に働くため、半導体素子３の電極４
と導体配線２の接触を保持し、電気的な接続を得るもの
である。
央領域に凸部１ｏを設置し、配線基板５を凸部１ｏの形
状に沿った形状を保った状態とし、この状態で接着剤７
によシ配線基板１と半導体素子３が固着され、接着剤７
の収縮力と変形した配線基板１の復元力に列する抗力が
電極４と導体配線１に働くため、半導体素子３の電極４
と導体配線２の接触を保持し、電気的な接続を得るもの
である。
発明の効果
以＋４の１条に、本発明では半導体素子の電極と導体配
線を接続に、樹脂の収縮力だけでなく配線基板の変形復
元力やｔｔｆ ｊＣ力に対する抗力も利用する方法であ
る。ゆえに高温で接着剤の収縮力が減少した場合あって
も、配線基板の変形の復元ノ、７や抗力がｉＪｌ’ｕ＋
＜ことにより當に、半導体素子の電（駈と導極と導体
配線は圧接され電気的な接続を得ることが可能である為
、半導体装置の高温下での使用に有利な方法である。又
、大規模ＬＳＩなどで高温を発生する半導体装置に適す
る。
線を接続に、樹脂の収縮力だけでなく配線基板の変形復
元力やｔｔｆ ｊＣ力に対する抗力も利用する方法であ
る。ゆえに高温で接着剤の収縮力が減少した場合あって
も、配線基板の変形の復元ノ、７や抗力がｉＪｌ’ｕ＋
＜ことにより當に、半導体素子の電（駈と導極と導体
配線は圧接され電気的な接続を得ることが可能である為
、半導体装置の高温下での使用に有利な方法である。又
、大規模ＬＳＩなどで高温を発生する半導体装置に適す
る。
第１図は本発明の一実施例の製造工程別断面図、第２図
は本発明の他の実施例にかかる半導体装着図である。 １・・・・・・配線基板、２・・・・・・導体配線、３
・・・・半導体素子、４・・・・・・電極、５・・・・
・・ステージ、６・・・・・凹部、７・・・・・・絶縁
性樹脂、８・・・・・・加圧ツール、１０・・・・・・
凸部。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名錫＊
’を一役回却且 Ｃつ 寸 う ＼０ ト Ｑ） 区 綜 大か 綜
は本発明の他の実施例にかかる半導体装着図である。 １・・・・・・配線基板、２・・・・・・導体配線、３
・・・・半導体素子、４・・・・・・電極、５・・・・
・・ステージ、６・・・・・凹部、７・・・・・・絶縁
性樹脂、８・・・・・・加圧ツール、１０・・・・・・
凸部。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名錫＊
’を一役回却且 Ｃつ 寸 う ＼０ ト Ｑ） 区 綜 大か 綜
Claims (4)
- （１）絶縁性基板の導体配線と半導体素子の電極が合致
され、前記半導体素子が前記絶縁性樹脂により前記絶縁
性基板に固着され、前記導体配線と前記電極が電気的に
接続された半導体装置において、前記絶縁性基板と前記
半導体素子との間隔が前記半導体素子の電極部の領域で
最大となる様に前記絶縁性基板が変形したことを特徴と
する半導体装置。 - （２）半導体素子の電極が突起電極であることを特徴と
する特許請求の範囲第１項記載の半導体装置。 - （３）半導体素子の電極が対応する位置に凹部を持つ基
台に半導体配線を有する絶縁性基板を設置し、前記絶縁
性基板の前記半導体素子の電極が合致される領域を前記
凹部に位置合せする工程、前記基板に絶縁性樹脂を塗布
する工程、前記半導体素子の電極を前記基板の導体配線
に位置合せし、前記半導体素子を前記基板に加圧し、前
記半導体素子の電極と前記基板の導体配線を接触させる
工程、加圧した状態で前記絶縁性樹脂を硬化し、前記半
導体素子を、前記基板に前記基板を変形した状態で固着
すると共に、前記半導体素子の電極と前記導体配線を電
気的に接続する工程とを備えてなることを特徴とする半
導体装置の製造方法。 - （４）半導体素子の中央領域が対応する位置に凸部を持
つ基台に、導体配線を有する絶縁性基板を設置し、前記
基板の前記半導体素子の中央領域が対応する領域を前記
凸部に位置合せする工程、前記基板に絶縁性樹脂を塗布
する工程、前記半導体素子の電極を前記基板の導体配線
に位置合せし、前記半導体素子を前記基板に加圧し、前
記半導体素子の電極と前記基板の導体配線を接触させる
工程、加圧した状態で前記絶縁性樹脂を硬化し、前記半
導体素子を、前記基板に前記基板の裏面が凹方向に変形
した状態で固着すると共に、前記半導体素子の電極と前
記導体配線を電気的に接続する工程とを備えてなる半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10864089A JPH02285650A (ja) | 1989-04-26 | 1989-04-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10864089A JPH02285650A (ja) | 1989-04-26 | 1989-04-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02285650A true JPH02285650A (ja) | 1990-11-22 |
Family
ID=14489919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10864089A Pending JPH02285650A (ja) | 1989-04-26 | 1989-04-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02285650A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270496A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
| US5906274A (en) * | 1995-04-13 | 1999-05-25 | Mcewan; Sturt | Compact disc case |
| US5994165A (en) * | 1997-02-05 | 1999-11-30 | Nec Corporation | Method for mounting a semiconductor chip |
| JP2007214291A (ja) * | 2006-02-08 | 2007-08-23 | Fujitsu Ltd | フリップチップ実装方法 |
| JP2008250417A (ja) * | 2007-03-29 | 2008-10-16 | Toshiba Corp | インレットの製造方法、インレット、ｉｃカードの製造方法、及びｉｃカード |
| JP2011070704A (ja) * | 2010-12-24 | 2011-04-07 | Toshiba Corp | Ｉｃカードの製造方法、及びｉｃカード |
| JP5589836B2 (ja) * | 2008-03-26 | 2014-09-17 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
1989
- 1989-04-26 JP JP10864089A patent/JPH02285650A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5906274A (en) * | 1995-04-13 | 1999-05-25 | Mcewan; Sturt | Compact disc case |
| US5994165A (en) * | 1997-02-05 | 1999-11-30 | Nec Corporation | Method for mounting a semiconductor chip |
| JPH10270496A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
| JP2007214291A (ja) * | 2006-02-08 | 2007-08-23 | Fujitsu Ltd | フリップチップ実装方法 |
| JP4659634B2 (ja) * | 2006-02-08 | 2011-03-30 | 富士通株式会社 | フリップチップ実装方法 |
| JP2008250417A (ja) * | 2007-03-29 | 2008-10-16 | Toshiba Corp | インレットの製造方法、インレット、ｉｃカードの製造方法、及びｉｃカード |
| JP5589836B2 (ja) * | 2008-03-26 | 2014-09-17 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2011070704A (ja) * | 2010-12-24 | 2011-04-07 | Toshiba Corp | Ｉｃカードの製造方法、及びｉｃカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2596960B2 (ja) | 接続構造 | |
| WO2000045431A1 (en) | Method of packaging semiconductor device using anisotropic conductive adhesive | |
| JPH02285650A (ja) | 半導体装置及びその製造方法 | |
| JPH04137630A (ja) | 半導体装置 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| EP1148540A2 (en) | Method and device for attaching a semiconductor chip to a chip carrier | |
| JPH0482241A (ja) | 半導体装置 | |
| JPS63151033A (ja) | 半導体装置の製造方法 | |
| JP3064998B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPH03209831A (ja) | 半導体装置 | |
| JPH04171949A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPH05343473A (ja) | 半導体装置の製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPH01160029A (ja) | 半導体装置 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| JP3051617B2 (ja) | 半導体装置の製造方法 | |
| JPS62281361A (ja) | 半導体装置 | |
| JP2959215B2 (ja) | 電子部品およびその実装方法 | |
| JPH02155257A (ja) | 半導体実装装置 | |
| JP2765139B2 (ja) | 半導体装置の製造方法 | |
| JP2943912B2 (ja) | 半導体装置及びその製造方法 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JP3255796B2 (ja) | 半導体装置の実装方法 | |
| JPH0521520A (ja) | Ｉｃ実装方法 |