JP2765139B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2765139B2 JP2765139B2 JP1330503A JP33050389A JP2765139B2 JP 2765139 B2 JP2765139 B2 JP 2765139B2 JP 1330503 A JP1330503 A JP 1330503A JP 33050389 A JP33050389 A JP 33050389A JP 2765139 B2 JP2765139 B2 JP 2765139B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- adhesive
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関し、特にマイクロ
コンピュータやゲートアレイ等の多電極，狭ピッチのLS
Iチップの実装に関するものである。
コンピュータやゲートアレイ等の多電極，狭ピッチのLS
Iチップの実装に関するものである。
従来の技術 従来の半導装置の製造方法を第５図とともに説明す
る。
る。
まず、第５図（ｂ）に示すようにガラスからなる第３
の基板６上にインジウム・錫酸化物（ITO）等の薄膜電
極５を形成し、フォトレジスト４をめっきマスクとして
金（Au）等をめっきして突起状導体３を形成する。次に
第５図（ａ）に示すLSIチップ11を用意し、同図（ｃ）
のようにLSIチップ11上のAl電極12と突起状導体３とを
位置合わせし、約350℃に加熱された加圧ツール10によ
ってLSIチップ11を加圧する。この加圧によって、Al電
極12と突起状導体３のAuが共晶合金を形成し、第５図
（ｄ）に示すようにLSIチップ11に突起状導体３が転写
される。
の基板６上にインジウム・錫酸化物（ITO）等の薄膜電
極５を形成し、フォトレジスト４をめっきマスクとして
金（Au）等をめっきして突起状導体３を形成する。次に
第５図（ａ）に示すLSIチップ11を用意し、同図（ｃ）
のようにLSIチップ11上のAl電極12と突起状導体３とを
位置合わせし、約350℃に加熱された加圧ツール10によ
ってLSIチップ11を加圧する。この加圧によって、Al電
極12と突起状導体３のAuが共晶合金を形成し、第５図
（ｄ）に示すようにLSIチップ11に突起状導体３が転写
される。
次に、第５図（ｅ）に示すようにAuや銀・パラジウム
（Ag−Pd）,ITO等からなる配線導体８を形成したガラス
やセラミック等からなる第２の基板９上に、第２の接着
剤13を塗布する。続いて第５図（ｆ）に示すように配線
導体８とLSIチップ11に転写された突起状導体３とを位
置合わせし、常温のままで加圧ツール10によってLSIチ
ップ11を加圧する。その状態で第２の接着剤13を硬化す
る。この硬化によってLSIチップ11の突起状導体３と配
線導体８が電気的に接続される（第５図（ｇ））。
（Ag−Pd）,ITO等からなる配線導体８を形成したガラス
やセラミック等からなる第２の基板９上に、第２の接着
剤13を塗布する。続いて第５図（ｆ）に示すように配線
導体８とLSIチップ11に転写された突起状導体３とを位
置合わせし、常温のままで加圧ツール10によってLSIチ
ップ11を加圧する。その状態で第２の接着剤13を硬化す
る。この硬化によってLSIチップ11の突起状導体３と配
線導体８が電気的に接続される（第５図（ｇ））。
発明が解決しようとする課題 前述した従来の構成では、LSIチップ11のAl電極12に
突起状導体３を転写する工程でLSIチップ11の破損や転
写不良が発生する。また個別にLSIチップ11への突起状
導体３の転写が必要であり、少量生産では対応できる
が、多量生産になると高価な転写装置を数多く必要と
し、生産コストが高くなるという問題点を有していた。
突起状導体３を転写する工程でLSIチップ11の破損や転
写不良が発生する。また個別にLSIチップ11への突起状
導体３の転写が必要であり、少量生産では対応できる
が、多量生産になると高価な転写装置を数多く必要と
し、生産コストが高くなるという問題点を有していた。
本発明は上記従来の問題点を解決するもので、配線基
板上の配線導体に突起状導体を転写する半導体装置の製
造方法を提供するものである。
板上の配線導体に突起状導体を転写する半導体装置の製
造方法を提供するものである。
課題を解決するための手段 この目的を達成するために本発明の半導体装置の製造
方法は、第３の基板に形成された突起状導体を、粘着剤
付きの第１の基板で剥離する工程と、第２の基板上の配
線導体に前記突起状導体を転写した後、配線導体と突起
状導体を焼成により一体化させる工程と、その転写され
た突起状導体にLSIチップの電極を一致させ加熱した加
圧ツールで加圧接続する工程と、LSIチップと配線基板
との間隙に接着剤を塗布浸透させ硬化することによりLS
Iチップを配線基板に固着する工程とからなるものであ
る。
方法は、第３の基板に形成された突起状導体を、粘着剤
付きの第１の基板で剥離する工程と、第２の基板上の配
線導体に前記突起状導体を転写した後、配線導体と突起
状導体を焼成により一体化させる工程と、その転写され
た突起状導体にLSIチップの電極を一致させ加熱した加
圧ツールで加圧接続する工程と、LSIチップと配線基板
との間隙に接着剤を塗布浸透させ硬化することによりLS
Iチップを配線基板に固着する工程とからなるものであ
る。
作用 この方法によって、第３の基板上に形成された突起状
導体を粘着剤付きの第１の基板で剥離し、非常に多くの
LSIチップに対応する突起状導体を一括して配線基板に
転写できる。
導体を粘着剤付きの第１の基板で剥離し、非常に多くの
LSIチップに対応する突起状導体を一括して配線基板に
転写できる。
実施例 以下、本発明の一実施例を図面を参照しながら説明す
る。
る。
第１図は本発明の第１の実施例における半導体装置の
製造方法を説明するための工程断面図である。まず第１
図（ａ）に示すようにポリエステルフィルム（PET）や
ガラス，金属板等の平面性の優れた第１の基板１上にポ
リウレタン等の粘着剤２を塗布，乾燥する。また第１図
（ｂ）に示すようにガラスやセラミックス，金属板等か
らなる第３の基板６上にITO等の薄膜電極５を形成し、
フォトレジスト４をめっきマスクとしてAu等の導体をめ
っきし突起状導体３をたとえば直径40μm,高さ20μｍに
形成する。次に、第１の基板１の粘着剤２面を第３の基
板６の突起状導体３の表面に重ね合わせ、第１図（ｃ）
に示すように突起状導体３を第１の基板１の粘着剤２面
に付着させる。
製造方法を説明するための工程断面図である。まず第１
図（ａ）に示すようにポリエステルフィルム（PET）や
ガラス，金属板等の平面性の優れた第１の基板１上にポ
リウレタン等の粘着剤２を塗布，乾燥する。また第１図
（ｂ）に示すようにガラスやセラミックス，金属板等か
らなる第３の基板６上にITO等の薄膜電極５を形成し、
フォトレジスト４をめっきマスクとしてAu等の導体をめ
っきし突起状導体３をたとえば直径40μm,高さ20μｍに
形成する。次に、第１の基板１の粘着剤２面を第３の基
板６の突起状導体３の表面に重ね合わせ、第１図（ｃ）
に示すように突起状導体３を第１の基板１の粘着剤２面
に付着させる。
一方、第１図（ｄ）に示すようにセラミックスやガラ
ス，ホーロー基板等からなる第２の基板９の表面にAuや
Ag−Pd,ITO等の配線導体８を形成する。さらにその配線
導体８の上にエポキシ系やアクリル系の第１の接着剤７
を約５〜10μｍの厚みに塗布する。続いて第１図（ｅ）
に示すように配線導体８と突起状導体３とを位置合わせ
し、ゴム系の加圧板やローラー等で第１の基板１を加圧
した後、第１の接着剤７を硬化させる。硬化が終れば、
第１図（ｆ）に示すように第１の基板１を剥離し、第２
の基板９上に突起状導体３を残し転写が終了する。次に
その第２の基板９を600〜900℃で焼成すると、第１の接
着剤７や粘着剤２は燃焼除去され、第１図（ｇ）に示す
ように突起状導体３と配線導体８とは焼結により強固に
接合される。これで、突起状導体３は配線基板９に必要
な数だけ一度に転写される。
ス，ホーロー基板等からなる第２の基板９の表面にAuや
Ag−Pd,ITO等の配線導体８を形成する。さらにその配線
導体８の上にエポキシ系やアクリル系の第１の接着剤７
を約５〜10μｍの厚みに塗布する。続いて第１図（ｅ）
に示すように配線導体８と突起状導体３とを位置合わせ
し、ゴム系の加圧板やローラー等で第１の基板１を加圧
した後、第１の接着剤７を硬化させる。硬化が終れば、
第１図（ｆ）に示すように第１の基板１を剥離し、第２
の基板９上に突起状導体３を残し転写が終了する。次に
その第２の基板９を600〜900℃で焼成すると、第１の接
着剤７や粘着剤２は燃焼除去され、第１図（ｇ）に示す
ように突起状導体３と配線導体８とは焼結により強固に
接合される。これで、突起状導体３は配線基板９に必要
な数だけ一度に転写される。
次に第１図（ｈ）に示すように、第２の基板９の突起
状導体３にLSIチップ11のAl電極12を位置合わせして、
加圧ツール10で加圧する。この時、加圧ツール10はヒー
ターを内蔵しており所定の温度（本実施例では350℃）
に保持している。突起状導体３が直径40μm,高さ20μｍ
の場合加圧は150g/1電極とし、加圧時間は２〜3secとし
ている。この時突起状導体３の高さはおよそ６μ程圧縮
される。加圧が終わると、加圧ツール10をはずしてもAl
電極12とAuの突起状導体３とが共晶接合されてLSIチッ
プはしっかりと第２の基板９に接続される。次に第１図
（ｉ）に示すように、LSIチップ11の側面よりエポキシ
系やアクリル系の第２の接着剤13をLSIチップ11と第２
の基板９との間隙に浸透させて硬化する。
状導体３にLSIチップ11のAl電極12を位置合わせして、
加圧ツール10で加圧する。この時、加圧ツール10はヒー
ターを内蔵しており所定の温度（本実施例では350℃）
に保持している。突起状導体３が直径40μm,高さ20μｍ
の場合加圧は150g/1電極とし、加圧時間は２〜3secとし
ている。この時突起状導体３の高さはおよそ６μ程圧縮
される。加圧が終わると、加圧ツール10をはずしてもAl
電極12とAuの突起状導体３とが共晶接合されてLSIチッ
プはしっかりと第２の基板９に接続される。次に第１図
（ｉ）に示すように、LSIチップ11の側面よりエポキシ
系やアクリル系の第２の接着剤13をLSIチップ11と第２
の基板９との間隙に浸透させて硬化する。
本発明の第２の実施例を第２図とともに説明する。
突起状導体３の形成，第２の基板９への転写工程およ
びLSIチップ11のAl電極12を突起状導体３に接触させる
工程等は第１図（ａ）〜（ｇ）と同じである。また、加
圧ツール10は第１の実施例と同様にヒーターを内蔵して
おり350℃に保持している。第２図に示すように加圧ツ
ール10はLSIチップ11を吸着したままで、突起状導体３
を加圧（100g/1導体）しながら、第２の基板９に平行な
方向に左右に各５μずつ摩擦運動を行う。加圧・摩擦運
動時間は２〜3secとしている。この時突起状導体３はお
よそ６μ程圧縮される。以後の工程は第１図（ｉ）と同
じである。
びLSIチップ11のAl電極12を突起状導体３に接触させる
工程等は第１図（ａ）〜（ｇ）と同じである。また、加
圧ツール10は第１の実施例と同様にヒーターを内蔵して
おり350℃に保持している。第２図に示すように加圧ツ
ール10はLSIチップ11を吸着したままで、突起状導体３
を加圧（100g/1導体）しながら、第２の基板９に平行な
方向に左右に各５μずつ摩擦運動を行う。加圧・摩擦運
動時間は２〜3secとしている。この時突起状導体３はお
よそ６μ程圧縮される。以後の工程は第１図（ｉ）と同
じである。
本発明の第３の実施例を第３図とともに説明する。
突起状導体３を形成し、第２の基板９へ転写する工
程,LSIチップ11のAl電極12を加圧ツール10によって突起
状導体３に接触させる工程等は第１図（ａ）〜（ｇ）と
同じである。次に第３図に示すように、第２の基板９の
下の加熱体14にヒーターを内蔵し、ステージ温度をたと
えば100℃に保温し、第２の基板９を加熱する。LSIチッ
プ11の突起状導体３への加圧条件は第１の実施例と同じ
であるが、加圧時間は１〜2secに短縮することができ
る。
程,LSIチップ11のAl電極12を加圧ツール10によって突起
状導体３に接触させる工程等は第１図（ａ）〜（ｇ）と
同じである。次に第３図に示すように、第２の基板９の
下の加熱体14にヒーターを内蔵し、ステージ温度をたと
えば100℃に保温し、第２の基板９を加熱する。LSIチッ
プ11の突起状導体３への加圧条件は第１の実施例と同じ
であるが、加圧時間は１〜2secに短縮することができ
る。
また、本発明の第1,第２および第３の実施例におい
て、LSIチップ11を第２の基板９に固着するために第２
の接着剤13を使用しているが、その接着剤13の熱膨脹係
数α0が突起状導体３を構成するAuの熱膨脹係数α1より
大きい場合、高温時に材料の膨脹の差によって突起状導
体３とAl電極12の接合部であるAu−Al共晶接合が破壊さ
れ断線する。
て、LSIチップ11を第２の基板９に固着するために第２
の接着剤13を使用しているが、その接着剤13の熱膨脹係
数α0が突起状導体３を構成するAuの熱膨脹係数α1より
大きい場合、高温時に材料の膨脹の差によって突起状導
体３とAl電極12の接合部であるAu−Al共晶接合が破壊さ
れ断線する。
第４図には第２の接着剤13として接着剤Ａ（α0＝90
×10-7／℃）および接着剤Ｂ（α0＝450×10-7／℃）を
使用して接続したサンプルの熱衝撃テスト（−55℃12
5℃）の結果を示した。突起状導体３は直径40μで高さ
が20μと10μである。図から明らかなように、接着剤硬
化後の熱膨脹係数がAuのそれよりも小さい場合、2000サ
イクルでも不良率は５％である。大気中の粉塵や有機物
等が突起状導体３に付着した時にはAl電極12との接続不
良の原因となる。それら大気中の粉塵や有機物等を除去
するために加圧接続前に放電処理を実施した。それによ
ると、接続不良率はLSIチップ11自身による不良の他は
ほぼ皆無になった。
×10-7／℃）および接着剤Ｂ（α0＝450×10-7／℃）を
使用して接続したサンプルの熱衝撃テスト（−55℃12
5℃）の結果を示した。突起状導体３は直径40μで高さ
が20μと10μである。図から明らかなように、接着剤硬
化後の熱膨脹係数がAuのそれよりも小さい場合、2000サ
イクルでも不良率は５％である。大気中の粉塵や有機物
等が突起状導体３に付着した時にはAl電極12との接続不
良の原因となる。それら大気中の粉塵や有機物等を除去
するために加圧接続前に放電処理を実施した。それによ
ると、接続不良率はLSIチップ11自身による不良の他は
ほぼ皆無になった。
発明の効果 以上のように本発明は、第３の基板に形成された突起
状導体を第１の基板で取り上げて配線基板へ転写した
後、前記突起状導体とLSIチップの電極を接合する工程
であるため、以下に記す効果があり、優れた半導体装置
の製造方法を実現できるものである。
状導体を第１の基板で取り上げて配線基板へ転写した
後、前記突起状導体とLSIチップの電極を接合する工程
であるため、以下に記す効果があり、優れた半導体装置
の製造方法を実現できるものである。
（１）突起状導体を形成する第３の基板と、前記突起状
導体を仮に取り上げる第１の基板と配線基板を分けたた
め、各々の基板を各々の工程に最適な材質から選択する
ことができる。
導体を仮に取り上げる第１の基板と配線基板を分けたた
め、各々の基板を各々の工程に最適な材質から選択する
ことができる。
（２）回路基板に実装するLSIチップ数に相当する突起
状導体を一括して回路基板上に転写形成できるので、高
価な転写装置が少なくて済み、さらに転写が極めて安価
にできる。
状導体を一括して回路基板上に転写形成できるので、高
価な転写装置が少なくて済み、さらに転写が極めて安価
にできる。
（３）加熱と加圧により突起状導体を配線導体に共晶接
合させるために、１チップ実装する時間はこれまでの接
着剤硬化時間を含む15secから２〜3secと極めて高速に
なり、設備効率が５〜７倍向上する。
合させるために、１チップ実装する時間はこれまでの接
着剤硬化時間を含む15secから２〜3secと極めて高速に
なり、設備効率が５〜７倍向上する。
（４）突起状導体と配線導体間の接続は焼結接合による
もので、また突起状導体とLSIチップの電極間の接続は
共晶接合であり、さらにLSIチップと回路基板間の接合
は熱膨脹係数が小さく接着強度の大きな接着剤で固着す
るために、極めて高い電気的接続の信頼性を得ることが
できる。
もので、また突起状導体とLSIチップの電極間の接続は
共晶接合であり、さらにLSIチップと回路基板間の接合
は熱膨脹係数が小さく接着強度の大きな接着剤で固着す
るために、極めて高い電気的接続の信頼性を得ることが
できる。
第１図（ａ）〜（ｉ）は本発明による半導体装置の製造
方法の第１の実施例を説明するための工程断面図、第２
図は同第２の実施例を説明するための工程の断面図、第
３図は同第３の実施例を説明するための加圧工程の断面
図、第４図は接着剤の種類による半導体装置の不良率特
性図、第５図（ａ）〜（ｇ）は従来の半導体装置の製造
方法を説明するための工程断面図である。 １……第１の基板、２……粘着剤、３……突起状導体、
６……第３の基板、７……第１の接着剤、８……配線導
体、９……第２の基板、11……LSIチップ（半導体素
子）、12……電極、13……第２の接着剤、14……加熱
体。
方法の第１の実施例を説明するための工程断面図、第２
図は同第２の実施例を説明するための工程の断面図、第
３図は同第３の実施例を説明するための加圧工程の断面
図、第４図は接着剤の種類による半導体装置の不良率特
性図、第５図（ａ）〜（ｇ）は従来の半導体装置の製造
方法を説明するための工程断面図である。 １……第１の基板、２……粘着剤、３……突起状導体、
６……第３の基板、７……第１の接着剤、８……配線導
体、９……第２の基板、11……LSIチップ（半導体素
子）、12……電極、13……第２の接着剤、14……加熱
体。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−184352（ＪＰ，Ａ) 特開 平２−246131（ＪＰ，Ａ) 特開 昭64−69022（ＪＰ，Ａ) 特開 昭60−7139（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311
Claims (6)
- 【請求項１】第３の基板上に形成された突起状導体を粘
着剤付着の第１の基板に転写する工程と、配線導体を形
成した第２の基板に第１の接着剤を塗布した後前記第１
の基板を重ねて前記突起状導体と配線導体を位置合わせ
し、加圧し第１の接着剤を硬化する工程と、接着剤硬化
後に突起状導体を前記配線導体に付着させた状態で第１
の基板を剥離する工程と、第１の接着剤および突起状導
体の付着した第２の基板を熱処理し配線導体と突起状導
体を一体化する工程と、前記突起状導体と半導体素子の
電極とを一致させ前記半導体素子を加熱しながら前記第
２の基板に押しつけて前記突起状導体と半導体素子の電
極を接続する工程と、前記半導体素子と第２の基板の間
隙に第２の接着剤を塗布浸透させて硬化し、前記半導体
素子を第２の基板に固着するとともに前記突起状導体と
前記半導体素子の電極を電気的に接続する工程とよりな
る半導体装置の製造方法。 - 【請求項２】粘着剤付着の第１の基板と所定の位置に部
分的にめっきや塗布等で突起状導体を付着させた第３の
基板とを重ね合わせ、前記粘着剤の付着力により第１の
基板の粘着剤付着面に前記突起状導体を転写する工程を
含む請求項１記載の半導体装置の製造方法。 - 【請求項３】半導体素子を加熱しながら第２の基板に加
圧する工程に加えて、前記半導体素子の電極と突起状導
体を接触させて相対的に摩擦運動をさせ、半導体素子の
電極と突起状導体を接続する工程を含む請求項１記載の
半導体装置の製造方法。 - 【請求項４】半導体素子を加熱しながら第２の基板に加
圧する工程が、半導体素子と第２の基板の双方を加熱し
ながら前記半導体素子を第２の基板に加圧する工程であ
る請求項１または３記載の半導体装置の製造方法。 - 【請求項５】第２の接着剤の硬化後の熱膨脹係数が突起
状導体の熱膨脹係数より小さい請求項1,3または４記載
の半導体装置の製造方法。 - 【請求項６】第２の基板の配線導体と一体化された突起
状導体の表面を放電処理する請求項1,3,4または５記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330503A JP2765139B2 (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330503A JP2765139B2 (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03190248A JPH03190248A (ja) | 1991-08-20 |
| JP2765139B2 true JP2765139B2 (ja) | 1998-06-11 |
Family
ID=18233356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1330503A Expired - Fee Related JP2765139B2 (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2765139B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313314A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 |
| JP2002184811A (ja) * | 2000-12-11 | 2002-06-28 | Sony Corp | 電子回路装置およびその製造方法 |
-
1989
- 1989-12-20 JP JP1330503A patent/JP2765139B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03190248A (ja) | 1991-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6202299B1 (en) | Semiconductor chip connection components with adhesives and methods of making same | |
| JPH1070362A (ja) | 基板を結合する方法および構造 | |
| JP2765139B2 (ja) | 半導体装置の製造方法 | |
| JPH04137630A (ja) | 半導体装置 | |
| JP3719921B2 (ja) | 半導体装置及びその製造方法 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JP3163751B2 (ja) | 半導体装置の製造方法 | |
| JPH0482241A (ja) | 半導体装置 | |
| JPH02285650A (ja) | 半導体装置及びその製造方法 | |
| JPH03209831A (ja) | 半導体装置 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| JP3051617B2 (ja) | 半導体装置の製造方法 | |
| JP3232805B2 (ja) | バンプ電極の形成方法 | |
| JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
| JP2943912B2 (ja) | 半導体装置及びその製造方法 | |
| JP2609709B2 (ja) | 半導体チップの実装方法 | |
| JP2780523B2 (ja) | 半導体装置の実装方法 | |
| JP2675714B2 (ja) | 突起電極の製法 | |
| JPH0677282A (ja) | 半導体装置の製造方法 | |
| JP2000306953A (ja) | ベアチップ実装用の配線基板およびその製造方法 | |
| JPH03184352A (ja) | 半導体装置の製造方法 | |
| JP2751726B2 (ja) | フィルムキャリア半導体装置の製造方法 | |
| JP3036455B2 (ja) | 半導体装置の製造方法 | |
| JP3598058B2 (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |