JP2002184811A - 電子回路装置およびその製造方法 - Google Patents

電子回路装置およびその製造方法

Info

Publication number
JP2002184811A
JP2002184811A JP2000376533A JP2000376533A JP2002184811A JP 2002184811 A JP2002184811 A JP 2002184811A JP 2000376533 A JP2000376533 A JP 2000376533A JP 2000376533 A JP2000376533 A JP 2000376533A JP 2002184811 A JP2002184811 A JP 2002184811A
Authority
JP
Japan
Prior art keywords
bump
electrode
conductive film
anisotropic conductive
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000376533A
Other languages
English (en)
Inventor
Koichi Sawada
浩一 沢田
Satoshi Iwazu
聡 岩津
Takayuki Honda
位行 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000376533A priority Critical patent/JP2002184811A/ja
Publication of JP2002184811A publication Critical patent/JP2002184811A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】異方性導電フィルムにより接続されるフリップ
チップ実装構造において、熱応力に対する信頼性を高め
る条件に基づいて設計された信頼性の高いフリップチッ
プ実装形態の電子回路装置とその製造方法を提供する。 【解決手段】異方性導電フィルム３を介して電極２１が
形成された配線基板２上にバンプ１１が形成された半導
体チップ１０が実装された電子回路装置であって、電極
２１と接合しているバンプ１１のボトム径Ａと、バンプ
１１の半導体チップ１０から電極２１と接合するまでの
高さＨと、異方性導電フィルム３を構成する樹脂成分３
０のガラス転移温度以下における線膨張率Ｆ（ｍｍ／
℃）およびヤング率Ｅ（ｋｇｆ／ｍｍ2 ）とを下記式で
規定される範囲にバンプ１１が形成されている構成とす
る。 １０＜（Ａ／Ｈ）＋（１０００×Ｅ×Ｆ）＜２２

Description

【発明の詳細な説明】
【０００１】
【発明の実施の形態】本発明は、半導体装置を配線基板
上に実装した電子回路装置およびその製造方法に関し、
特にバンプ（突起電極）を有する半導体装置を配線基板
上に実装した電子回路装置およびその製造方法に関す
る。
【０００２】
【従来の技術】デジタルビデオカメラ、デジタル携帯電
話、あるいはノートパソコンなど、携帯用電子機器の小
型化、薄型化、軽量化に対する要求は強くなる一方であ
り、これに応えるために近年のＶＬＳＩなどの半導体装
置においては３年で７割の縮小化を実現してきた一方
で、このような半導体装置をプリント配線基板上に実装
した電子回路装置としても、実装基板（プリント配線基
板）上の部品実装密度をいかに向上させるかが重要な課
題として研究および開発がなされてきた。
【０００３】従来、半導体装置のパッケージ形態として
は、ＤＩＰ（Dual Inline Package）あるいはＰＧＡ（P
in Grid Array）など、プリント基板に設けたスルーホ
ールにリード線を挿入して実装するリード挿入型（ＴＨ
Ｄ：Through Hall Mount Device ）や、ＱＦＰ（Quad F
lat Package ）あるいはＴＣＰ（Tape Carrier Packag
e）など、リード端子を基板の表面にハンダ付けして実
装する表面実装型（ＳＭＤ：Surface Mount Device）が
用いられてきた。さらに、装置の小型化、高密度化のた
めに、パッケージサイズを半導体チップの大きさに限り
なく近づけたチップサイズパッケージ（ＣＳＰ：Chip S
ize Package 、ＦＢＧＡ（Fine-Pitch BGA）とも呼ばれ
る）と呼ばれるパッケージ形態へと移行してきた。
【０００４】さらなる装置の小型化、高密度化を実現す
るために、半導体チップをベアチップ状態でプリント配
線基板（ＰＷＢ；Printed Wiring Board、以下単に配線
基板とも言う）上に実装する方法が開発された。
【０００５】さらに、上記のベアチップ状態の半導体集
積回路チップあるいはＣＳＰ形態の半導体装置（以下、
これらを総称して半導体集積回路チップあるいは単に半
導体チップと言う）など実装する方法として、半導体チ
ップのパッド電極に、予めバンプ（突起電極）を形成し
ておき、バンプ形成面を配線基板に向けるフェースダウ
ン方式で、バンプを介して半導体チップのパッド電極と
配線基板の電極を電気的かつ機械的に接続するフリップ
チップ実装法が開発された。
【０００６】上記のフリップチップ形態において、半導
体チップにバンプを形成する方法は、大きく分けて金な
どのスタッドバンプ方式とはんだバンプ方式がある。ス
タッドバンプは、金ワイヤなどを用いたワイヤボンディ
ングにより半導体チップ上に形成され、一方はんだバン
プはメッキ方式、蒸着方式、ボール転写方式などにより
形成される。
【０００７】上記のスタッドバンプ方式などによるバン
プが形成された半導体チップを配線基板上に実装する方
法として、例えば異方性導電フィルムを用いてバンプと
配線基板上の電極を接続する方法が開発されている。
【０００８】上記の異方性導電フィルムとは、例えば熱
硬化性樹脂などの樹脂バインダ中に導電性ボールを分散
して、フィルム状に加工したものである。異方性導電フ
ィルム自体には導電性はないが、例えば１対の電極間に
異方性導電フィルムを配置して両電極で押しつぶすと、
異方性導電フィルム中の導電性ボールが両電極の表面に
接触して、電極間を電気的に接続することができる。電
極間の電気的接続が得られた状態で、樹脂バインダを固
化させることで、両電極を固着することが可能である。
【０００９】
【発明が解決しようとする課題】半導体集積回路チップ
としては、半導体基板にシリコンを用いたものが多数を
占めている。シリコンチップの線膨張率は、配線基板の
線膨張率より非常に小さい。例えば、半導体集積回路チ
ップの線膨張率は配線基板の線膨張率のほぼ１／１０以
下にもなる。このように、半導体集積回路チップの線膨
張率と配線基板の線膨張率とは大きく異なるから、温度
変化があると熱応力がかかる。半導体集積回路チップの
線膨張率と異方性導電フィルムの固化した樹脂成分の線
膨張率も大きく異なる場合が多い。同様に、配線基板の
線膨張率と異方性導電フィルムの固化した樹脂成分の線
膨張率も異なる場合が多い。
【００１０】そのため、半導体集積回路チップは使用時
に発熱して温度が上昇するが、この時に半導体集積回路
チップと配線基板あるいは異方性導電フィルムの固化し
た樹脂成分との線膨張率の相違により、異方性導電フィ
ルムを介して接続させた半導体集積回路チップ（シリコ
ンチップ）と配線基板との間に熱応力が発生する。
【００１１】小型化を意図したフリップチップのような
構造には、リードフレームのような応力を緩和する機構
が存在しない。その結果、フリップチップ実装構造をと
ると、半導体集積回路チップが変形したり、バンプと電
極との接合が低下したり、接合状態が喪失する可能性が
ある。特に、半導体チップの使用時と不使用時の温度上
下動を繰り返すことにより、接合面が疲労破壊を起こ
し、ある温度サイクル数（寿命）にてバンプ接合が断線
してしまう。
【００１２】このように、フリップチップ実装形態は、
小型化を意図したが、熱応力によってバンプの接続不良
または喪失による半導体装置の信頼性が低下する場合が
ある。従って、リードフレームのような応力を緩和する
機構を有しないフリップチップ実装により半導体チップ
を配線基板上に実装した電子回路装置において、熱応力
に対する信頼性を高めることが望まれている。
【００１３】はんだバンプを用いたＣＳＰ形態の半導体
装置をフリップチップで実装する場合には、はんだバン
プの高さは高いほうが接続安定性が増し、信頼性が高ま
り、寿命が延びることが広く知られている。これは、は
んだバンプの高さを高くすると、半導体装置と配線基板
の間隔が広がるので、上記のような熱応力がかけられた
場合の歪みが小さくなり、また、応力を緩和する部分も
広がるためと考えられている。異方性導電フィルムを用
いて接続する場合でも、バンプ高さをなるべく高くする
ほうが安定性が増すと考えられたが、実際に試験すると
そのままでは十分な信頼性が得られず、異方性導電フィ
ルムの樹脂成分組成を変更し、闇雲に試験してよりよい
ものを捜すような状況となってしまっている。
【００１４】本発明は、上記の状況に鑑みてなされたも
のであり、従って本発明の目的は、異方性導電フィルム
により接続されるフリップチップ実装構造において、熱
応力に対する信頼性を高める条件を見いだし、そのよう
な条件に基づいて設計された信頼性の高いフリップチッ
プ実装形態の電子回路装置と、その製造方法を提供する
ことである。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の第１の電子回路装置は、複数の電極が形成
された配線基板と、複数のバンプが形成された半導体集
積回路チップとを有し、異方性導電フィルムを介して、
対応する位置の電極とバンプとが接合され、さらに、上
記異方性導電フィルムにより、電極とバンプとの接合部
分が包囲され、かつ、上記配線基板と上記半導体集積回
路チップとが接着されている電子回路装置であって、上
記電極と接合している上記バンプのボトム径Ａと、上記
バンプの上記半導体集積回路チップから上記電極と接合
するまでの高さＨと、上記異方性導電フィルムを構成す
る樹脂成分のガラス転移温度以下における線膨張率Ｆ
（ｍｍ／℃）およびヤング率Ｅ（ｋｇｆ／ｍｍ2 ）と
が、下記式（１）で規定される範囲となるように、上記
バンプが形成されている。式中、ａL は下限値であり、
ａU は上限値である。
【００１６】
【数１】 ａL ＜（Ａ／Ｈ）＋（１０００×Ｅ×Ｆ）＜ａU ・・・（１）
【００１７】これまで、バンプの高さは単に高いほうが
好ましいと考えられてきた。しかしながら、本願発明者
の考察と実験によれば、バンプの寸法は、上記式で規定
される最適値があることが判明した。即ち、Ａ／Ｈの値
に好ましい一定の領域が存在し、それはＥ×Ｆの値に影
響を受け、（Ａ／Ｈ）と（１０００×Ｅ×Ｆ）の和が一
定の範囲となっていることが条件となる。
【００１８】なお、バンプの高さを考慮するとき、配線
基板に形成した電極の高さをも考慮すべきである。バン
プの高さと、電極の高さとで、配線基板と半導体集積回
路チップとの間の間隙を維持して、配線基板と半導体集
積回路チップとの接触を防止し、配線基板と半導体集積
回路チップとの間に介在してバンプと電極との接合部分
を包囲して配線基板と半導体集積回路チップとを固着す
る異方性導電フィルムの樹脂成分の条件を適切にするこ
とができるからである。
【００１９】上記の本発明の電子回路装置は、好適に
は、上記異方性導電フィルムを構成する樹脂成分は熱硬
化性樹脂である。例えば、上記配線基板の線膨張率は上
記半導体集積回路チップの平面方向の線膨張率の１０倍
程度であり、上記熱硬化性樹脂の線膨張率が２０〜９０
ｐｐｍの範囲の場合などに適用できる。
【００２０】上記の本発明の電子回路装置は、好適に
は、上記バンプは金を含み、上記電極は導電性金属であ
る。
【００２１】上記の本発明の電子回路装置は、好適に
は、上記下限値ａL は約１０であり、上記上限値ａU は
約２２である。
【００２２】例えば、上記の本発明の電子回路装置は、
上記バンプの高さＨが約２０μｍ〜約４０μｍの範囲の
場合に適用できる。
【００２３】また、例えば、上記の本発明の電子回路装
置は、上記バンプのボトム径Ａが８０μｍ以下の場合に
適用できる。
【００２４】また、上記の目的を達成するため、本発明
の第２の電子回路装置は、複数の電極が形成された配線
基板と、複数のバンプが形成された半導体集積回路チッ
プとを有し、異方性導電フィルムを介して、対応する位
置の電極とバンプとが接合され、さらに、上記異方性導
電フィルムにより、電極とバンプとの接合部分が包囲さ
れ、かつ、上記配線基板と上記半導体集積回路チップと
が接着されている電子回路装置であって、上記バンプが
上記電極と接合しているバンプのボトム径Ａと、バンプ
のピッチＬとが、下記式（２）で規定される範囲となる
ように、上記バンプが形成されている。式中ｂ1 は第１
の係数であり、ｂ2 は第２の係数である。
【００２５】
【数２】 （ｂ1 ×Ｌ／２）＜Ａ＜（ｂ2 ×Ｌ／２） ・・・（２）
【００２６】隣接するバンプのピッチを縮めれば縮める
ほど、形成できるバンプの数は大きくできるから、望ま
しい。しかしながら、本願発明者の考察および実験によ
れば、上記式（２）で規定する限界があることが判っ
た。
【００２７】上記の本発明の電子回路装置は、好適に
は、上記第１の係数ｂ1 は約０．７５であり、上記第２
の係数ｂ2 は約０．８５である。
【００２８】また、上記の目的を達成するため、本発明
の第３の電子回路装置は、複数の電極が形成された配線
基板と、複数のバンプが形成された半導体集積回路チッ
プとを有し、異方性導電フィルムを介して、対応する位
置の電極とバンプとが接合され、さらに、上記異方性導
電フィルムにより、電極とバンプとの接合部分が包囲さ
れ、かつ、上記配線基板と上記半導体集積回路チップと
が接着されている電子回路装置であって、上記電極と接
合している上記バンプのボトム径Ａと、上記バンプの上
記半導体集積回路チップから上記電極と接合するまでの
高さＨと、上記異方性導電フィルムを構成する樹脂成分
のガラス転移温度以下における線膨張率Ｆ（ｍｍ／℃）
およびヤング率Ｅ（ｋｇｆ／ｍｍ2 ）とが、上記式
（１）で規定される範囲となるように、上記バンプが形
成されており、かつ、上記バンプのボトム径Ａと、バン
プのピッチＬとが、上記式（２）で規定される範囲とな
るように、上記バンプが形成されている。
【００２９】上記の本発明の第３の電子回路装置は、上
記の第１の電子回路装置のバンプの寸法条件と第２の電
子回路装置のバンプのピッチ条件を組み合わせたもので
ある。このような本発明の第３の電子回路装置によれ
ば、熱応力に対して信頼性を示し、現実的な個数のバン
プを配設可能な半導体装置が提供できる。
【００３０】上記の本発明の電子回路装置は、好適に
は、上記異方性導電フィルムを構成する樹脂成分は熱硬
化性樹脂である。例えば、上記配線基板の線膨張率は上
記半導体集積回路チップの平面方向の線膨張率の１０倍
程度であり、上記熱硬化性樹脂の線膨張率が２０〜９０
ｐｐｍの範囲である場合に適用できる。
【００３１】上記の本発明の電子回路装置は、好適に
は、上記バンプは金を含み、上記電極は導電性金属であ
る。
【００３２】上記の本発明の電子回路装置は、好適に
は、上記下限値ａL は約１０であり、上記上限値ａU は
約２２である。
【００３３】例えば、上記の本発明の電子回路装置は、
上記バンプの高さＨが約２０μｍ〜約４０μｍの範囲の
場合に適用できる。
【００３４】また、例えば、上記の本発明の電子回路装
置は、上記バンプのボトム径Ａが８０μｍ以下の場合に
適用できる。
【００３５】上記の本発明の電子回路装置は、好適に
は、上記第１の係数ｂ1 は約０．７５であり、上記第２
の係数ｂ2 は約０．８５である。
【００３６】また、上記の目的を達成するため、本発明
の電子回路装置の製造方法は、複数の電極が形成された
配線基板と、複数のバンプが形成された半導体集積回路
チップとを有し、異方性導電フィルムを介して、対応す
る位置の電極とバンプとが接合され、さらに、上記異方
性導電フィルムにより、電極とバンプとの接合部分が包
囲され、かつ、上記配線基板と上記半導体集積回路チッ
プとが接着されている電子回路装置の製造方法であっ
て、（ａ）バンプを形成する工程であって、上記バンプ
が上記電極と接合した時のバンプのボトム径をＡとし、
隣接するバンプのピッチ（距離）をＬとしたとき、上記
式（２）で規定されるピッチで隣接するバンプを形成
し、かつ、個々のバンプの寸法を、上記ボトム径をＡと
し、上記バンプの上記半導体集積回路チップから上記電
極と接合するまでの高さをＨとし、上記異方性導電フィ
ルムを構成する樹脂成分のガラス転移温度以下における
線膨張率をＦ（ｍｍ／℃）とし、そのときのヤング率を
Ｅ（ｋｇｆ／ｍｍ2 ）としたときに、上記式（１）で規
定される範囲になるようにするため、上記電極と接合す
る前のバンプの初期高さＨ０を上記接合によって変形す
る分を加算した高さに形成し、上記で電極と接合するこ
とにより上記ボトム径Ａとなるように上記バンプをほぼ
球状に形成する工程と、（ｂ）上記バンプの形成工程と
別個に行う上記配線基板に電極を形成する工程であっ
て、上記式（２）で規定されるピッチで隣接する電極を
形成し、かつ、個々の電極について、電極の頭部の大き
さが上記バンプのボトム径Ａと同等またはそれ以上に形
成する工程と、（ｃ）上記電極が形成された上記配線基
板の面上において上記電極上に異方性導電フィルムを設
ける工程と、（ｄ）上記バンプと上記電極とを位置合わ
せして、上記異方性導電フィルム上に上記バンプが形成
された半導体集積回路チップを戴置する工程と、（ｅ）
上記バンプが形成された半導体集積回路チップの上面か
ら加圧して、上記異方性導電フィルムを介して上記バン
プと上記電極とを電気的に接続させる工程と、（ｆ）上
記半導体装置の上面から加熱して上記異方性導電フィル
ムを固化させて上記バンプが形成された半導体集積回路
チップを固着する工程とを有する。
【００３７】上記の本発明の電子回路装置の製造方法
は、好適には、上記異方性導電フィルムを固化させると
きの加熱温度は上記異方性導電フィルムを構成する樹脂
成分のガラス転移温度より高い温度である。
【００３８】例えば、上記の本発明の電子回路装置の製
造方法は、上記配線基板の線膨張率が上記半導体集積回
路チップの平面方向の線膨張率の１０倍程度であり、上
記異方性導電フィルムを構成する樹脂成分は熱硬化性樹
脂であり、その線膨張率が２０〜９０ｐｐｍの範囲であ
る場合に適用できる。
【００３９】上記の本発明の電子回路装置の製造方法
は、好適には、上記バンプは金を含み、上記電極は導電
性金属である。
【００４０】上記の本発明の電子回路装置の製造方法
は、好適には、上記下限値ａL は約１０であり、上記上
限値ａU は約２２である。
【００４１】例えば、上記の本発明の電子回路装置の製
造方法は、上記バンプの高さＨが約２０μｍ〜約４０μ
ｍの範囲の場合に適用できる。
【００４２】また、例えば、上記の本発明の電子回路装
置の製造方法は、上記バンプのボトム径Ａが８０μｍ以
下の場合に適用できる。
【００４３】上記の本発明の電子回路装置の製造方法
は、好適には、上記第１の係数ｂ1 は約０．７５であ
り、上記第２の係数ｂ2 は約０．８５である。
【００４４】
【発明の実施の形態】以下に、本発明の電子回路装置の
製造方法の実施の形態について、図面を参照して説明す
る。
【００４５】図１は、本実施形態に係る電子回路装置の
断面図である。図１に示した電子回路装置は、半導体装
置１を配線基板２上に異方性導電フィルム３により実
装、固着されたものである。半導体装置１は、半導体チ
ップ（ＩＣチップ）１０のパッド電極に接続して複数個
の金スタッドバンプなどのバンプ（突起電極）１１が形
成されたベアチップ状態の半導体装置である。また、配
線基板２は、絶縁性基板２０上に電極（ランド）２１が
設けられ、電極２１に接続して絶縁性基板２０の表面お
よび内部に配線部（不図示）が設けられている。上記の
バンプ１１が、電極２１に接続するように、異方性導電
フィルム３を介して実装されている。
【００４６】異方性導電フィルム３は、例えばエポキシ
樹脂などの熱硬化性樹脂からなる樹脂バインダ３０中に
導電性ボール３１を分散して、フィルム状に加工したも
のであり、バンプ１１と電極２１により押しつぶすと、
異方性導電フィルム中の導電性ボール３１がバンプ１１
および電極２１の表面に接触して、電極間を電気的に接
続することができる。さらにバンプ１１と電極２１間の
電気的接続が得られた状態で、樹脂バインダ３０が固化
されており、バンプ１１と電極２１を包囲しながら、配
線基板２と半導体装置１とが固着されている。
【００４７】図２は、図１におけるバンプ１１と電極２
１の接合部分を拡大した断面図である。半導体チップ１
０のパッド電極に接続して形成されたバンプ１１と、絶
縁性基板２０上に設けられた電極２１とが、異方性導電
フィルムを構成する樹脂バインダ３０に分散された導電
性ボール３１を介して電気的に接続されている。また、
上記樹脂バインダ３０はバンプ１１と電極２１を包囲し
ながら、配線基板と半導体装置を固着している。
【００４８】ここで、バンプ１１のボトム径Ａと、バン
プ１１の半導体チップ１０から接合するまでの高さ（バ
ンプ高さ）Ｈと、異方性導電フィルムを構成する樹脂バ
イダ３０のガラス転移温度以下における線膨張率Ｆ（ｍ
ｍ／℃）およびヤング率Ｅ（ｋｇｆ／ｍｍ2 ）とが、下
記式（１）で規定される範囲となるように、バンプ１１
が形成されている。式中、ａL は下限値であり、ａU は
上限値である。
【００４９】
【数３】 ａL ＜（Ａ／Ｈ）＋（１０００×Ｅ×Ｆ）＜ａU ・・・（１）
【００５０】考察およびシミュレーションを含む実験に
よれば、バンプの寸法は、上記式で規定される最適値が
あることが判明した。即ち、Ａ／Ｈの値に好ましい一定
の領域が存在し、それはＥ×Ｆの値に影響を受け、（Ａ
／Ｈ）と（１０００×Ｅ×Ｆ）の和が一定の範囲となっ
ていることが条件となる。
【００５１】具体的には、例えば、配線基板２０の平面
方向の線膨張率が半導体チップ１０の線膨張率の１０倍
程度であり、異方性導電フィルムを構成する樹脂バイン
ダ３０である熱硬化性樹脂の線膨張率が２０〜９０ｐｐ
ｍの範囲にあり、バンプ１１の高さＨが約２０μｍ〜約
４０μｍの範囲にあり、バンプ１１のボトム径Ａが８０
μｍ以下であるような場合などにおいて、
【００５２】
【数４】 １０＜（Ａ／Ｈ）＋（１０００×Ｅ×Ｆ）＜２２ ・・・（１ａ）
【００５３】の範囲が好ましい。
【００５４】また、図２に示す電子回路装置において
は、バンプ１１のボトム径Ａと、バンプ１１のピッチＬ
とが、下記式（２）で規定される範囲となるように、バ
ンプ１１が形成されている。式中、ｂ1 は第１の係数で
あり、ｂ2 は第２の係数である。
【００５５】
【数５】 （ｂ1 ×Ｌ／２）＜Ａ＜（ｂ2 ×Ｌ／２） ・・・（２）
【００５６】隣接するバンプのピッチを縮めれば縮める
ほど、形成できるバンプの数は大きくできるが、考察お
よび実験によれば、上記式（２）で規定する限界がある
ことが判った。特に、例えば上記の寸法のバンプなどに
おいて、
【００５７】
【数６】 （０．７５×Ｌ／２）＜Ａ＜（０．８５×Ｌ／２） ・・・（２ａ）
【００５８】の範囲が好ましい。
【００５９】以下に、上記の電子回路装置の製造方法に
ついて図面を参照して説明する。
【００６０】バンプの形成方法 まず、図３（ａ）〜（ｃ）および図４（ｄ）〜（ｅ）を
参照して、上記の半導体チップに対するバンプの形成方
法について説明する。図３（ａ）において、作業台４の
上にＩＣチップ１０が載置されている。作業台４は加熱
可能な構造になっている。ＩＣチップ１０には、バンプ
が形成される領域にアルミニウムパッド１００が形成さ
れ、その周囲にパシベーション１０１が形成されてい
る。ＩＣチップ１０の上部には、キャピラリ５０が配設
されている。キャピラリ５０には金線（金ワイヤ）６０
が貫通するホール５１が形成されている。キャピラリ５
０の上部には金線６０を把持するクランパ５２が配設さ
れている。図解の状態においてはクランパ５２は金線６
０の上部を把持している。キャピラリ５０は、図解しな
い昇降機構により、ＩＣチップ１０の上下方向に昇降さ
れる。図３（ａ）に図解の状態は、キャピラリ５０は上
部の位置に位置している。キャピラリ５０の先端の近傍
のＩＣチップ１０の上部に、トーチ５３が配設されてい
る。
【００６１】図３（ａ）に図解の状態において、トーチ
５３に高電圧を印加してトーチ５３からその近傍に位置
するキャピラリ５０の先端の金線６０の端部に放電によ
るスパークＳを飛ばし、キャピラリ５０の先端から突出
している金線６０の先端部に、バンプの元となる金の小
さな球（以下、金ボールという）６１を形成する。金ボ
ール６１は、図４にバンプ１１の概略構造を図解したよ
うに、キャピラリ５０の先端にほぼ球状に形成される。
【００６２】次に、図３（ｂ）に示すように、クランパ
５２を開放して金線６０の把持を解き、キャピラリ５０
をＩＣチップ１０のアルミニウムパッド１００に向けて
下降させ、キャピラリ５０の先端に形成された金ボール
６１をアルミニウムパッド１００に対して所定の圧力で
加圧して押圧する。この押圧状態において、超音波Ｖを
印加し、作業台４を加熱して、金ボール６１をアルミニ
ウムパッド１００に溶着固定する。
【００６３】次に、図３（ｃ）に示すように、キャピラ
リ５０を、次の金ボールを形成させるために必要かつ十
分な長さのテール量ｌT 分の金線６０がキャピラリ５０
の先端から突出するように、キャピラリ５０をアルミニ
ウムパッド１００から上昇させる。この時、クランパ５
２は金線６０の把持を開放状態にある。
【００６４】次に、図４（ｄ）に示すように、クランパ
５２を閉じて金線６０を把持する。その後、キャピラリ
５０を上昇させる。これにより、金線６０には張力が働
く。この張力により、金線６０の結晶領域とスパークで
出来た再結晶領域との境界において、金ボール６１の部
分と金線６０とが切断される。これにて、１個のバンプ
が形成されて、ボンディングが終了する。
【００６５】なお、キャピラリ５０の引き上げ量によっ
て、キャピラリ５０の先端からの金線６０の突出量が規
定され、それが、トーチ５３からのスパークＳによって
形成される金ボール６１の大きさを規定するから、キャ
ピラリ５０の昇降量が接合前のバンプ１１（金ボール６
１）の大きさを規定することになる。従って、本実施の
形態においては、金ボール６１の大きさをこのキャピラ
リ５０の昇降量で制御する。
【００６６】以上の方法で、必要な分の複数のバンプを
連続的に形成する。その場合、例えば、作業台４の位置
をずらしていく。この作業台４の位置をずらす量が、隣
接するバンプ１１のピッチを規定する。そこで、本実施
の形態においては、バンプ１１のボトム径Ａと、バンプ
１１のピッチＬとが、上記式（２ａ）で規定される範囲
となるように、作業台４をずらしながらバンプ１１を形
成する。
【００６７】上記で必要な複数のバンプが形成された
後、図４（ｅ）に示すように、レベリングプレート７０
を、ＩＣチップ１０の面に形成された複数のバンプ１１
の上に載置してレベリング加重をかけ、ＩＣチップ１０
の面に形成された複数のバンプ１１の高さを規定の高さ
に揃える。
【００６８】ここで、形成するバンプ１１の寸法として
は、例えば上記式（１ａ）で規定される範囲となるよう
に形成する。但し、接合時にバンプ１１の高さＨは変化
してしまうので、この変形分を予め加算した初期高さＨ
０となるように、レベリングプレート７０により全ての
バンプ１１を均一な高さに調整することが望ましい。さ
らに、上記のレベリング動作時においても変形されるの
で、レベリング動作前の大きさがこの分を考慮した大き
さとなるようにボンディングを行うことが望ましい。
【００６９】配線基板の形成方法 次に、図１および図２に示す電極（ランド）２１が形成
された配線基板２の形成方法について述べる。電極２１
は、上述したＩＣチップ１０の複数のバンプ１１の位置
と対向する位置に、例えば、アルミニウム、銅などの導
電性金属を用いて、バンプ１１と同じピッチＬで、高さ
Ｈｄで形成される。
【００７０】本実施の形態においては、電極２１を、例
えば、基礎となる部分として、例えば、銅で形成し、そ
の上にニッケルメッキを施し、さらに、その上に金メッ
キを施して形成した。基礎となる銅は、バンプ１１の金
よりは固い導電性金属である。電極２１の基礎となる導
電性金属は、接合時にバンプ１１が押しつけられたとき
に、バンプ１１は変形して接合するが、電極２１は変形
しないだけの高い剛性を持つことが望ましい。銅をその
他の金属、例えば、アルミニウムに代えることもでき
る。最外周に金メッキを施しているのは、金のバンプ１
１と接合したとき、共に柔らかい金属なので接合能力を
高め、かつ、腐食防止のためである。中間のニッケルメ
ッキは、銅の表面に金メッキを安定に行えるようにする
ためである。
【００７１】電子回路装置装置の形成方法 次に、図１および図２に示すような、ＩＣチップ１０の
パッド電極にバンプ１１が形成された半導体装置１を、
絶縁性基板２０上に電極２１が設けられた配線基板２上
に異方性導電フィルム３により実装、固着した電子回路
装置の形成方法について述べる。
【００７２】（ａ）ＩＣチップ１０と同じサイズの異方
性導電フィルム３を準備する。異方性導電フィルム３の
樹脂バインダとしては、例えば、熱硬化性の接着材、例
えば、エポキシ樹脂などを用いる。
【００７３】（ｂ）この異方性導電フィルム３を配線基
板２の電極２１が形成された面に置き、仮止め処理など
を行った後、ＩＣチップ１０のバンプ１１が形成された
面を、配線基板２の電極２１が形成された面に対向さ
せ、対応する位置の電極２１とバンプ１１とを位置合わ
せして、異方性導電フィルム３上にＩＣチップ１０を戴
置する。
【００７４】（ｃ）バンプ１１が形成されたＩＣチップ
１０の上面から加熱および加圧して、異方性導電フィル
ム３を押しつぶし、当該異方性導電フィルム３中の導電
性ボール３１を介してバンプ１１と電極２１とを電気的
に接続させる（仮圧着工程）。
【００７５】（ｄ）バンプ１１が形成されたＩＣチップ
１０の上面から加熱して、異方性導電フィルム３の樹脂
バインダ３０を、バンプ１１と電極２１を包囲した状態
で固化させて、バンプ１１が形成されたＩＣチップ１０
を配線基板２上に固着する（本圧着工程）。本圧着工程
における印加温度は、通常、仮圧着工程の処理温度より
も高い温度であり、例えば異方性導電フィルム３の樹脂
バインダ３０のガラス転移温度以上の温度とする。ま
た、本圧着工程および仮圧着工程の印加圧力は、特に限
定はないがＩＣチップが破壊されない程度とし、例えば
３〜５ｋｇ／ｃｍ2 とする。
【００７６】異方性導電フィルムを構成する樹脂バイン
ダのヤング率および線膨張率の例を表１に示した。
【００７７】
【表１】
【００７８】なお、熱応力の回避を課題とする本発明に
おいては、異方性導電フィルムを構成する樹脂バインダ
３０の線膨張率Ｆおよびヤング率Ｅの大きさが重要であ
るが、本実施の形態に適用する樹脂バインダ３０として
は、表１に例示したような、線膨張率Ｆ（ｍｍ／℃）が
２０×１０-6〜６０×１０-6程度の範囲にあるもの、ヤ
ング率（ｋｇｆ／ｍｍ2 ）が２００〜４００程度のもの
を好ましく使用できる。
【００７９】以上により、図１に図解した構造の、半導
体装置１が形成される。すなわち、ＩＣチップ１０のバ
ンプ１１が対応する配線基板２の電極２１と電気的に接
続している状態で、バンプ１１と電極２１を包囲し、そ
の状態で配線基板２とＩＣチップ１０（半導体装置１）
とが固着されている。
【００８０】（実施例１）図５は、樹脂バインダ３０と
して、表１に例示した樹脂Ａ〜Ｄを用いて、バンプのボ
トム径を７３μｍ、バンプ高さを２４．８μｍとして、
図１に図解した電子回路装置を形成し、−２５〜１２５
°Ｃの範囲で温度サイクル試験を行って電子回路装置が
破壊に至るまでの熱疲労寿命を検査した結果を示す。
【００８１】図５は、横軸に温度サイクルをとり、縦軸
にバンプに発生する相当応力の値（ｋｇｆ／ｍｍ2 ）を
とった。なお、相当応力とは、ｖｏｎ Ｍｉｓｅｓｓの
応力を意味する。
【００８２】図５に図解した結果から、樹脂バインダ３
０の種類を変更して線膨張率やヤング率が変わると、バ
ンプに発生する相当応力の値が変化し、相当応力が大き
い程寿命が短くなるという結果が得られた。従って、上
記電子回路装置の接続信頼性を高めるためには、接合界
面に発生する応力振幅を小さくすることが重要となる。
【００８３】（実施例２）図６は、上記電子回路装置
に、マイナスの温度荷重がかけられた場合の変形の様子
を模式的に示す断面図である。バンプが設けられた半導
体チップ１０が、配線基板の絶縁性基板２０上に設けら
れた電極（不図示）上に、樹脂バインダ３０中に導電性
ボールが分散された異方性導電フィルムを介して、バン
プ、電極、導電性ボールよりなる接合部Ｊにより実装、
固着されている。配線基板の主体となる絶縁性基板２０
と、半導体チップ１０の線膨張率が異なり、半導体チッ
プ１０の熱膨張率が絶縁性基板２０の平面方向の熱膨張
率の１／１０程度である。製造時には、樹脂バインダの
固化の目的などで熱が印加されており、この高温での状
態が歪みゼロの相対位置となるため、半導体装置の不使
用時（冷却時）にはマイナスの温度荷重された状態とな
り、半導体チップ１０よりも絶縁性基板２０の収縮量が
大きいので下側に反ってしまう。
【００８４】上記のような状態において、配線基板の電
極と半導体チップのバンプの接合面にかかる応力を、バ
ンプの高さを変更したものについて測定した。シリコン
ＩＣチップのサイズは９ｍｍ×９ｍｍ、厚さ０．４ｍｍ
であり、バンプはボトム径７３μｍ、トップ径（図２に
おけるＢに相当する）５５μｍとした。配線基板は、Ｆ
Ｒ−４（４層積層型）、厚さ０．７ｍｍ（ビルドアップ
層５０μｍを含む）とした。また、異方性導電フィルム
は、樹脂バインダがエポキシ樹脂であり、５μｍの径の
ポリプロピレンボールに金メッキが施された導電性ボー
ルを分散してフィルム状に加工したものを用いた。結果
を図７に示す。
【００８５】図７に示すように、異方性導電フィルムに
より半導体チップを配線基板上に持そうして得た電子回
路装置において、相当応力が最小値となるような最適な
バンプ高さの範囲（本実施例では３５μｍ近傍）がある
ことが確認された。
【００８６】上記の相当応力が最小値を持つ理由につい
て、図８および図９を参照して以下に考察する。
【００８７】図８（ａ）〜（ｃ）はバンプ１１と電極２
１とにかかる応力を図解した図であり、図８（ｂ）およ
び（ｃ）が（ａ）中のＸ部の拡大図に相当する。
【００８８】バンプ１１の高さが高くなるということ
は、異方性導電フィルム３の厚さが厚いことをも意味す
る。すなわち、異方性導電フィルム３の圧縮力または収
縮力としての寄与度が大きくなる。例えば、冷却されて
バンプ１１の周辺の樹脂バインダ３０が収縮した場合、
樹脂バインダ３０の厚み方向の総収縮量は、樹脂バイン
ダ３０の厚さに比例するので、総収縮量が増加する。
【００８９】この収縮量がバンプ１１全体に均等に振り
分けられる場合は、単位長さ当たり（単位厚み方向の長
さ当たり）の収縮量が同じになるため、バンプ１１の応
力が増加することはない。実際には、この現象は樹脂バ
インダ３０から受ける収縮力がバンプ１１を収縮させる
のに限定された部分、換言すれば、バンプ１１と導電性
ボール３１との接触箇所付近に集中するので、バンプ１
１の高さが高くなると、すなわち、図８（ｃ）に図解し
たように、図８（ｂ）より、樹脂バインダ３０の厚みが
厚い場合に、バンプ１１にかかる応力が増加するために
起こるものである。
【００９０】図８（ｃ）において、バンプ１１と導電性
ボール３１との接触箇所（破線の○印で示したＹ部）に
歪みが局所的に集中する。
【００９１】次に、図９（ａ）〜（ｃ）を参照してバン
プ１１の高さが低い場合を考える。図９（ａ）〜（ｃ）
はバンプ１１と電極２１とにかかる応力を図解した図で
あり、図９（ｂ）および（ｃ）が（ａ）中のＸ部の拡大
図に相当する。
【００９２】バンプ１１の高さが低いということは、線
膨張率の小さなＩＣチップ１０と、線膨張率の大きな配
線基板２とが接近することを意味する。その結果、図９
（ｂ）および（ｃ）に図解したように、バンプ１１には
剪断力が発生する。バンプ１１の高さが低いと、ＩＣチ
ップ１０と配線基板２とによるバイメタル構造が接近す
るため、マイナスの温度荷重かかけられた場合の電子回
路装置全体での反り量が大きくなり、単位体積当たりの
剪断力が増加する。これにより、ＩＣチップ１０とバン
プ１１の接合部およびバンプ１１と導電性ボール３１の
接触箇所それぞれに発生する剪断力が増加することにな
る。
【００９３】図９（ｃ）に図解したように、バンプ１１
の高さが高くなると、ＩＣチップ１０と配線基板２との
距離が遠くなるので、バイメタル構造としての反り量は
図９（ｂ）とは逆に減少することになる。これにより、
単位体積当たりの剪断力が減少し、ＩＣチップ１０とバ
ンプ１１の接合部およびバンプ１１と導電性ボール３１
の接触箇所それぞれに発生する剪断力がすることにな
る。
【００９４】なお、上記の剪断応力や前述の圧縮力は、
ＩＣチップ１０とバンプ１１の接合部およびバンプ１１
と導電性ボール３１の接触箇所に集中してしまうが、図
１０のＺ部に示すように、導電性ボール３１がＩＣチッ
プよりも柔らかい材質で形成されていたり、導電性ボー
ルが完全には固定されておらず、多少ずれたりすること
ができる場合に、少しではあるが上記剪断応力を緩和す
る効果を有しており、バンプ１１と導電性ボール３１の
接触箇所にかかる応力がＩＣチップ１０とバンプ１１の
接合部に比較してやや小さめにでる。そのため、相当応
力の最大値はＩＣチップ１０とバンプ１１の接合部にで
ることが多く、バンプの根本部の断面積（あるいはバン
プのボトム径）によっても左右されることになる。
【００９５】上記のように、バンプ接合部には異方性導
電フィルムの樹脂バインダの収縮による応力と、反りに
よる剪断応力がかかり、それぞれの相関から、バンプ接
合部にかかる応力に最小値が存在する。熱疲労寿命は、
図５に示すように、バンプ１１部に発生する相当応力に
相当強い相関を持つので、図７に図解したように、相当
応力に対してバンプ１１の高さが最小値を示すことは、
電子回路装置の熱応力に対する信頼性を最適にする最適
なバンプ１１の高さが存在することを意味する。
【００９６】（実施例３）本願発明者は、そのようなバ
ンプ１１の高さの最適値を求める実験を行った。図１１
および図１２にその結果を示す。図１１は、横軸にバン
プの高さをとり、縦軸に相当応力をとり、異方性導電フ
ィルム中の導電性ボール３１を介してバンプ１１が電極
２１と接合している構造において、バンプ１１のボトム
径Ａを、Ａ＝５０μｍ（●）、６０μｍ（□）、７３μ
ｍ（○）と変化させたときのバンプの高さと相当応力の
関係を示すグラフである。バンプ径以外の条件は、異方
性導電フィルムの樹脂バインダをエポキシ樹脂とし、ガ
ラス転移温度以下における熱膨張係数が２８×１０-6ｍ
ｍ／℃、ヤング率が３００ｋｇｆ／ｍｍ2 、ポアソン比
が０．４とした。
【００９７】図１１から、同じボトム径Ａにおいて、バ
ンプの高さに応じて相当応力が最小になる最適値がある
ことが判る。さらに、バンプのボトム径Ａが小さくなる
と、相当応力の最小値が大きくなることが判る。
【００９８】図１１のグラフを考察すると、２本の点線
で示したように、導電性ボール３１を介してバンプ１１
を電極２１に接合させている時のバンプの高さＨと、ボ
トム径Ａとの間に、Ａ／Ｈ＝一定になる、最適なバンプ
の高さＨと、最適なバンプのボトム径Ａが存在すること
が判った。
【００９９】また、図１２は、横軸にバンプの高さをと
り、縦軸に相当応力をとり、異方性導電フィルム中の導
電性ボール３１を介してバンプ１１が電極２１と接合し
ている構造において、バンプ１１のボトム径Ａを７３μ
ｍに固定し、樹脂バインダの特性を変化させたときのバ
ンプの高さと相当応力の関係を示すグラフである。図
中、○の樹脂バインダ特性はガラス転移温度以下におけ
る熱膨張係数が２８×１０-6ｍｍ／℃、ヤング率が３０
０ｋｇｆ／ｍｍ2 、ポアソン比が０．４であり、■の樹
脂バインダ特性はガラス転移温度以下における熱膨張係
数が５０×１０-6ｍｍ／℃、ヤング率が２２４．３４ｋ
ｇｆ／ｍｍ2 、ポアソン比が０．４である。
【０１００】上記のように、Ａ／Ｈの範囲は、異方性導
電フィルムの特性に影響を受け、樹脂バインダ３０のガ
ラス転移温度以下における線膨張率Ｆ（ｍｍ／℃）と、
そのときのヤング率Ｅ（ｋｇｆ／ｍｍ2 ）に依存し、下
記式を満足する範囲である下限値ａL 、上限値ａU 内が
最適なバンプの寸法になることが上記実験から求められ
た。
【０１０１】
【数７】 ａL ＜（Ａ／Ｈ）＋（１０００×Ｅ×Ｆ）＜ａU ・・・（１）
【０１０２】図１０に図解した結果から、上記の特性の
異方性導電フィルムを用いた場合、Ａ＝７３μｍ、Ｈ＝
３５μｍが、各種のボトム径Ａについて考察した結果、
最適な値である。
【０１０３】表１に図解したような各種の樹脂バインダ
３０の線膨張率Ｆおよびヤング率Ｅ、各種のバンプのボ
トム径Ａおよび高さＨについて実験を行った結果、下記
式で示される範囲が好ましいバンプ１１の高さＨとボト
ム径Ａであることが判った。すなわち、式１において、
ａL ≒１０、ａU ≒２２である。
【０１０４】
【数８】 １０＜（Ａ／Ｈ）＋（１０００×Ｅ×Ｆ）＜２２ ・・・（１ａ）
【０１０５】また別の観点から考察すると、バンプのボ
トム径Ａは大きいほど、相当応力を低下させることがで
き、電子回路装置の熱応力に対する信頼性を向上させる
ことができる。しかしながら、隣接するバンプ１１、お
よび、隣接する電極２１との間隔の制限から、ボトム径
Ａを無制限に大きくすることができない。図２に図解し
たように、隣接するバンプのピッチをＬ（μｍ）で表す
と、下記式で示される範囲がＩＣチップ１０と配線基板
２とを接合できる許容範囲であることが判った。
【０１０６】
【数９】 （ｂ1 ×Ｌ／２）＜Ａ＜（ｂ2 ×Ｌ／２） ・・・（２）
【０１０７】本願発明者の実験によれば、係数ｂ1 ＝
０．７５、係数ｂ2 ＝０．８５とすると、熱応力に対し
て信頼性が高く、寿命が長いフリップチップが実現でき
ることが判明した。
【０１０８】
【数１０】 （０．７５×Ｌ／２）＜Ａ＜（０．８５×Ｌ／２） ・・・（２ａ）
【０１０９】従って、基本的には、式（１）と式（２）
（あるいは、式（１ａ）と式（２ａ））とを満足するバ
ンプを形成すればよいことが判った。
【０１１０】なお、バンプの最適な高さは、厳密にはバ
ンプの高さＨと配線基板の電極２１の高さＨｄの両者に
支配される。本実施の形態においては、電極２１の高さ
Ｈｄを、例えば、銅の厚さ６μｍ、ニッケルメッキの厚
さ４〜５μｍ、金メッキの厚さ０．０２μｍの合計、Ｈ
ｄ≒１０〜１１μｍ程度を前提にしてバンプの高さＨを
考察した。従って、電極２１の高さＨｄが上述した高さ
より低い場合は、バンプ１１の高さをその分だけ高くす
ることができる。
【０１１１】本発明は上記に限定されない。例えば、電
極２１として、銅（厚さ６μｍ）、ニッケルメッキ（厚
さ４〜５μｍ）、金メッキ（厚さ０．０２μｍ）を用
い、バンプ１１として金を用い、異方性導電フィルム３
の樹脂バインダ３０として表１に例示したものを用いた
実施の形態について述べたが、本発明はこれらの実施の
形態に限定されることなく、種々の材料、厚さについて
適用できる。また、本発明の半導体チップとして、シリ
コンチップを用いたＩＣチップ１０について述べたが、
半導体チップとしては、シリコンを用いたものには限定
されない。例えば、化合物半導体を用いたチップであっ
てもよい。その他、本発明の要旨を逸脱いない範囲で種
々の変更が可能である。
【０１１２】
【発明の効果】本発明によれば、異方性導電フィルムを
介して半導体チップのバンプと配線基板の電極とが接合
された電子回路装置、熱応力がかかっても、半導体集積
回路チップに形成された突起電極（バンプ）と配線基板
に形成された配線基板との接合が不良になったり、接合
喪失が起こることを回避する、条件が見いだされた。
【０１１３】本発明によれば、そのような条件に基づ
き、信頼性の高いフリップチップ型の電子回路装置が提
供できた。
【０１１４】また本発明によれば、そのような電子回路
装置の製造方法が提供された。
【図面の簡単な説明】
【図１】図１は、本発明に係る電子回路装置の断面図で
ある。
【図２】図２は、図１におけるバンプと電極の接合部分
を拡大した断面図である。
【図３】図３（ａ）〜（ｃ）は、電極と接合する前のバ
ンプの基本的な形成方法を図解した部分図である。
【図４】図４（ｄ）〜（ｅ）は、電極と接合する前のバ
ンプの基本的な形成方法を図解した他の部分図である。
【図５】図５は、実施例１に係る電子回路装置のバンプ
部に係る相当応力と寿命の関係を示したグラフである。
【図６】図６は、マイナスの温度荷重がかかった場合
に、電子回路装置を構成する配線基板、ＩＣチップ、異
方性導電フィルムの線膨張率の相違による反りの発生の
様子を示す図である。
【図７】図７は、実施例２において、バンプの高さを変
更したときのバンプ部に発生する相当応力の関係を示し
たグラフである。
【図８】図８（ａ）〜（ｃ）は、バンプの高さが高いと
きのバンプと電極の配線パターンとのかかる応力を図解
した図である。
【図９】図９（ａ）〜（ｃ）は、バンプの高さが低いと
きのバンプと電極の配線パターンとのかかる応力を図解
した図である。
【図１０】図１０は、バンプにかかる剪断応力が異方性
導電フィルム中の導電性ボールにより緩和される機構を
説明するための模式断面図である。
【図１１】図１１は、樹脂バインダ条件を一定とし、バ
ンプが電極と接触している時のバンプのボトム径を変化
させたときのバンプの高さと相当応力の関係を示すグラ
フである。
【図１２】図１２は、バンプのボトム径条件を一定と
し、樹脂バインダ特性を変化させたときのバンプの高さ
と相当応力の関係を示すグラフである。
【符号の説明】
１…半導体装置、１０…半導体チップ、１１…バンプ、
２…配線基板、２０…絶縁性基板、２１…電極（ラン
ド）、３…異方性導電フィルム、３０…樹脂バインダ、
３１…導電性ボール、４…作業台、５０…キャピラリ、
５１…ホール、５２…クランパ、５３…トーチ、６０…
金線、６１…金ボール、７０…レベリングプレート、１
００…アルミニウムパッド、１０１…パッシベーション
膜。
フロントページの続き (72)発明者 本多 位行 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5E319 AA03 AB05 AC17 BB16 CC61 GG11 5F044 KK01 LL09 QQ02

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】複数の電極が形成された配線基板と、複数
    のバンプが形成された半導体集積回路チップとを有し、
    異方性導電フィルムを介して、対応する位置の電極とバ
    ンプとが接合され、さらに、上記異方性導電フィルムに
    より、電極とバンプとの接合部分が包囲され、かつ、上
    記配線基板と上記半導体集積回路チップとが接着されて
    いる電子回路装置であって、 上記電極と接合している上記バンプのボトム径Ａと、上
    記バンプの上記半導体集積回路チップから上記電極と接
    合するまでの高さＨと、上記異方性導電フィルムを構成
    する樹脂成分のガラス転移温度以下における線膨張率Ｆ
    （ｍｍ／℃）およびヤング率Ｅ（ｋｇｆ／ｍｍ2 ）と
    が、下記式（１）で規定される範囲となるように、上記
    バンプが形成されている電子回路装置。 ａL ＜（Ａ／Ｈ）＋（１０００×Ｅ×Ｆ）＜ａU ・・・（１） 但し、ａL は下限値であり、 ａU は上限値である。
  2. 【請求項２】上記異方性導電フィルムを構成する樹脂成
    分は熱硬化性樹脂である請求項１に記載の電子回路装
    置。
  3. 【請求項３】上記バンプは金を含み、 上記電極は導電性金属である請求項１に記載の電子回路
    装置。
  4. 【請求項４】上記下限値ａL は約１０であり、上記上限
    値ａU は約２２である請求項１に記載の電子回路装置。
  5. 【請求項５】複数の電極が形成された配線基板と、複数
    のバンプが形成された半導体集積回路チップとを有し、
    異方性導電フィルムを介して、対応する位置の電極とバ
    ンプとが接合され、さらに、上記異方性導電フィルムに
    より、電極とバンプとの接合部分が包囲され、かつ、上
    記配線基板と上記半導体集積回路チップとが接着されて
    いる電子回路装置であって、 上記バンプが上記電極と接合しているバンプのボトム径
    Ａと、バンプのピッチＬとが、下記式（２）で規定され
    る範囲となるように、上記バンプが形成されている電子
    回路装置。 （ｂ1 ×Ｌ／２）＜Ａ＜（ｂ2 ×Ｌ／２） ・・・（２） 但し、ｂ1 は第１の係数であり、 ｂ2 は第２の係数である。
  6. 【請求項６】上記第１の係数ｂ1 は約０．７５であり、
    上記第２の係数ｂ2 は約０．８５である請求項５に記載
    の電子回路装置。
  7. 【請求項７】複数の電極が形成された配線基板と、複数
    のバンプが形成された半導体集積回路チップとを有し、
    異方性導電フィルムを介して、対応する位置の電極とバ
    ンプとが接合され、さらに、上記異方性導電フィルムに
    より、電極とバンプとの接合部分が包囲され、かつ、上
    記配線基板と上記半導体集積回路チップとが接着されて
    いる電子回路装置であって、 上記電極と接合している上記バンプのボトム径Ａと、上
    記バンプの上記半導体集積回路チップから上記電極と接
    合するまでの高さＨと、上記異方性導電フィルムを構成
    する樹脂成分のガラス転移温度以下における線膨張率Ｆ
    （ｍｍ／℃）およびヤング率Ｅ（ｋｇｆ／ｍｍ2 ）と
    が、下記式（３）で規定される範囲となるように、上記
    バンプが形成されており、かつ、 上記バンプのボトム径Ａと、バンプのピッチＬとが、下
    記式（４）で規定される範囲となるように、上記バンプ
    が形成されている電子回路装置。 ａL ＜（Ａ／Ｈ）＋（１０００×Ｅ×Ｆ）＜ａU ・・・（３） （ｂ1 ×Ｌ／２）＜Ａ＜（ｂ2 ×Ｌ／２） ・・・（４） 但し、ａL は下限値であり、 ａU は上限値であり、 ｂ1 は第１の係数であり、 ｂ2 は第２の係数である。
  8. 【請求項８】上記異方性導電フィルムを構成する樹脂成
    分は熱硬化性樹脂である請求項７に記載の電子回路装
    置。
  9. 【請求項９】上記バンプは金を含み、 上記電極は導電性金属である請求項７に記載の電子回路
    装置。
  10. 【請求項１０】上記下限値ａL は約１０であり、上記上
    限値ａU は約２２である請求項７に記載の電子回路装
    置。
  11. 【請求項１１】上記第１の係数ｂ1 は約０．７５であ
    り、上記第２の係数ｂ2 は約０．８５である請求項７に
    記載の電子回路装置。
  12. 【請求項１２】複数の電極が形成された配線基板と、複
    数のバンプが形成された半導体集積回路チップとを有
    し、異方性導電フィルムを介して、対応する位置の電極
    とバンプとが接合され、さらに、上記異方性導電フィル
    ムにより、電極とバンプとの接合部分が包囲され、か
    つ、上記配線基板と上記半導体集積回路チップとが接着
    されている電子回路装置の製造方法であって、 （ａ）バンプを形成する工程であって、上記バンプが上
    記電極と接合した時のバンプのボトム径をＡとし、隣接
    するバンプのピッチ（距離）をＬとしたとき、下記式
    （５）で規定されるピッチで隣接するバンプを形成し、
    かつ、 （ｂ1 ×Ｌ／２）＜Ａ＜（ｂ2 ×Ｌ／２） ・・・（５） 但し、ｂ1 は第１の係数であり、ｂ2 は第２の係数であ
    り、個々のバンプの寸法を、上記ボトム径をＡとし、上
    記バンプの上記半導体集積回路チップから上記電極と接
    合するまでの高さをＨとし、上記異方性導電フィルムを
    構成する樹脂成分のガラス転移温度以下における線膨張
    率をＦ（ｍｍ／℃）とし、そのときのヤング率をＥ（ｋ
    ｇｆ／ｍｍ2 ）としたときに、下記式（６）で規定され
    る範囲になるようにするため、上記電極と接合する前の
    バンプの初期高さＨ０を上記接合によって変形する分を
    加算した高さに形成し、上記で電極と接合することによ
    り上記ボトム径Ａとなるように上記バンプをほぼ球状に
    形成する工程と、 ａL ＜（Ａ／Ｈ）＋（１０００×Ｅ×Ｆ）＜ａU ・・・（６） 但し、ａL は下限値であり、 ａU は上限値である、 （ｂ）上記バンプの形成工程と別個に行う上記配線基板
    に電極を形成する工程であって、上記式（５）で規定さ
    れるピッチで隣接する電極を形成し、かつ、個々の電極
    について、電極の頭部の大きさが上記バンプのボトム径
    Ａと同等またはそれ以上に形成する工程と、 （ｃ）上記電極が形成された上記配線基板の面上におい
    て上記電極上に異方性導電フィルムを設ける工程と、 （ｄ）上記バンプと上記電極とを位置合わせして、上記
    異方性導電フィルム上に上記バンプが形成された半導体
    集積回路チップを戴置する工程と、 （ｅ）上記バンプが形成された半導体集積回路チップの
    上面から加圧して、上記異方性導電フィルムを介して上
    記バンプと上記電極とを電気的に接続させる工程と、 （ｆ）上記半導体装置の上面から加熱して上記異方性導
    電フィルムを固化させて上記バンプが形成された半導体
    集積回路チップを固着する工程とを有する電子回路装置
    の製造方法。
  13. 【請求項１３】上記異方性導電フィルムを固化させると
    きの加熱温度は上記異方性導電フィルムを構成する樹脂
    成分のガラス転移温度より高い温度である請求項１２に
    記載の電子回路装置の製造方法。
  14. 【請求項１４】上記バンプは金を含み、 上記電極は導電性金属である請求項１２に記載の電子回
    路装置の製造方法。
  15. 【請求項１５】上記下限値ａL は約１０であり、上記上
    限値ａU は約２２である請求項１２に記載の電子回路装
    置の製造方法。
  16. 【請求項１６】上記第１の係数ｂ1 は約０．７５であ
    り、上記第２の係数ｂ2 は約０．８５である請求項１２
    に記載の電子回路装置の製造方法。
JP2000376533A 2000-12-11 2000-12-11 電子回路装置およびその製造方法 Pending JP2002184811A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000376533A JP2002184811A (ja) 2000-12-11 2000-12-11 電子回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000376533A JP2002184811A (ja) 2000-12-11 2000-12-11 電子回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002184811A true JP2002184811A (ja) 2002-06-28

Family

ID=18845379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000376533A Pending JP2002184811A (ja) 2000-12-11 2000-12-11 電子回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002184811A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006100909A1 (ja) * 2005-03-23 2008-09-04 松下電器産業株式会社 半導体装置及びその製造方法
US8043709B2 (en) 2003-06-25 2011-10-25 Hitachi Chemical Co., Ltd. Circuit connecting material, film-like circuit connecting material using the same, circuit member connecting structure, and method of producing the same
EP2402985A1 (en) * 2009-02-27 2012-01-04 Sony Chemical & Information Device Corporation Method of producing semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210316A (ja) * 1988-06-29 1990-01-16 Sumitomo Bakelite Co Ltd 液晶表示装置
JPH03190248A (ja) * 1989-12-20 1991-08-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH06268016A (ja) * 1993-03-11 1994-09-22 Fuji Electric Co Ltd 集積回路装置の実装方法
JPH10107085A (ja) * 1996-10-01 1998-04-24 Sony Corp 回路基板及び表面実装型電子部品の実装方法
JPH10135218A (ja) * 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ及びバンプ形成方法
JP2000164637A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd 実装部寿命予測方法及びはんだ形状
JP2000260792A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210316A (ja) * 1988-06-29 1990-01-16 Sumitomo Bakelite Co Ltd 液晶表示装置
JPH03190248A (ja) * 1989-12-20 1991-08-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH06268016A (ja) * 1993-03-11 1994-09-22 Fuji Electric Co Ltd 集積回路装置の実装方法
JPH10107085A (ja) * 1996-10-01 1998-04-24 Sony Corp 回路基板及び表面実装型電子部品の実装方法
JPH10135218A (ja) * 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ及びバンプ形成方法
JP2000164637A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd 実装部寿命予測方法及びはんだ形状
JP2000260792A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043709B2 (en) 2003-06-25 2011-10-25 Hitachi Chemical Co., Ltd. Circuit connecting material, film-like circuit connecting material using the same, circuit member connecting structure, and method of producing the same
US8202622B2 (en) 2003-06-25 2012-06-19 Hitachi Chemical Co., Ltd. Circuit connecting material, film-form circuit connecting material using the same, circuit member connecting structure and method of manufacturing the same
US8501045B2 (en) 2003-06-25 2013-08-06 Hitachi Chemical Company, Ltd. Circuit connecting material, film-form circuit connecting material using the same, circuit member connecting structure and method of manufacturing the same
JPWO2006100909A1 (ja) * 2005-03-23 2008-09-04 松下電器産業株式会社 半導体装置及びその製造方法
EP2402985A1 (en) * 2009-02-27 2012-01-04 Sony Chemical & Information Device Corporation Method of producing semiconductor device
CN102334182A (zh) * 2009-02-27 2012-01-25 索尼化学&信息部件株式会社 半导体装置的制造方法
EP2402985A4 (en) * 2009-02-27 2014-01-22 Sony Chem & Inf Device Corp METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
US9368374B2 (en) 2009-02-27 2016-06-14 Dexerials Corporation Method of manufacturing semiconductor device
US9524949B2 (en) 2009-02-27 2016-12-20 Dexerials Corporation Semiconductor device having semiconductor chip affixed to substrate via insulating resin adhesive film

Similar Documents

Publication Publication Date Title
US7005743B2 (en) Semiconductor device using bumps, method for fabricating same, and method for forming bumps
US10879203B2 (en) Stud bump structure for semiconductor package assemblies
KR100686315B1 (ko) 전자 회로 장치의 제조 방법
US7750466B2 (en) Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
JP3450236B2 (ja) 半導体装置及びその製造方法
US6396155B1 (en) Semiconductor device and method of producing the same
JP2016162814A (ja) 半導体パッケージ及びはんだ実装方法
JP4129837B2 (ja) 実装構造体の製造方法
US6881612B2 (en) Method of bonding a semiconductor element to a substrate
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2002184811A (ja) 電子回路装置およびその製造方法
JP3022151B2 (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3180041B2 (ja) 接続端子及びその形成方法
JPH07153796A (ja) 半導体実装装置およびその製造方法
JP2856197B2 (ja) Ｂｇａ接続構造
JP2002057242A (ja) エリアアレイ型半導体パッケージ
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPH05235098A (ja) フリップチップ実装方法
US7759791B2 (en) High density IC module
JP2001015630A (ja) Ｂｇａ型半導体パッケージ及びその製造方法
TWI249823B (en) Semiconductor package and method for fabricating the same
JPH088511A (ja) Ｂｇａパッケージとその製造方法
JPH11224888A (ja) 半導体装置およびその製造方法
JP2000232121A (ja) 半導体装置のバンプ電極形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706