JPH06268016A - 集積回路装置の実装方法 - Google Patents
集積回路装置の実装方法Info
- Publication number
- JPH06268016A JPH06268016A JP4973693A JP4973693A JPH06268016A JP H06268016 A JPH06268016 A JP H06268016A JP 4973693 A JP4973693 A JP 4973693A JP 4973693 A JP4973693 A JP 4973693A JP H06268016 A JPH06268016 A JP H06268016A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- chip
- bump electrode
- wiring conductor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Abstract
(57)【要約】
【目的】バンプ電極を備える集積回路装置のフリップチ
ップを実装する際の位置ずれによる実装不良の発生を防
止する。 【構成】集積回路のチップ10のバンプ電極11を配線基板
等の実装相手方20の配線導体21に接続して実装するため
に、配線導体21側のバンプ電極11と対応する個所に窓を
明ける等の手段で凹所22を設け、実装に際してはこの凹
所22にバンプ電極11の先端を嵌め合わせることによりチ
ップ10を実装相手方20に対しいわゆる自己整合により正
確に位置決めした後、バンプ電極11を例えばはんだ付け
により配線導体21と接合することにより、実装位置のず
れによってバンプ電極11が対応する配線導体21の隣にも
接続されるような実装不良の発生を防止する。
ップを実装する際の位置ずれによる実装不良の発生を防
止する。 【構成】集積回路のチップ10のバンプ電極11を配線基板
等の実装相手方20の配線導体21に接続して実装するため
に、配線導体21側のバンプ電極11と対応する個所に窓を
明ける等の手段で凹所22を設け、実装に際してはこの凹
所22にバンプ電極11の先端を嵌め合わせることによりチ
ップ10を実装相手方20に対しいわゆる自己整合により正
確に位置決めした後、バンプ電極11を例えばはんだ付け
により配線導体21と接合することにより、実装位置のず
れによってバンプ電極11が対応する配線導体21の隣にも
接続されるような実装不良の発生を防止する。
Description
【０００１】
【産業上の利用分野】本発明は外部との接続用にバンプ
電極と呼ばれる金属の突起電極を備える集積回路装置の
いわゆるフリップチップを配線基板等の実装相手方にチ
ップの状態のままで実装する方法に関する。
電極と呼ばれる金属の突起電極を備える集積回路装置の
いわゆるフリップチップを配線基板等の実装相手方にチ
ップの状態のままで実装する方法に関する。
【０００２】
【従来の技術】周知のように汎用の集積回路装置はその
チップをパッケージに収納した状態で一般に市販される
が、特定の用途向けの集積回路装置は外部接続用のバン
プ電極を備えたフリップチップの形で供給して、相手方
とはいわゆるチップ実装をする方が実装に要するスペー
スを縮小しかつ集積回路装置を利用する量産電子装置の
コストを下げる上で有利である。
チップをパッケージに収納した状態で一般に市販される
が、特定の用途向けの集積回路装置は外部接続用のバン
プ電極を備えたフリップチップの形で供給して、相手方
とはいわゆるチップ実装をする方が実装に要するスペー
スを縮小しかつ集積回路装置を利用する量産電子装置の
コストを下げる上で有利である。
【０００３】このチップ実装ではフリップチップのはん
だ，金，銅等の金属のバンプ電極を配線基板等の相手方
の配線導体とふつうは加熱状態で接合ないし圧接するこ
とによって取り付けと接続を同時に完了させる。以下、
図３を参照してよく知られていることではあるがこのチ
ップ実装の要領をバンプ電極の金属がはんだの場合につ
いてごく簡単に説明する。
だ，金，銅等の金属のバンプ電極を配線基板等の相手方
の配線導体とふつうは加熱状態で接合ないし圧接するこ
とによって取り付けと接続を同時に完了させる。以下、
図３を参照してよく知られていることではあるがこのチ
ップ実装の要領をバンプ電極の金属がはんだの場合につ
いてごく簡単に説明する。
【０００４】図３(a) に実装前の状態を示す。集積回路
装置のチップ10側には数十個程度のはんだのバンプ電極
11が並べて設けられ、印刷配線基板等である相手方20側
には銅等の配線導体21がバンプ電極11に対応して配設さ
れており、チップ10は図示のようにその表面を下方に向
けたフェースダウンボンディングにより実装される。図
３(b) に実装後の状態を示す。実装の際には図３(a) の
バンプ電極11の先端を配線導体21に接触させた状態でチ
ップ10側または配線基板20側から加熱してこの例ではバ
ンプ電極11のはんだを溶融させ、かつチップ10を配線基
板20に対し軽く押し付けて図のようにバンプ電極11を配
線導体21にはんだ付けする。これにより前述のようにチ
ップ10の配線基板20への取り付けと集積回路装置の配線
導体21に対する接続が同時に果たされる。
装置のチップ10側には数十個程度のはんだのバンプ電極
11が並べて設けられ、印刷配線基板等である相手方20側
には銅等の配線導体21がバンプ電極11に対応して配設さ
れており、チップ10は図示のようにその表面を下方に向
けたフェースダウンボンディングにより実装される。図
３(b) に実装後の状態を示す。実装の際には図３(a) の
バンプ電極11の先端を配線導体21に接触させた状態でチ
ップ10側または配線基板20側から加熱してこの例ではバ
ンプ電極11のはんだを溶融させ、かつチップ10を配線基
板20に対し軽く押し付けて図のようにバンプ電極11を配
線導体21にはんだ付けする。これにより前述のようにチ
ップ10の配線基板20への取り付けと集積回路装置の配線
導体21に対する接続が同時に果たされる。
【０００５】
【発明が解決しようとする課題】上述の集積回路装置の
チップ実装はパッケージに収納したり実装個所の周囲に
スペースをとる必要がない利点があるが、集積回路装置
が高集積化されてバンプ電極数が増し配列ピッチが狭ま
るにつれ、実装の際にチップを配線基板に正確に位置決
めするのが困難になり、僅かな位置ずれでも実装不良が
発生しやすくなる問題が出て来た。図４にこの様子を実
装後の状態で示す。
チップ実装はパッケージに収納したり実装個所の周囲に
スペースをとる必要がない利点があるが、集積回路装置
が高集積化されてバンプ電極数が増し配列ピッチが狭ま
るにつれ、実装の際にチップを配線基板に正確に位置決
めするのが困難になり、僅かな位置ずれでも実装不良が
発生しやすくなる問題が出て来た。図４にこの様子を実
装後の状態で示す。
【０００６】図３のチップ10では例えば 100μｍ径のバ
ンプ電極11が 150〜200 μｍの配列ピッチで並ぶのに対
して、図４のチップ10では例えば60μｍ径のバンプ電極
11が80〜120 μｍの狭いピッチで配列される。図の例で
は実装の際のチップ10の配線基板20に対する位置決めに
δで示す例えば20μｍの誤差があり、このため実装の際
にバンプ電極11の溶融はんだが図のように正規の配線導
体21の隣にまで流れて短絡Ｓが発生している。このよう
な実装不良が発生するとはんだを再溶融させてチップ10
を取り除くほか是正方法がなく、実際にはチップ10は使
用不能になってしまう。チップ10は不透明なので位置決
めに際しバンプ電極11の配線導体21への対応状態を観察
できないからチップ10の周縁を基準に位置決めするほか
ないが、チップ10をウエハから分離する際の機械的なス
クライビングの精度をかかる位置決め基準に耐え得る程
度にまで高めることも困難である。本発明の目的はかか
る問題点を解決して集積回路装置のチップ実装に際しチ
ップの実装相手方に対する位置決めを正確にすることに
ある。
ンプ電極11が 150〜200 μｍの配列ピッチで並ぶのに対
して、図４のチップ10では例えば60μｍ径のバンプ電極
11が80〜120 μｍの狭いピッチで配列される。図の例で
は実装の際のチップ10の配線基板20に対する位置決めに
δで示す例えば20μｍの誤差があり、このため実装の際
にバンプ電極11の溶融はんだが図のように正規の配線導
体21の隣にまで流れて短絡Ｓが発生している。このよう
な実装不良が発生するとはんだを再溶融させてチップ10
を取り除くほか是正方法がなく、実際にはチップ10は使
用不能になってしまう。チップ10は不透明なので位置決
めに際しバンプ電極11の配線導体21への対応状態を観察
できないからチップ10の周縁を基準に位置決めするほか
ないが、チップ10をウエハから分離する際の機械的なス
クライビングの精度をかかる位置決め基準に耐え得る程
度にまで高めることも困難である。本発明の目的はかか
る問題点を解決して集積回路装置のチップ実装に際しチ
ップの実装相手方に対する位置決めを正確にすることに
ある。
【０００７】
【課題を解決するための手段】本発明方法によれば上述
の目的は、バンプ電極を備える集積回路装置をチップ実
装するために実装相手方の配線導体側のチップ側のバン
プ電極との対応個所に凹所を設け、この凹所に各バンプ
電極を嵌め合わせることにより集積回路装置のチップを
実装相手方に対して位置決めした後に、バンプ電極を実
装相手方の配線導体と接合することによって達成され
る。
の目的は、バンプ電極を備える集積回路装置をチップ実
装するために実装相手方の配線導体側のチップ側のバン
プ電極との対応個所に凹所を設け、この凹所に各バンプ
電極を嵌め合わせることにより集積回路装置のチップを
実装相手方に対して位置決めした後に、バンプ電極を実
装相手方の配線導体と接合することによって達成され
る。
【０００８】なお、上記の本発明方法はチップ側のバン
プ電極の金属がはんだであって加熱リフロー処理によっ
てその先端に丸みが付いている場合にとくに容易かつ有
利に適用できる。また、実装相手方の配線導体側に凹所
を設けるにはエッチング等の手段で配線導体を部分的に
掘り込むことでもよいが、配線導体をパターンニングす
るにはエッチング等を施す必要が元々あるので、それと
同時に配線導体に窓を明けてそれを本発明用の凹所とし
て利用するのが最も有利である。
プ電極の金属がはんだであって加熱リフロー処理によっ
てその先端に丸みが付いている場合にとくに容易かつ有
利に適用できる。また、実装相手方の配線導体側に凹所
を設けるにはエッチング等の手段で配線導体を部分的に
掘り込むことでもよいが、配線導体をパターンニングす
るにはエッチング等を施す必要が元々あるので、それと
同時に配線導体に窓を明けてそれを本発明用の凹所とし
て利用するのが最も有利である。
【０００９】
【作用】本発明方法は前項の構成から明らかなようにチ
ップ実装の相手方の配線導体に凹所を設けておき、チッ
プを配線基板に対し位置決めする際にチップ側のバンプ
電極ないしその先端を配線導体側の凹所に嵌まり込ませ
ることにより、いわゆる自己整合によって位置決めの精
度を高めるものである。なお、このようにバンプ電極を
凹所に嵌まり込ませるには、チップ側のバンプ電極と配
線基板側の凹所の配列ピッチが一致している必要がある
が、いずれの側でも配列ピッチはパターンニング時のフ
ォトプロセスで決まるので、狂いが出るおそれはほぼ皆
無である。また、これら配列ピッチがふつう均一なため
嵌め合わせが例えば１ピッチ分だけずれてしまうおそれ
はなしとしないが、チップを配線基板に対し１ピッチ以
内の精度で位置決めするのは容易である。
ップ実装の相手方の配線導体に凹所を設けておき、チッ
プを配線基板に対し位置決めする際にチップ側のバンプ
電極ないしその先端を配線導体側の凹所に嵌まり込ませ
ることにより、いわゆる自己整合によって位置決めの精
度を高めるものである。なお、このようにバンプ電極を
凹所に嵌まり込ませるには、チップ側のバンプ電極と配
線基板側の凹所の配列ピッチが一致している必要がある
が、いずれの側でも配列ピッチはパターンニング時のフ
ォトプロセスで決まるので、狂いが出るおそれはほぼ皆
無である。また、これら配列ピッチがふつう均一なため
嵌め合わせが例えば１ピッチ分だけずれてしまうおそれ
はなしとしないが、チップを配線基板に対し１ピッチ以
内の精度で位置決めするのは容易である。
【００１０】
【実施例】以下、図を参照しながら本発明による集積回
路装置の実装方法の実施例を説明する。図１(a) 〜(d)
に主なステップごとの状態を一部が断面の側面図で示
し、図２(a) 〜(b) に実装相手方の配線導体側に凹所を
設ける要領を配線導体が印刷焼成導体の場合について断
面図で示す。なお、図１の実施例ではバンプ電極用の金
属としてはんだが用いられるものとする。
路装置の実装方法の実施例を説明する。図１(a) 〜(d)
に主なステップごとの状態を一部が断面の側面図で示
し、図２(a) 〜(b) に実装相手方の配線導体側に凹所を
設ける要領を配線導体が印刷焼成導体の場合について断
面図で示す。なお、図１の実施例ではバンプ電極用の金
属としてはんだが用いられるものとする。
【００１１】図１の実施例において、同図(a) にチップ
10と実装相手方20の実装前の状態を示す。チップ10側に
は数十μｍ径の小形のはんだのバンプ電極11が百μｍ以
下のピッチで数十〜百数十個配列されており、それらの
先端には通例の加熱リフロー処理によって図のように丸
みが付けられている。例えば通常のプリント配線基板で
ある実装相手方20の上面には銅等の配線導体21がバンプ
電極11に対応して配設されるが、この実施例ではそのエ
ッチングによるパターンニングと同時にバンプ電極11に
対応する個所に窓を抜いて図の凹所22とする。
10と実装相手方20の実装前の状態を示す。チップ10側に
は数十μｍ径の小形のはんだのバンプ電極11が百μｍ以
下のピッチで数十〜百数十個配列されており、それらの
先端には通例の加熱リフロー処理によって図のように丸
みが付けられている。例えば通常のプリント配線基板で
ある実装相手方20の上面には銅等の配線導体21がバンプ
電極11に対応して配設されるが、この実施例ではそのエ
ッチングによるパターンニングと同時にバンプ電極11に
対応する個所に窓を抜いて図の凹所22とする。
【００１２】図１(b) はチップ10の実装のためそのバン
プ電極11を実装相手方20の凹所22に嵌め合わせた状態を
示す。この状態にするにはチップ10をその周縁を基準に
して実装相手方20に対して位置決めした後に軽く押し付
けるだけでよく、これによりバンプ電極11が凹所22に嵌
まり込んでチップ10が自己整合により実装相手方20に対
して正確に位置決めされる。バンプ電極11にこの実施例
のように先端に丸みをもたせることによりこの嵌まり込
みを容易かつ確実にすることができる。
プ電極11を実装相手方20の凹所22に嵌め合わせた状態を
示す。この状態にするにはチップ10をその周縁を基準に
して実装相手方20に対して位置決めした後に軽く押し付
けるだけでよく、これによりバンプ電極11が凹所22に嵌
まり込んでチップ10が自己整合により実装相手方20に対
して正確に位置決めされる。バンプ電極11にこの実施例
のように先端に丸みをもたせることによりこの嵌まり込
みを容易かつ確実にすることができる。
【００１３】図１(c) に接合後の状態を示す。この実施
例ではバンプ電極11がはんだであるから、チップ10側な
いし実装相手方20側からその溶融温度以上に加熱するこ
とにより、はんだを図のように配線導体21の表面および
凹所22内に広がらせて接合を果たす。次の図１(d) は実
装の完成状態を示し、エポキシ系等の樹脂30を例えば滴
下法により図示の例ではチップ10と実装相手方20の相互
間に充填した後に加熱硬化させることにより、チップ10
の取り付け強度を強化するとともに外気侵入を防止して
図示の完成状態とする。
例ではバンプ電極11がはんだであるから、チップ10側な
いし実装相手方20側からその溶融温度以上に加熱するこ
とにより、はんだを図のように配線導体21の表面および
凹所22内に広がらせて接合を果たす。次の図１(d) は実
装の完成状態を示し、エポキシ系等の樹脂30を例えば滴
下法により図示の例ではチップ10と実装相手方20の相互
間に充填した後に加熱硬化させることにより、チップ10
の取り付け強度を強化するとともに外気侵入を防止して
図示の完成状態とする。
【００１４】図２に示す実装相手方20はアルミナ等のセ
ラミック基板上に配線導体23として銀パラジュウム系等
の導電性塗料を印刷しかつ焼成してなる。同図(a) は通
例のスクリーン印刷法等による導電性塗料の塗布により
配線導体23を形成した状態を示し、この実施例ではこの
際にスクリーンの印刷パターンで指定することにより配
線導体23のバンプ電極11との対応個所に窓24ａを抜いて
おく。次の図２(b) に導電性塗料の加熱焼成後の状態を
示す。焼成時の高温によって導電性塗料が若干流れるの
で、図２(a) の窓24ａから図のように凹所24が形成され
る。チップ10の実装時に図１(a) のバンプ電極11の先端
の丸みが配線導体23のこの凹所24に嵌め込まれるのは図
１の実施例と同じである。
ラミック基板上に配線導体23として銀パラジュウム系等
の導電性塗料を印刷しかつ焼成してなる。同図(a) は通
例のスクリーン印刷法等による導電性塗料の塗布により
配線導体23を形成した状態を示し、この実施例ではこの
際にスクリーンの印刷パターンで指定することにより配
線導体23のバンプ電極11との対応個所に窓24ａを抜いて
おく。次の図２(b) に導電性塗料の加熱焼成後の状態を
示す。焼成時の高温によって導電性塗料が若干流れるの
で、図２(a) の窓24ａから図のように凹所24が形成され
る。チップ10の実装時に図１(a) のバンプ電極11の先端
の丸みが配線導体23のこの凹所24に嵌め込まれるのは図
１の実施例と同じである。
【００１５】以上説明した実施例ではバンプ電極の金属
をはんだとしたが、金や銅のバンプ電極の場合にも本発
明はもちろん適用できる。この場合はバンプ電極11の先
端に丸みがないので、その嵌め込みを容易にするために
凹所22を図１の実施例よりも若干広いめにかつ窓のかわ
りに窪みに形成しておくのがよい。
をはんだとしたが、金や銅のバンプ電極の場合にも本発
明はもちろん適用できる。この場合はバンプ電極11の先
端に丸みがないので、その嵌め込みを容易にするために
凹所22を図１の実施例よりも若干広いめにかつ窓のかわ
りに窪みに形成しておくのがよい。
【００１６】
【発明の効果】以上の説明からわかるように本発明方法
では外部接続用のバンプ電極を備える集積回路装置をチ
ップ実装するために、実装相手方の配線導体側のバンプ
電極と対応する個所に凹所を設け、この凹所に各バンプ
電極を嵌め合わせることにより集積回路装置のチップを
実装相手方に対し位置決めした後に、バンプ電極を実装
相手方の配線導体と接合するようにしたので、実装時に
チップ側のバンプ電極を相手方の配線導体に対し自己整
合により正確に位置決めすることができ、従来のような
位置ずれによる実装不良の発生を防止するとともに実装
の信頼性を高めることができる。かかる本発明方法は多
数のバンプ電極が狭いピッチで配列される高集積度の集
積回路装置のチップ実装にとくに適し、実装の歩留まり
と信頼性の向上により実装用スペースが小さくパッケー
ジに収納する等の余分な手間を要しないチップ実装の利
点を一層増進するものである。
では外部接続用のバンプ電極を備える集積回路装置をチ
ップ実装するために、実装相手方の配線導体側のバンプ
電極と対応する個所に凹所を設け、この凹所に各バンプ
電極を嵌め合わせることにより集積回路装置のチップを
実装相手方に対し位置決めした後に、バンプ電極を実装
相手方の配線導体と接合するようにしたので、実装時に
チップ側のバンプ電極を相手方の配線導体に対し自己整
合により正確に位置決めすることができ、従来のような
位置ずれによる実装不良の発生を防止するとともに実装
の信頼性を高めることができる。かかる本発明方法は多
数のバンプ電極が狭いピッチで配列される高集積度の集
積回路装置のチップ実装にとくに適し、実装の歩留まり
と信頼性の向上により実装用スペースが小さくパッケー
ジに収納する等の余分な手間を要しないチップ実装の利
点を一層増進するものである。
【図１】本発明による実装方法の実施例を示し、同図
(a) は実装前の状態, 同図(b) はバンプ電極を配線導体
の凹所に嵌め合わせた状態, 同図(c) はバンプ電極を配
線導体と接合した状態, 同図(d) は実装完成時の状態を
それぞれ示すチップと実装相手方の一部断面の側面図で
ある。
(a) は実装前の状態, 同図(b) はバンプ電極を配線導体
の凹所に嵌め合わせた状態, 同図(c) はバンプ電極を配
線導体と接合した状態, 同図(d) は実装完成時の状態を
それぞれ示すチップと実装相手方の一部断面の側面図で
ある。
【図２】実装相手方の配線導体に凹所を設ける態様を配
線導体が印刷焼成導体の場合について示し、同図(a) は
配線導体の印刷後の状態, 同図(b) は配線導体に凹所を
設けた状態をそれぞれ示す実装相手方の断面図である。
線導体が印刷焼成導体の場合について示し、同図(a) は
配線導体の印刷後の状態, 同図(b) は配線導体に凹所を
設けた状態をそれぞれ示す実装相手方の断面図である。
【図３】従来のチップ実装方法を示し、同図(a) は実装
前, 同図(b) は実装後の状態をそれぞれ示すチップと実
装相手方の一部断面の側面図である。
前, 同図(b) は実装後の状態をそれぞれ示すチップと実
装相手方の一部断面の側面図である。
【図４】従来方法の問題点を説明するためのチップと実
装相手方の一部断面の側面図である。
装相手方の一部断面の側面図である。
10 集積回路装置のチップ 11 バンプ電極 20 実装相手方ないしは配線基板 21 配線導体 22 凹所ないしはそれ用の窓 23 印刷焼成される配線導体 24 凹所
Claims (3)
- 【請求項１】外部接続用のバンプ電極を備える集積回路
装置をチップ状態で実装する方法であって、実装相手方
の配線導体側のバンプ電極と対応する個所に凹所を設
け、この凹所に各バンプ電極を嵌め合わせることにより
集積回路装置のチップを実装相手方に対して位置決めし
た後に、バンプ電極を実装相手方の配線導体と接合する
ようにしたことを特徴とする集積回路装置の実装方法。 - 【請求項２】請求項１に記載の方法において、チップ側
のバンプ電極が加熱リフロー処理により先端に丸みが付
けられたはんだバンプ電極であることを特徴とする集積
回路装置の実装方法。 - 【請求項３】請求項１に記載の方法において、実装相手
方の凹所が配線導体に明けられた窓であることを特徴と
する集積回路装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4973693A JPH06268016A (ja) | 1993-03-11 | 1993-03-11 | 集積回路装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4973693A JPH06268016A (ja) | 1993-03-11 | 1993-03-11 | 集積回路装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268016A true JPH06268016A (ja) | 1994-09-22 |
Family
ID=12839481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4973693A Pending JPH06268016A (ja) | 1993-03-11 | 1993-03-11 | 集積回路装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268016A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137184A (en) * | 1997-04-28 | 2000-10-24 | Nec Corporation | Flip-chip type semiconductor device having recessed-protruded electrodes in press-fit contact |
| JP2001313314A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 |
| JP2002184811A (ja) * | 2000-12-11 | 2002-06-28 | Sony Corp | 電子回路装置およびその製造方法 |
| US6624512B2 (en) | 2001-12-18 | 2003-09-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device and printed wired board for mounting the same |
| JP2013098701A (ja) * | 2011-10-31 | 2013-05-20 | Daishinku Corp | 圧電振動デバイスおよび圧電振動デバイスの製造方法 |
| CN104465572A (zh) * | 2013-09-12 | 2015-03-25 | 日月光半导体制造股份有限公司 | 封装结构 |
| US11342308B2 (en) | 2017-05-30 | 2022-05-24 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method for semiconductor device |
| US11758652B2 (en) | 2020-11-17 | 2023-09-12 | Samsung Electronics Co., Ltd. | Printed circuit board and semiconductor module including the same |
-
1993
- 1993-03-11 JP JP4973693A patent/JPH06268016A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137184A (en) * | 1997-04-28 | 2000-10-24 | Nec Corporation | Flip-chip type semiconductor device having recessed-protruded electrodes in press-fit contact |
| JP2001313314A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 |
| JP2002184811A (ja) * | 2000-12-11 | 2002-06-28 | Sony Corp | 電子回路装置およびその製造方法 |
| US6624512B2 (en) | 2001-12-18 | 2003-09-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device and printed wired board for mounting the same |
| JP2013098701A (ja) * | 2011-10-31 | 2013-05-20 | Daishinku Corp | 圧電振動デバイスおよび圧電振動デバイスの製造方法 |
| CN104465572A (zh) * | 2013-09-12 | 2015-03-25 | 日月光半导体制造股份有限公司 | 封装结构 |
| CN104465572B (zh) * | 2013-09-12 | 2017-06-06 | 日月光半导体制造股份有限公司 | 封装结构 |
| US11342308B2 (en) | 2017-05-30 | 2022-05-24 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method for semiconductor device |
| US11758652B2 (en) | 2020-11-17 | 2023-09-12 | Samsung Electronics Co., Ltd. | Printed circuit board and semiconductor module including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6622380B1 (en) | Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards | |
| KR100268608B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| US6359332B2 (en) | Printed-wiring substrate having lead pins | |
| JPH08330358A (ja) | はんだマスクの窓内に多数のはんだダムを備える電子モジュール | |
| JP3660275B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06268016A (ja) | 集積回路装置の実装方法 | |
| EP0482940A1 (en) | Method of forming an electrical connection for an integrated circuit | |
| JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
| JPH0258793B2 (ja) | ||
| JPH0348435A (ja) | フリップチップ素子の実装構造 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| US20050003153A1 (en) | Flexible substrate and a connection method thereof that can achieve reliable connection | |
| JPH11345826A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JPH0150100B2 (ja) | ||
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JP2000165024A (ja) | 配線基板および電子部品ならびにそれらの接続方法 | |
| JPH07335694A (ja) | 電子デバイス | |
| JPH02232991A (ja) | Ｉｃの実装方法 | |
| JPH09135060A (ja) | 半導体装置 | |
| JPH05243720A (ja) | 混成集積回路装置 | |
| JPH0878471A (ja) | 半導体パッケ−ジ | |
| JP2000150713A (ja) | 半導体装置、およびその製造方法、ならびにこの半導体装置を用いる電子部品の製造方法 | |
| JPH0563026A (ja) | フイルムキヤリア半導体装置 |