JP2000165024A - 配線基板および電子部品ならびにそれらの接続方法 - Google Patents

配線基板および電子部品ならびにそれらの接続方法

Info

Publication number
JP2000165024A
JP2000165024A JP10334653A JP33465398A JP2000165024A JP 2000165024 A JP2000165024 A JP 2000165024A JP 10334653 A JP10334653 A JP 10334653A JP 33465398 A JP33465398 A JP 33465398A JP 2000165024 A JP2000165024 A JP 2000165024A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
electrode
solder
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10334653A
Other languages
English (en)
Inventor
Toru Hosokawa
徹 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10334653A priority Critical patent/JP2000165024A/ja
Publication of JP2000165024A publication Critical patent/JP2000165024A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 従来の電子部品の配線基板へのフリップチッ
プ実装では、実装精度が実装機の位置合わせ精度に影響
され、信頼性・接続強度を向上させることが困難であっ
た。 【解決手段】 絶縁基板24上に、下面に多数の突起電極
22を備えた電子部品21の搭載部を有し、搭載部に突起電
極22に対応する多数の電極パッド25を備えた配線基板23
であって、電極パッド25は、絶縁基板24の表面の金属か
ら成る平板部26と、その上に形成された中央部に凹部を
設けた半田から成る凹状部27とから成る。また同様に、
表面の電極パッドが金属から成る平板部と、その上に形
成された中央部に凹部を設けた半田から成る凹状部とか
ら成る電子部品である。実装機の位置合わせ精度に影響
されずにフリップチップ実装における突起電極と電極パ
ッドとの実装精度と信頼性・接続強度を向上させること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は情報通信分野や半導
体分野等における半導体素子を始めとする電子部品を回
路基板やパッケージ等の配線基板にいわゆるフリップチ
ップ実装法により実装するのに好適な、実装の際の搭載
精度と接続信頼性を改善した配線基板および電子部品な
らびにそれらの接続方法に関するものである。
【0002】
【従来の技術】回路基板やパッケージ等の配線基板に半
導体素子等の電子部品を搭載実装する方法として、いわ
ゆるフリップチップ実装する方法がある。この方法は、
一般的には、電子部品の実装面側の電極上に金や半田材
料によって突起電極を設け、電子部品が搭載される配線
基板にはその突起電極に対向する位置に電極パッドを設
けておき、電子部品の突起電極と配線基板の電極パッド
とを位置合わせして電子部品を載置した後に加熱加圧す
ることにより、電子部品を配線基板にフェースダウンで
実装するものである。
【0003】このようなフリップチップ実装において配
線基板の電極パッドと電子部品の突起電極とを機械的か
つ電気的に接続する方法としては、様々な方法が用いら
れている。例えば、図5(a)に断面図で示すように、
半導体素子等の電子部品1の下面に形成された突起電極
2の先端に銀ペースト3を塗布し、配線基板4の搭載部
に形成された電極パッド5と当接させて載置した後、同
図(b)に同様の断面図で示すように、電子部品1の上
からコレット6等により加熱加圧して突起電極2と電極
パッド5とを銀ペースト3を介して接続する方法があ
る。
【0004】また、図6(a)に断面図で示すように、
下面に半田から成る突起電極12を備えた電子部品11に対
して、配線基板14の電極パッド15上に半田13を付与して
おき、この電極パッド15に突起電極12を当接させて載置
した後に加熱して半田13および突起電極12を溶融させ、
同図(b)に同様の断面図で示すように、溶融した半田
16を介して配線基板14と電子部品11とを接続する方法も
ある。
【0005】さらに、電子部品と配線基板との間に接続
用部材として異方性導電材料を用いることで両者を接続
する方法等もある。
【0006】これらフリップチップ実装において重要な
点としては、電子部品の突起電極と配線基板の電極パッ
ドとを精度良く位置合わせすることと、接続後の接続信
頼性を良くすることの2点がある。これに対して、例え
ば特開平8−330360号公報には、フェイスダウンボンデ
ィングの位置合わせ上の正確性を向上させる目的で、半
導体チップの方形の表面に所定の間隔で多数配列された
パッドのうち、方形の表面の角部すなわち四隅に位置す
るパッドを二層の金属からなるものとしてその固着面に
凹部を形成し、配線基板側の突起電極にフェイスダウン
ボンディングする半導体装置が開示されている。また、
同様に突起電極の固着面に凹部を設けることも開示され
ている。これらによれば、四隅に設けた凹部のあるパッ
ドまたは突起電極を位置合わせの基準とし、パッドと電
極の形状を凹凸相対させたものとしてその組合せによっ
て接合させることから、フェイスダウンボンディングの
位置合わせ上の正確性が向上するというものである。
【0007】また、接続信頼性の向上に関しては、四隅
の突起電極とパッドとが固着する部分においていずれか
に凹部を設け、その凹部内に半田粒を付着させてフェイ
スダウンボンディングすることにより、この部分の溶融
半田の自己整合力を多数のパッドに一様に作用させて電
気的および機械的に良好な接続を得ることが開示されて
いる。
【0008】一方、フリップチップ実装による電子部品
と配線基板との接続には、通常は、配線基板を固定・加
熱することが可能なステージと、電子部品をピックアッ
プするための吸着および実装するための加熱・加圧が可
能なコレットとを備えた実装機を用いる。このような実
装機によれば、配線基板を加熱ステージに固定してお
き、電子部品をチップトレイからコレットで吸着してピ
ックアップし、この電子部品をステージ上に固定された
配線基板上に移動させて、配線基板の所定の位置に電子
部品を位置合わせする。そして、位置合わせ後に電子部
品を吸着したままコレットを下降させて電子部品を配線
基板に当接させ、電子部品を加熱・加圧して突起電極と
電極パッドとを接合することによって配線基板上に実装
する。
【0009】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の接続方法には、以下のような問題点があっ
た。
【0010】すなわち、図5に示すような突起電極2の
先端に銀ペースト3を塗布し、配線基板4の電極パッド
5と接続する方法では、銀ペースト3の粘度管理や転写
量の制御・電子部品1と配線基板4との位置合わせ精度
など、実装を行なうに当たって重要な要因が非常に多く
なり、それらの要因が全て満足できなければ良好な接続
が困難であるため、良好な接続状態を安定して得ること
が困難であるという問題点があった。
【0011】特に、量産時において銀ペースト3の粘度
管理を行なうのは、銀ペースト3製品寿命や室温・湿度
等、管理項目が多くかつ管理が困難なため、良好な管理
を行なうのが非常に難しいという問題点があった。
【0012】また、図6に示すような配線基板14の電極
パッド15上に半田13を形成し、電子部品11の突起電極12
にも半田材料を用いて、これら半田を加熱溶融すること
で配線基板14と電子部品11とを接続する方法について
は、電極パッド15上の半田13と半田バンプである突起電
極12そのものが溶融するため、電子部品11の重量と突起
電極12の数との関係によっては、配線基板14と電子部品
11とのギャップ制御管理が非常に困難となるという問題
点があった。
【0013】さらに、異方性導電材料を用いる方法に関
しては、異方性導電材料を形成するためのペーストの粘
度管理・位置合わせ精度・加熱加圧条件の制御が重要に
なり、突起電極の先端に銀ペーストを塗布する場合と同
様な問題点があった。
【0014】そして、特開平8−330360号公報に開示さ
れた半導体装置およびその製造方法においては、半導体
チップまたは配線基板の四隅の電極パッド・突起電極の
形状と四隅以外の電極パッド・突起電極の形状が異なる
ことから、その結果として実装後の各接続部分の電極パ
ッド・突起電極の形状が異なることとなり、そのため接
続抵抗や信頼性・強度等が場所により異なってしまうこ
ととなるという問題点があった。
【0015】また、電極パッド・突起電極の固着面に凹
部を形成し、 この凹部内に半田粒を付着させて接続する
ことから、この凹部の形状が原因となって溶融した半田
の中に気泡が発生することがあり、その結果、接続部の
半田中に気泡が混入して接続信頼性が悪化するという問
題点もあった。
【0016】一方、配線基板に電子部品を実装するため
の上記従来の接続方法においては、電子部品をピックア
ップするコレットが吸着から加熱・加圧まで3つの働き
を行なうことから、電子部品を配線基板に位置合わせし
た後、同じコレットで半導体素子を吸着したまま加圧を
行なう際に、位置合わせした際の位置のずれがそのまま
実装精度に大きく影響することとなり、良好な実装精度
を確保するためには非常に精密な位置合わせ精度が必要
となって安定した接続が困難となるという問題点があっ
た。
【0017】本発明は上記従来技術における問題点に鑑
みてなされたものであり、その目的は、電子部品の配線
基板へのフリップチップ実装において、実装機の位置合
わせ精度に影響されずに実装精度と信頼性・接続強度を
向上させることができる配線基板および電子部品ならび
にそれらの接続方法を提供することにある。
【0018】
【課題を解決するための手段】本発明の配線基板は、絶
縁基板上に、下面に多数の突起電極を備えた電子部品が
搭載される搭載部を有し、この搭載部に前記多数の突起
電極に対応する多数の電極パッドを備えた配線基板であ
って、前記電極パッドは、前記絶縁基板の表面に被着さ
せた金属から成る平板部と、この平板部上に形成され、
中央部に凹部を設けた半田から成る凹状部とから成るこ
とを特徴とするものである。
【0019】また、本発明の配線基板と電子部品との接
続方法は、上記構成の配線基板の前記搭載部に、下面に
前記多数の電極パッドに対応する多数の突起電極を備え
た電子部品を載置し、前記凹状部により前記電極パッド
の中央部に前記突起電極を位置合わせした後、加熱して
前記凹状部を溶融させることによって、前記突起電極と
前記電極パッドとを半田接合することを特徴とするもの
である。
【0020】本発明の電子部品は、絶縁基板上に多数の
突起電極を備えた配線基板に搭載される、下面に前記多
数の突起電極に対応する多数の電極パッドを備えた電子
部品であって、前記電極パッドは、前記電子部品の表面
に被着させた金属から成る平板部と、この平板部上に形
成され、中央部に凹部を設けた半田から成る凹状部とか
ら成ることを特徴とするものである。
【0021】また、本発明の配線基板と電子部品との接
続方法は、絶縁基板上に多数の突起電極を備えた配線基
板に上記構成の電子部品を搭載し、前記凹状部により前
記電極パッドの中央部に前記突起電極を位置合わせした
後、加熱して前記凹状部を溶融させることによって、前
記突起電極と前記電極パッドとを半田接合することを特
徴とするものである。
【0022】
【発明の実施の形態】本発明の配線基板によれば、絶縁
基板上の電子部品が搭載される搭載部に形成した多数の
電極パッドを、絶縁基板の表面に被着させた金属から成
る平板部と、この平板部上に形成され、中央部に凹部を
設けた半田から成る凹状部とから成るものとしたことか
ら、電子部品をおおよその位置合わせを行なって配線基
板の搭載部に載置することにより、凹状部の凹部によっ
てその電極パッドに対応する電子部品の突起電極を電極
パッドの中央部に容易に位置整合させることができるた
め、安定して良好な位置精度で電子部品を接続して実装
することができる。
【0023】しかも、電極パッドの凹状部が半田から成
ることから、電子部品を載置して突起電極と電極パッド
とを当接させつつ加熱することによってこの半田が溶融
して徐々に突起電極を包み込むとともに直ちに突起電極
と平板部とを接合するため、従来の方法に比べて接続部
の管理が容易で半田中に気泡が混入することもなく、安
定して良好な信頼性の接続を行なうことができる。
【0024】また、電極パッドの平板部と電子部品の突
起電極とは半田とは異なる金属材料で構成されることか
ら、半田から成る凹状部が溶融した際に突起電極が平板
部に当接して配線基板と電子部品とのギャップが容易に
かつ精度良く制御されることとなる。
【0025】さらに、すべての電極パッドと突起電極と
が同様の形状で当接され接合されることとなるため、接
続抵抗や信頼性・強度等が場所により異なることもな
く、良好な接続を行なうことができる。
【0026】このような電極パッドの凹状部の形状とし
ては、その中央部から外周部に向けて高さを高くした傾
斜面状または階段状に形成すると、製作が容易であると
ともにその傾斜面または階段面によって突起電極の先端
が中央部に精度良く誘導されることとなり、高精度な位
置合わせが容易かつ確実に行なえるものとなる。なお、
凹状部の中央部の凹部は、半田から成る層を有していて
もよく、その凹部内に平板部の表面を露出させていても
よい。
【0027】そして、このような本発明の配線基板を用
いた本発明の配線基板と電子部品との接続方法によれ
ば、上記構成の配線基板の搭載部に、下面に前記多数の
電極パッドに対応する多数の突起電極を備えた電子部品
を載置し、凹状部により電極パッドの中央部に突起電極
を位置合わせした後、加熱して凹状部を溶融させること
によって、突起電極と電極パッドとを半田接合すること
から、従来の接続方法のように非常に精密な位置合わせ
精度が必要となったり、電子部品の当接時における位置
合わせのずれがそのまま実装精度に影響したりすること
がなく、搭載精度が比較的低い実装装置を用いても精度
良く高い良品率で配線基板と電子部品との良好な接続を
行なうことができる。
【0028】本発明の接続方法においては、例えば、加
熱可能なステージに配線基板を載置固定して、コレット
により電子部品をピックアップし突起電極と電極パッド
とのおおよその位置合わせをして配線基板の搭載部に載
置する。次に、一旦コレットを離して、適当な手段によ
り振動を与える等して凹状部により電極パッドの中央部
に突起電極を位置合わせする。その後、加熱して凹状部
を溶融させることによって、突起電極と電極パッドとを
半田接合する。このとき、必要に応じてコレット(ピッ
クアップ時と異なるコレットを用いてもよい)により加
圧加熱を行なってもよい。
【0029】従って、コレットには位置合わせ精度が比
較的低いものを用いて良好な位置精度で電子部品を接続
し実装することができる。また、電子部品をピックアッ
プするコレットと加圧加熱するコレットとに別々のもの
を用いてそれぞれの構造を簡略化することもできる。
【0030】このような本発明の配線基板の例を図1
(a)および(b)にそれぞれ断面図で示す。図1にお
いて、21は半導体素子等の電子部品、22はその下面に多
数形成された突起電極である。この突起電極22は、通常
は格子状や方形環状等の配列に形成される。23は配線基
板であり、この配線基板23は、絶縁基板24上に電子部品
21が搭載される搭載部を有しており、搭載部には突起電
極22に対応する多数の電極パッド25が形成されている。
そして、これら電極パッド25は、絶縁基板24の表面に被
着させた金属から成る平板部26と、この平板部26上に形
成され、中央部に凹部を設けた半田から成る凹状部27と
から形成されている。なお、同図(a)は凹状部27とし
てその中央部に平板部26の表面を露出させている場合の
例を、また同図(b)は凹状部27としてその中央部にも
半田から成る層が形成されて平板部26を覆っている場合
の例を示している。
【0031】このような具体例としては、例えば以下の
ようなものがある。電子部品21は半導体素子の材質はG
aAsから成る高周波用半導体素子であり、その下面の
電極が金から成るものとする。この電極のサイズが100
μm×100 μmの場合、この電極にボールボンディング
装置により、セカンドボンドの引きちぎりによって突起
電極22を形成する。突起電極22の材質は金で、直径は80
μm、高さは50μmとする。
【0032】一方、配線基板23には絶縁基板24としてセ
ラミック基板を用いて、金の薄膜で回路パターンや電極
パッド25の平板部26を形成する。平板部26のサイズは10
0 μm×100 μmとし、その外周部に、すなわち電極パ
ッド25(平板部26)の中心部の80μm×80μmの部分を
残してそれ以外の部分に、金−錫半田により凹状部27を
厚さ20μmで形成する。これにより、図1(a)に示し
た構成の電極パッド25を備えた配線基板23を得ることが
できる。
【0033】このような電極パッド25における凹状部27
は種々の形状に形成することができる。そのいくつかの
例を図2および図3に示す。
【0034】図2(a)〜(c)は、それぞれ図1
(a)における電極パッド25と同じく平板部26の中央部
の表面を露出させた構造の電極パッド25の例を示す平面
図および断面図である。図2(a)は、四角形状の平板
部26上に四角枠状の1層の半田から成る凹状部27を形成
した例である。また、図2(b)は、同じく四角形状の
平板部26上にやや幅広の四角枠状の1層目の半田と、そ
の上にそれより幅の狭い四角枠状の2層目の半田とを形
成し、中央部から外周部に向けて高さを高くした階段状
の凹状部27を形成した例である。また、図2(c)は、
同じく四角形状の平板部26上に、中央部に平板部26の表
面を露出させ、中央部から外周部に向けて高さを高くし
た傾斜面状の凹状部27を形成した例である。
【0035】例えば、図2(b)に示した電極パッド25
であれば、前記の電子部品21と同様のGaAsの高周波
用半導体素子の電極サイズ100 μm×100 μmの金から
成る電極に金から成る直径80μm・高さ50μmの突起電
極22に対して、電極パッド25の平板部26のサイズを
100 μm×100 μmとし、その上に平板部26の中央部の
80μm×80μmを残して厚さ20μmの金−錫半田から成
る四角枠状の1層目を形成する。次に、四角枠状の金−
錫半田から成る2層目を中央部の90μm×90μmを残し
て、それ以外の部分にAuSnを厚さ20μmで形成す
る。これにより、電子部品21の突起電極22の先端が中央
部に精度良く入ることのできる、中央部から外周部に向
けて高さを高くした高さ40μmの階段状の凹状部27を形
成することができる。
【0036】また、図3(a)〜(c)は、それぞれ図
1(b)における電極パッド25と同じくその中央部にも
半田から成る層が形成されて平板部26の中央部の表面を
覆った構造の電極パッド25の例を示す平面図および断面
図である。図3(a)は、四角形状の平板部26上に同じ
く四角平板状の1層目の半田と四角枠状の2層目の半田
とから成る凹状部27を形成した例である。また、図3
(b)は、同じく四角形状の平板部26上に四角平板状の
1層目の半田とやや幅広の四角枠状の2層目の半田と、
その上にそれより幅の狭い四角枠状の3層目の半田とを
形成し、中央部から外周部に向けて高さを高くした階段
状の凹状部27を形成した例である。また、図3(c)
は、同じく四角形状の平板部26上に、中央部においても
平板部26を覆った、中央部から外周部に向けて高さを高
くした傾斜面状の凹状部27を形成した例である。
【0037】なお、以上の電極パッド25についてはその
平面形状として四角形状のものを例にとって示したが、
電極パッド25の平面形状は円形状や多角形状であっても
よく、電子部品21および配線基板23の仕様に応じて種々
の形状とすればよい。
【0038】次に、本発明の電子部品によれば、多数の
突起電極を備えた配線基板に搭載される電子部品の下面
に形成した多数の電極パッドを、電子部品の表面に被着
させた金属から成る平板部と、この平板部上に形成さ
れ、中央部に凹部を設けた半田から成る凹状部とから成
るものとしたことから、この電子部品をおおよその位置
合わせを行なって配線基板の搭載部に載置することによ
り、凹状部の凹部によってその電極パッドに対応する配
線基板の突起電極を電極パッドの中央部に容易に位置整
合させることができるため、安定して良好な位置精度で
電子部品を接続して実装することができる。
【0039】そして、前記本発明の配線基板と同様に、
接続部の管理が容易で半田中に気泡が混入することもな
く安定して良好な信頼性の接続を行なうことができ、ま
た、半田から成る凹状部が溶融した際に突起電極が平板
部に当接して配線基板と電子部品とのギャップが容易に
かつ精度良く制御されることとなり、さらに、多数の接
続部において接続抵抗や信頼性・強度等が場所により異
なることもなく、良好な接続を行なうことができる。
【0040】このような電極パッドの凹状部の形状も、
その中央部から外周部に向けて高さを高くした傾斜面状
または階段状に形成すると、製作が容易であるとともに
その傾斜面または階段面によって突起電極の先端が中央
部に精度良く誘導されることとなり、高精度な位置合わ
せが容易かつ確実に行なえるものとなる。この凹状部の
中央部の凹部も、半田から成る層を有していてもよく、
その凹部内に平板部の表面を露出させていてもよい。
【0041】そして、このような本発明の電子部品を用
いた本発明の配線基板と電子部品との接続方法によれ
ば、絶縁基板上に多数の突起電極を備えた配線基板の搭
載部に、前記構成の電子部品を載置し、凹状部により電
極パッドの中央部に突起電極を位置合わせした後、加熱
して凹状部を溶融させることによって、突起電極と電極
パッドとを半田接合することから、従来の接続方法のよ
うに非常に精密な位置合わせ精度が必要となったり、電
子部品の当接時における位置合わせのずれがそのまま実
装精度に影響したりすることがなく、搭載精度が比較的
低い実装装置を用いても精度良く高い良品率で配線基板
と電子部品との良好な接続を行なうことができる。
【0042】この本発明の接続方法においても、例え
ば、加熱可能なステージに配線基板を載置固定して、コ
レットにより電子部品をピックアップし電極パッドと突
起電極とのおおよその位置合わせをして配線基板の搭載
部に載置する。次に、一旦コレットを離して、適当な手
段により振動を与える等して凹状部により電極パッドの
中央部に突起電極を位置合わせする。その後、加熱して
凹状部を溶融させることによって、突起電極と電極パッ
ドとを半田接合する。このとき、必要に応じてコレット
(ピックアップ時と異なるコレットを用いてもよい)に
より加圧加熱を行なってもよい。
【0043】従って、この場合も、コレットには位置合
わせ精度が比較的低いものを用いても良好な位置精度で
電子部品を接続し実装することができ、電子部品をピッ
クアップするコレットと加圧加熱するコレットとに別々
のものを用いてそれぞれの構造を簡略化することもでき
る。
【0044】以上のような本発明の電子部品の実施の形
態の一例を図4に図1と同様の断面図で示す。図4にお
いて、31は配線基板であり、この配線基板31は、絶縁基
板32上に電子部品34が搭載される搭載部を有しており、
搭載部には多数の突起電極33が形成されている。この突
起電極33も、通常は格子状や方形環状等の配列に形成さ
れる。34は半導体素子等の電子部品であり、35はその下
面に突起電極33に対応して多数形成された電極パッドで
ある。そして、これら電極パッド35は、電子部品34の表
面に被着させた金属から成る平板部36と、この平板部36
上に形成され、中央部に凹部を設けた半田から成る凹状
部37とから形成されている。なお、ここでは図1(b)
の配線基板23における電極パッド25と同様に、凹状部37
としてその中央部にも半田から成る層が形成されて平板
部36を覆っている場合の例を示している。
【0045】このような電子部品34の電極パッド35につ
いても、図1〜図3に示した電極パッド25と同様の構成
をとればよく、具体例としてもほぼ同様の構成である。
【0046】なお、本発明の配線基板および電子部品に
おいて、突起電極22・33は、例えば金やアルミニウム等
の金属により形成すればよい。配線基板の絶縁基板24・
32は、例えば酸化アルミニウム質焼結体や窒化アルミニ
ウム質焼結体・酸化アルミニウム質焼結体・ムライト質
焼結体等のセラミックス材料やガラスセラミックス等の
無機絶縁物材料、あるいはガラスエポキシ樹脂やポリイ
ミド樹脂・各種フッ素樹脂等の有機絶縁物材料、あるい
は無機絶縁物粉末を有機絶縁物樹脂材料で結合して成る
複合絶縁物材料等により形成すればよく、その材料に応
じた導体材料や金属により所定の配線導体や電極パッド
25・35の平板部26・36を形成すればよい。平板部26・36
を形成するための金属としては、凹状部27・37を形成す
る半田より融点が高い金属材料を用いればよく、例えば
タングステン・モリブデン・マンガン等の高融点金属
や、銅・銀・金・クロム・ニッケル・アルミニウム等の
金属を用いればよい。凹状部27・37を形成する半田とし
ては、例えば金−錫半田や鉛−錫半田・錫−銀半田・錫
−アンチモン半田・鉛−銀半田等を用いればよい。
【0047】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
内で種々の変更・改良を加えることは何ら差し支えな
い。
【0048】
【発明の効果】本発明の配線基板によれば、絶縁基板上
の電子部品が搭載される搭載部に形成した多数の電極パ
ッドを、絶縁基板の表面に被着させた金属から成る平板
部と、この平板部上に形成され、中央部に凹部を設けた
半田から成る凹状部とから成るものとしたことから、電
子部品をおおよその位置合わせを行なって配線基板の搭
載部に載置することにより、凹状部の凹部によってその
電極パッドに対応する電子部品の突起電極を電極パッド
の中央部に容易に位置整合させることができるため、安
定して良好な位置精度で電子部品を接続して実装するこ
とができる。
【0049】また、本発明の電子部品によれば、多数の
突起電極を備えた配線基板に搭載される電子部品の下面
に形成した多数の電極パッドを、電子部品の表面に被着
させた金属から成る平板部と、この平板部上に形成さ
れ、中央部に凹部を設けた半田から成る凹状部とから成
るものとしたことから、同様にこの電子部品をおおよそ
の位置合わせを行なって配線基板の搭載部に載置するこ
とにより、凹状部の凹部によってその電極パッドに対応
する配線基板の突起電極を電極パッドの中央部に容易に
位置整合させることができるため、安定して良好な位置
精度で電子部品を接続して実装することができる。
【0050】また、いずれも電極パッドの凹状部が半田
から成り、平板部が半田とは異なる金属から成ることか
ら、従来の方法に比べて接続部の管理が容易で接続部の
半田中に気泡が混入することもなく、安定して良好な信
頼性の接続を行なうことができるとともに、配線基板と
電子部品とのギャップを容易にかつ精度良く制御するこ
とができる。
【0051】さらに、すべての電極パッドと突起電極と
が同様の形状で当接され接合されることとなるため、接
続抵抗や信頼性・強度等が場所により異なることもな
く、良好な接続を行なうことができる。
【0052】そして、このような本発明の配線基板また
は電子部品を用いた本発明の配線基板と電子部品との接
続方法によれば、従来の接続方法のように非常に精密な
位置合わせ精度が必要となったり、配線基板への電子部
品の当接時における位置合わせのずれがそのまま実装精
度に影響したりすることがなく、搭載精度が比較的低い
実装装置を用いても精度良く高い良品率で配線基板と電
子部品との良好な接続を行なうことができる。
【0053】以上により、本発明によれば、電子部品の
配線基板へのフリップチップ実装において、実装機の位
置合わせ精度に影響されずに実装精度と信頼性・接続強
度を向上させることができる配線基板および電子部品な
らびにそれらの接続方法を提供することができた。
【図面の簡単な説明】
【図1】(a)および(b)は、それぞれ本発明の配線
基板の実施の形態の例を示す断面図である。
【図2】(a)〜(c)は、それぞれ本発明の配線基板
または電子部品における電極パッドの例を示す平面図お
よび断面図である。
【図3】(a)〜(c)は、それぞれ本発明の配線基板
または電子部品における電極パッドの例を示す平面図お
よび断面図である。
【図4】本発明の電子部品の実施の形態の例を示す断面
図である。
【図5】(a)および(b)は、それぞれ従来の配線基
板と電子部品との接続方法の例を説明するための断面図
である。
【図6】(a)および(b)は、それぞれ従来の配線基
板と電子部品との接続方法の他の例を説明するための断
面図である。
【符号の説明】
21、34・・・・・電子部品 22、33・・・・・突起電極 23、31・・・・・配線基板 24、32・・・・・絶縁基板 25、35・・・・・電極パッド 26、36・・・・・平板部 27、37・・・・・凹状部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に、下面に多数の突起電極を
    備えた電子部品が搭載される搭載部を有し、該搭載部に
    前記多数の突起電極に対応する多数の電極パッドを備え
    た配線基板であって、前記電極パッドは、前記絶縁基板
    の表面に被着させた金属から成る平板部と、該平板部上
    に形成され、中央部に凹部を設けた半田から成る凹状部
    とから成ることを特徴とする配線基板。
  2. 【請求項2】 絶縁基板上に多数の突起電極を備えた配
    線基板に搭載される、下面に前記多数の突起電極に対応
    する多数の電極パッドを備えた電子部品であって、前記
    電極パッドは、前記電子部品の表面に被着させた金属か
    ら成る平板部と、該平板部上に形成され、中央部に凹部
    を設けた半田から成る凹状部とから成ることを特徴とす
    る電子部品。
  3. 【請求項3】 請求項1記載の配線基板の前記搭載部
    に、下面に前記多数の電極パッドに対応する多数の突起
    電極を備えた電子部品を載置し、前記凹状部により前記
    電極パッドの中央部に前記突起電極を位置合わせした
    後、加熱して前記凹状部を溶融させることによって、前
    記突起電極と前記電極パッドとを半田接合することを特
    徴とする配線基板と電子部品との接続方法。
  4. 【請求項4】 絶縁基板上に多数の突起電極を備えた配
    線基板に請求項2記載の電子部品を搭載し、前記凹状部
    により前記電極パッドの中央部に前記突起電極を位置合
    わせした後、加熱して前記凹状部を溶融させることによ
    って、前記突起電極と前記電極パッドとを半田接合する
    ことを特徴とする配線基板と電子部品との接続方法。
JP10334653A 1998-11-25 1998-11-25 配線基板および電子部品ならびにそれらの接続方法 Pending JP2000165024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10334653A JP2000165024A (ja) 1998-11-25 1998-11-25 配線基板および電子部品ならびにそれらの接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10334653A JP2000165024A (ja) 1998-11-25 1998-11-25 配線基板および電子部品ならびにそれらの接続方法

Publications (1)

Publication Number Publication Date
JP2000165024A true JP2000165024A (ja) 2000-06-16

Family

ID=18279773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10334653A Pending JP2000165024A (ja) 1998-11-25 1998-11-25 配線基板および電子部品ならびにそれらの接続方法

Country Status (1)

Country Link
JP (1) JP2000165024A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204941A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体素子実装用回路基板の製造方法および半導体素子実装用回路基板
CN102316680A (zh) * 2010-07-08 2012-01-11 新光电气工业株式会社 配线基板及制造配线基板的方法
CN104066271A (zh) * 2013-03-21 2014-09-24 广达电脑股份有限公司 印刷电路板与在其电路板上配置集成电路封装元件的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204941A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体素子実装用回路基板の製造方法および半導体素子実装用回路基板
CN102316680A (zh) * 2010-07-08 2012-01-11 新光电气工业株式会社 配线基板及制造配线基板的方法
JP2012019080A (ja) * 2010-07-08 2012-01-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
CN104066271A (zh) * 2013-03-21 2014-09-24 广达电脑股份有限公司 印刷电路板与在其电路板上配置集成电路封装元件的方法

Similar Documents

Publication Publication Date Title
US6995469B2 (en) Semiconductor apparatus and fabricating method for the same
US7242433B2 (en) Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate
US7091619B2 (en) Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
KR100865426B1 (ko) 반도체 장치 및 그 제조 방법
JP3420435B2 (ja) 基板の製造方法、半導体装置及び半導体装置の製造方法
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US6060775A (en) Semiconductor device
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JPH07245360A (ja) 半導体パッケージおよびその製造方法
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
JP3660275B2 (ja) 半導体装置およびその製造方法
US20110147905A1 (en) Semiconductor device and method of manufacturing the same
JPH0521523A (ja) 半導体装置実装用基板
JP2002110856A (ja) 半導体装置の製造方法
JP2000165024A (ja) 配線基板および電子部品ならびにそれらの接続方法
JP3813767B2 (ja) 樹脂製配線基板及びその製造方法
JPH08203956A (ja) 電子部品の製造方法及び電子部品
JPH10178144A (ja) Bga型電子部品の同軸電極構造
JPH05235091A (ja) フィルムキャリア半導体装置
JPH07226455A (ja) 半導体パッケージおよびその製造方法
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JPH06151437A (ja) 半導体装置の電極構造とその形成方法ならびに実装体
US20120205796A1 (en) Semiconductor package and method for manufacturing the same
JP2023021807A (ja) 実装基板および実装基板の製造方法