JPH10178144A - Ｂｇａ型電子部品の同軸電極構造 - Google Patents

Ｂｇａ型電子部品の同軸電極構造

Info

Publication number
JPH10178144A
JPH10178144A JP33962396A JP33962396A JPH10178144A JP H10178144 A JPH10178144 A JP H10178144A JP 33962396 A JP33962396 A JP 33962396A JP 33962396 A JP33962396 A JP 33962396A JP H10178144 A JPH10178144 A JP H10178144A
Authority
JP
Japan
Prior art keywords
bga
type electronic
closed
electronic component
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33962396A
Other languages
English (en)
Inventor
Toshio Kumai
利夫 熊井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33962396A priority Critical patent/JPH10178144A/ja
Publication of JPH10178144A publication Critical patent/JPH10178144A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(57)【要約】 【課題】 本発明はＢＧＡ型電子部品の同軸電極構造に
関し、高周波信号を取り扱うＢＧＡ型電子部品に適用し
て好適なる同軸電極構造の提供を課題とする。 【解決手段】 ＢＧＡ型電子部品１０の高周波信号用バ
ンプ２１を囲むようにアース用のクローズド電極パッド
２２ａを設け、かつ実装基板３０の側には前記対応に高
周波信号用導体パターン２１ｂとクローズド導体パター
ン２２ｂとを設けて該クローズド導体パターン上にクリ
ーム状はんだ２６を所定厚みで塗布し、両者を重ね合わ
せてリフロー接合により形成されるＢＧＡ型電子部品の
同軸電極構造。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＢＧＡ型電子部品の
同軸電極構造に関し、更に詳しくは半導体素子ＬＳＩや
周囲の表面実装部品ＳＭＤをＢＧＡ(Ball Grid Array)
型パッケージに組み込んだＢＧＡ型電子部品（モジュー
ル）の同軸電極構造に関する。従来、高周波信号を取り
扱う電子モジュールの構造はＤＩＰ型やＱＦＰ型が主流
であった。しかし、近年高集積化が進み、例えば０．５
ｍｍピッチ級の微細リードや多ピンリードになると、リ
ード間におけるはんだブリッジの発生、リードの変形、
基板パターンへの搭載精度等の問題が大きくなり、技術
的限界となりつつある。そこで、ＭＣＭ（Multi Chip M
odule)の高速化、多ピン化、基板への実装密度の点で有
利なＢＧＡ型電子部品の実用化が進んでいる。
【０００２】
【従来の技術】図１４，図１５は従来技術を説明する図
（１），（２）で、図１４（Ａ）は従来の一般的なＢＧ
Ａ−ＰＫＧ（ＢＧＡ−ＭＣＭ）の断面構造を示してい
る。ガラス布基材エポキシ樹脂積層板等よりなる有機基
板１上に導体パターン２を設け、その上にベアチップＬ
ＳＩ４やＳＭＤ５等をワイヤボンディングやリフローで
実装し、これらをモールド樹脂やポッティンク樹脂６で
封止する。
【０００３】一方、基板１の低面には多数の電極パッド
７がアレイ状に設けられ、電極パッド７と導体パターン
２との間がスルーホール等で接続される。更に、各電極
パッド７上に共晶系のはんだボールを置き、リフローに
て電極パッド７と接合させ、こうしてバンプ８が形成さ
れる。係るＢＧＡ−ＰＫＧを不図示のマザーボードに搭
載し、バンプ８のリフローによりマザーボードに実装す
る。
【０００４】図１４（Ｂ）はＢＧＡ−ＰＫＧの裏面斜視
図を示している。基板１の低面には多数のはんだバンプ
８が所定ピッチ（例えば１．５ｍｍピッチ四方）でアレ
イ状に配列されている。図１４（Ｃ）は電極パッド７の
拡大平面図を示しており、一例の電極パッド７は厚さ
０．０１８ｍｍ、直径φ＝０．６ｍｍの円板状をなして
いる。
【０００５】図１４（Ｄ）ははんだバンプ８の拡大側面
図を示している。電極パッド７上のはんだボールはリフ
ローにより該電極パッド７に溶解接合し、その際の表面
張力により形を整え、直径φ＝０．６ｍｍ、高さ０．６
〜０．７ｍｍの半楕円球様体となって固化し、はんだバ
ンプ８となる。
【０００６】
【発明が解決しようとする課題】図１５は従来の高周波
信号を取り扱う電子モジュールの実装構造を示してい
る。金属ケース１７の側面に同軸コネクタ１２が設けら
れ、同軸線１１を介して高周波信号（数百ＭＨZ 帯〜数
ＧＨZ 帯）が導かれる。従来は、この様な高周波信号を
ＢＧＡ−ＰＫＧ１０のバンプ８に接続する適当な手段が
無かった。このため、図示の如く高周波信号の信号線１
３とアース（シールド）線１４とを一旦基板１に設けた
導体パターン２に接続し、更に高周波信号をジャンパ線
１５によりＢＧＡ−ＰＫＧ１０のバンプ８に接続する方
法を採っていた。
【０００７】しかし、これでは高周波信号回路の十分な
インピーダンス整合やシールド効果が得られず、信号減
衰、波形くずれ、クロストーク等の弊害が生じていた。
この問題は細線化が進む程深刻となる。本発明の目的
は、高周波信号を取り扱うＢＧＡ型電子部品に適用して
好適なる同軸電極構造を提供することにある。
【０００８】
【課題を解決するための手段】上記の課題は例えば図１
の構成により解決される。即ち、本発明（１）のＢＧＡ
型電子部品の同軸電極構造は、ＢＧＡ型電子部品１０の
高周波信号用バンプ２１を囲むようにアース用のクロー
ズド電極パッド２２ａを設け、かつ実装基板３０の側に
は前記対応に高周波信号用導体パターン２１ｂとクロー
ズド導体パターン２２ｂとを設けて該クローズド導体パ
ターン上にクリーム状はんだ２６を所定厚みで塗布し、
両者を重ね合わせてリフロー接合したものである。
【０００９】多数のＢＧＡバンプ８及び高周波信号用バ
ンプ２１は通常のリフローにより接合される。同時に、
クローズド導体パターン２２ｂ上のクリーム状はんだ２
６はリフローによりクローズド導体パターン２２ｂ及び
クローズド電極パッド２２ａに対して均一に溶解接合
し、中心導体（バンプ）２１の周囲を囲む良好な外部導
体（クローズドバンプ）２２を形成する。従って、簡単
な構成及び実装時の一括リフローにより安価で高信頼性
の同軸電極構造が得られる。
【００１０】また本発明（２）のＢＧＡ型電子部品の同
軸電極構造は、例えば図４，図５に示す如く、ＢＧＡ型
電子部品１０の高周波信号用バンプ２１を囲むように複
数のアース用バンプ２２を所定ピッチで配列し、かつ実
装基板３０の側には前記対応に高周波信号用導体パター
ン２１ｂとアース用のクローズド導体パターン２２ｂと
を設けて該クローズド導体パターン上に前記各アース用
バンプ２２の間隙を埋める態様でクリーム状はんだ２６
を所定厚みで塗布し、両者を重ね合わせてリフロー接合
したものである。
【００１１】本発明（２）においては、ＢＧＡ型電子部
品１０の高周波信号用バンプ２１を囲むように複数のア
ース用バンプ２２が所定ピッチ（他のバンプ８と同一ピ
ッチ）で配列される。従って、既成（通常）のＢＧＡ型
電子部品１０を利用できると共に、上記同様の一括リフ
ローにより安価で高信頼性の同軸電極構造が容易に得ら
れる。
【００１２】また本発明（３）のＢＧＡ型電子部品の同
軸電極構造は、例えば図６に示す如く、ＢＧＡ型電子部
品１０の高周波信号用バンプ２１を囲むようにアース用
のクローズド電極パッド２２ａを設け、該クローズド電
極パッド上にループ状のはんだ部材３１を接合したもの
である。従って、簡単な構成及び製法により良好な同軸
電極構造付きのＢＧＡ型電子部品を安価に提供できる。
【００１３】また本発明（４）のＢＧＡ型電子部品の同
軸電極構造は、例えば図７に示す如く、ＢＧＡ型電子部
品１０の高周波信号用バンプ２１を囲むように複数のア
ース用バンプ２２を密に配列したものである。密に配列
された複数のアース用バンプ２２は、マザーボード３０
へのリフロー時に、相互に溶解融合すると共に、クロー
ズド導体パターン２２ｂ及びクローズド電極パッド２２
ａに対しても略均一に溶解接合し、中心導体２１の周囲
を囲む良好な外部導体２２を形成する。従って、簡単な
構成により良好な同軸電極となり得る同軸電極構造付き
のＢＧＡ型電子部品を安価に提供できる。
【００１４】また本発明（５）のＢＧＡ型電子部品の同
軸電極構造は、例えば図８，図９に示す如く、ＢＧＡ型
電子部品１０の高周波信号用バンプ２１を囲むようにア
ース用のクローズド電極パッド２２ａを設け、かつ実装
基板３０の側には前記対応に高周波信号用導体パターン
２１ｂとクローズド導体パターン２２ｂとを設けて該ク
ローズド導体パターン上に熱硬化性の導電性樹脂３３を
所定厚みで塗布し、両者を重ね合わせて加熱接合したも
のである。
【００１５】従って、上記本発明（１）と同様に、簡単
な構成及び実装時の一括リフローにより安価で高信頼性
の同軸電極構造が得られる。好ましくは、本発明（６）
においては、上記本発明（５）において、熱硬化性の導
電性樹脂の硬化温度はバンプのリフロー温度よりも高
い。本発明（６）によれば、ＢＧＡ型電子部品１０のリ
フロー実装時には、導電性樹脂の硬化前に全バンプ８，
２１が溶解し、かつそれらの表面張力がマザーボード３
０上のＢＧＡ型電子部品１０を適正な位置（各導体パタ
ーンの真上）にセルフアライメントさせる。しかる後、
導電性樹脂が硬化してＢＧＡ型電子部品１０を適正な位
置に固定する。従って、常に高精度な同軸電極構造が得
られる。しかも、再度他のＳＭＤ等をリフローする時で
も、ＢＧＡ型電子部品１０の位置ずれや脱落は生ぜず、
高精度な同軸電極構造が維持される。
【００１６】また本発明（７）のＢＧＡ型電子部品の同
軸電極構造は、例えば図１０，図１１に示す如く、ＢＧ
Ａ型電子部品１０の高周波信号用バンプ２１を囲むよう
にアース用のクローズド電極パッド２２ａを設け、該ク
ローズド電極パッド上にループ状の金属部材３５を接合
したものである。従って、上記本発明（３）と同様に簡
単な構成及び製法により良好な同軸電極構造付きのＢＧ
Ａ型電子部品を安価に提供できる。しかも、ループ状の
金属部材３５は、いかなるリフロー条件の下でもそれ自
体安定な形状と良好な電気的特性（高周波特性）を維持
するので、常に安定で高信頼性の同軸電極構造を提供で
きる。
【００１７】好ましくは、本発明（８）においては、上
記本発明（７）において、例えば図１０（Ａ）に示す毎
く、金属部材３５の低面にテーパを有する。低面にテー
パを設ければ、実装時における下部の溶解はんだと接触
する面積が増大し、下部の余剰はんだをテーパ部に有効
に吸い上げる。従って、導体パターン間に渡るはんだブ
リッジの発生を有効に阻止できる。
【００１８】また本発明（９）のＢＧＡ型電子部品の同
軸電極構造は、例えば図１２，図１３に示す如く、ＢＧ
Ａ型電子部品１０の高周波信号用電極パッド２１ａを囲
むようにアース用のクローズド電極パッド２２ａを設
け、かつフィルム状の絶縁樹脂４１に高融点はんだ材よ
りなる中心導体４３及び外部導体４２を同軸固定して前
記対応の同軸電極部材５０をなすと共に、前記各導体４
２，４３の上下に共晶系はんだよりなるバンプ４４ａ，
４４ｂを形成し、一方の面４４ａ／４４ｂをＢＧＡ型電
子部品１０にバンプ接合したものである。
【００１９】本発明（９）によれば、このような同軸電
極部材５０は別途に大量生産できる。また、中心導体４
３及び外部導体４２は高融点はんだ材よりなると共に、
外部でフィルム状の絶縁樹脂４１に同軸固定されるの
で、共晶系はんだのリフローによっても本体の形状、構
造が維持され、安定で高信頼性の同軸電極構造が得られ
る。
【００２０】
【発明の実施の形態】以下、添付図面に従って本発明に
好適なる複数の実施の形態を詳細に説明する。なお、全
図を通して同一符号は同一又は相当部分を示すものとす
る。図２，図３は第１の実施の形態による同軸電極構造
を説明する図（１），（２）で、同軸電極の外部導体部
分がクリーム状はんだのリフローにより形成される場合
を示している。
【００２１】図２（Ａ）は第１の実施の形態によるＢＧ
Ａ−ＰＫＧの裏面斜視図を示している。ＢＧＡ−ＰＫＧ
１０の裏面はＢＴレジン、ＦＲ−４ガラス布基材エポキ
シ樹脂積層基板又はセラミック基板等からなり、耐熱
性、熱寸法安定性に優れる。高周波信号用バンプ２１は
図１４で述べた他の多数のＢＧＡバンプ８と同様にして
設けられる。この高周波信号用バンプ２１の回りを取り
囲む形状でアース用のクローズド電極パッド２２ａを形
成する。この様なクローズド電極パッド２２ａは通常の
電極パッド７の形成の際のエッチングマスクの一部形状
変更により容易に形成できる。
【００２２】図２（Ｂ）はＢＧＡ−ＰＫＧ１０を実装す
るマザーボード３０の一部平面図を示している。マザー
ボード３０の表面には高周波信号用バンプ２１とクロー
ズド電極パッド２２ａとの各対応位置に夫々高周波信号
用導体パターン２１ｂとクローズド導体パターン２２ｂ
とがプリントされている。また、これらの周囲にはリフ
ロー実装時に溶解はんだの漏れ出しが生じないように、
ソルダレジスト２８が塗布されている。更に、各導体パ
ターン２１ｂ，２２ｂは入／出力の高周波信号につき十
分なインピーダンス整合やシールド効果が得られる様に
基板設計されている。
【００２３】図２（Ｃ）はクリーム状はんだ印刷用マス
ク２５の一部平面図を示している。マスク２５における
上記クローズド導体パターン２２ｂの対応部には図示の
如く４つのマスク開口部２５ａが設けられている。マス
ク開口部２５ａの形状はクローズド導体パターン２２ｂ
の表面に均一かつ適量のはんだペーストを供給できるも
のであればどの様な形状でも良い。例えば複数の丸孔や
角孔をプリントパターンに沿って配列したものでも良
い。
【００２４】図３（Ａ）はクリーム状はんだ塗布行程の
断面図｛図２（Ｃ）のａ−ａ断面に相当｝を示してい
る。マザーボード３０のクローズド導体パターン２２ｂ
上にはんだ印刷用マスク２５を重ね合わせ、その上から
スキージ２７によりはんだペースト２６を所定の厚み
（例えば０．８ｍｍ）で印刷する。一般に、はんだペー
スト２６のリフロー時には、ガス昇華分（フラックス
分、ペーストに巻き込んだ空気や有機溶剤等）からなる
約３０％の他、パッドの面積、ＢＧＡの自重等によりは
んだの高さが振られるので、リフロー後のクローズドバ
ンプ２２の高さが他のバンプ８，２１と略同等の高さに
なるように、はんだペースト２６の供給量を事前に試行
して求めておく。
【００２５】図３（Ｂ）ははんだリフロー工程の断面図
を示している。上記はんだ印刷したマザーボード３０の
上面にＢＧＡ−ＰＫＧ１０の裏面を重ね合わせ、リフロ
ー実装する。これにより高周波信号用バンプ２１は他の
バンプ８と同様にして高周波信号用導体パターン２１ｂ
に接合する。また同時にはんだペースト２６の層はクロ
ーズド電極パッド２２ａとクローズド導体パターン２２
ｂとの間を一様に接合し、高周波信号用バンプ２１を密
閉するようなクローズドバンプ２２を形成する。かくし
て、他の通常のバンプ８の接合と同時に、中心導体２１
と外部導体２２とから成る本発明の同軸電極構造が一括
形成される。
【００２６】なお、クローズド電極パッド２２ａ及びク
ローズド導体パターン２２ｂの平面形状は上記の矩形以
外に、例えば円形でも良い。この場合は円筒状のクロー
ズドバンプ２２が形成される。図４，図５は第２の実施
の形態による同軸電極構造を説明する図（１），（２）
で、同軸電極の外部導体部分がクリーム状はんだのリフ
ローにより形成される他の場合を示している。
【００２７】図４（Ａ）は第２の実施の形態によるＢＧ
Ａ−ＰＫＧの裏面斜視図を示している。この第２の実施
の形態では既成（通常）のＢＧＡ−ＰＫＧ１０をそのま
ま活用できる利点がある。即ち、このＢＧＡ−ＰＫＧ１
０は、はんだバンプ８がアレイ状に配列された通常のＢ
ＧＡパッケージであり、何らの特別な加工はされていな
い。但し、電子回路的には高周波信号用バンプ２１と、
その周囲の８つのアース用バンプ２２とを備える。
【００２８】図４（Ｂ）はマザーボード３０の一部平面
図を示している。マザーボード３０の表面には高周波信
号用バンプ２１とその周囲の８つのアース用バンプ２２
との各対応位置に夫々高周波信号用導体パターン２１ｂ
とクローズド導体パターン２２ｂとがプリントされてお
り、これらの周囲にはソルダレジスト２８が塗布されて
いる。
【００２９】図４（Ｃ）はクリーム状はんだ印刷用マス
ク２５の一部平面図を示している。このマスク２５にお
ける上記クローズド導体パターン２２ｂの対応部には図
示の如く前記各アース用バンプ２２の間隙を埋める態様
で８つのマスク開口部２５ａが設けられている。マスク
開口部２５ａの形状は各アース用バンプ２２の間隙に均
一かつ適量のはんだペースト２６を供給できるものであ
ればどの様な形状でも良い。
【００３０】図５（Ａ）はクリーム状はんだ塗布行程の
断面図｛図４（Ｃ）のａ−ａ断面に相当｝を示してい
る。マザーボード３０のクローズド導体パターン２２ｂ
上にはんだ印刷用マスク２５を重ね合わせ、その上から
スキージ２７によりはんだペースト２６を所定の厚み
（例えば０．８ｍｍ）で印刷する。図５（Ｂ）ははんだ
リフロー工程の側面図を示している。上記はんだ印刷し
たマザーボード３０の上面にＢＧＡ−ＰＫＧ１０の裏面
を重ね合わせ、リフロー実装する。これにより高周波信
号用バンプ２１は他のバンプ８と同様にして高周波信号
用導体パターン２１ｂに接合する。また周囲の各アース
用バンプ２２は下面のクローズド導体パターン２２ｂと
接合すると共に、各アース用バンプ２２の間隙に埋めこ
まれたはんだペースト２６の層が溶解し、かつ隣接する
バンプ２２と融合ブリッジして中心の高周波信号用バン
プ２１を密閉する様なクローズドバンプ２２を形成す
る。
【００３１】なお、この密閉性を向上させるために、予
め上記ＢＧＡ−ＰＫＧ１０の各アース用バンプ２２（即
ち、各電極パッド７）の間に導体ライン２９を架け渡し
ても良い。この様なメタライズ化は下地Ｎｉ＋表面Ｃｕ
／Ａｕ等の蒸着やめっきにより容易に形成できる。この
場合のリフロー実装時における溶解はんだはＢＧＡ−Ｐ
ＫＧ１０の下面の各導体ライン２９にも密着し、よって
完全な密閉状態が得られる。
【００３２】図６は第３の実施の形態による同軸電極構
造を説明する図で、同軸電極の外部導体部分がリング状
の糸はんだ部材により形成される場合を示している。図
６（Ａ）は第３の実施の形態によるＢＧＡ−ＰＫＧの裏
面斜視図を示している。ここでは高周波信号用バンプ２
１の回りに平板リング状のアース用クローズド電極パッ
ド２２ａが設けられている。
【００３３】図６（Ｂ）はリング状糸はんだ部材３１の
平面図を示しており、図６（Ｃ）に示す様な断面円形の
糸はんだ材をクローズド電極パッド２２ａに対応する大
きさのリング状に加工する。糸はんだ材としては、好ま
しくは他のＢＧＡバンプ８と同質の共晶系ヤニ入りはん
だ（通常数％のフラックス含有率）を用いる。その断面
直径φは、ＢＧＡ−ＰＫＧ１０をマザーボード３０にリ
フロー実装した時に形成されるクローズドバンプ２２の
高さが他のボールバンプ８，２１の高さと略同一となる
ように、電極パッド２２ａ及び導体パターン２２ｂの各
面積や、リフロー実装後のＢＧＡ−ＰＫＧ１０の沈み込
み量（即ち、ＢＧＡ−ＰＫＧ１０の自重）等を考慮して
予め決められる。本実施の形態では実験試行によりφ
０．８５程度としている。
【００３４】なお、この様なリング状糸はんだ部材３１
を予めある程度平坦に潰して用いても良い。図６（Ｄ）
はマザーボード３０の一部平面図を示している。マザー
ボード３０の表面にはバンプ２１やパッド２２ａの各対
応位置に夫々高周波信号用導体パターン２１ｂ及びクロ
ーズド導体パターン２２ｂがプリントされており、これ
らの周囲にはソルダレジスト２８が塗布されている。
【００３５】かかる各構成素材がある場合に、上記リン
グ状の糸はんだ部材３１は、好ましくは、予めＢＧＡ−
ＰＫＧ１０のバンプ形成時にクローズド電極パッド２２
ａの側にリフロー接合される。こうして、同軸電極を有
するＢＧＡ−ＰＫＧ１０を提供できる。又はリング状の
糸はんだ部材３１を予めマザーボード３０のクローズド
導体パターン２２ｂの側にリフロー接合しても良い。又
は、ＢＧＡ−ＰＫＧ１０をマザーボード３０上に実装す
る時に両者の間にリング状糸はんだ部材３１を粘性のフ
ラックス等を使用して位置固定させ、両面に一括リフロ
ー接合しても良い。従って、柔軟な製造工程に対応でき
る。
【００３６】図７は第４の実施の形態による同軸電極構
造を説明する図で、同軸電極の外部導体部分が複数の密
に配置された一連のＢＧＡバンプ群により形成される場
合を示している。図７（Ａ）は第４の実施の形態による
ＢＧＡ−ＰＫＧ１０の裏面斜視図を示している。ここで
は高周波信号用バンプ２１の回りに複数の密に配置され
た一連のＢＧＡバンプ群２２が設けられる。
【００３７】図７（Ｂ）はＢＧＡ−ＰＫＧ１０の裏面拡
大図を示しており、上記一連のバンプ群２２を形成する
ために、ＢＧＡ−ＰＫＧ１０の裏面には図示の様な平面
形状のクローズド電極パッド２２ａが設けられる。この
クローズド電極パッド２２ａは、φ０．６ｍｍの電極パ
ッドを０．７５ｍｍピッチで配置すると共に、隣接する
電極パッド間を連結した形状となっている。この様なク
ローズド電極パッド２２ａは通常の電極パッド７の形成
の際のエッチングマスクの一部形状変更により一体形成
できる。
【００３８】更に、この様なクローズド電極パッド２２
ａの上面に粘性のフラックスを塗布し、その上にφ０．
６ｍｍの共晶系はんだボール８ａを同０．７５ｍｍピッ
チで並べ、フラックスの粘性により各はんだボール８ａ
を仮接着する。次にリフローにてはんだボールをクロー
ズド電極パッド２２ａに接合させる。なお、リフロー温
度が高い場合は、隣接するはんだボールが相互に溶解融
合し、こうして通常の同軸電極の外部導体をなす様なク
ローズドバンプ２２が形成される。
【００３９】図７（Ｃ）はマザーボード３０の一部平面
図を示している。マザーボード３０の表面にはバンプ２
１やクローズドバンプ２２の各対応位置に夫々高周波信
号用導体パターン２１ｂ及びクローズド導体パターン２
２ｂがプリントされており、これらの周囲にはソルダレ
ジスト２８が塗布されている。この様なマザーボード３
０の上面にＢＧＡ−ＰＫＧ１０の裏面を重ね合わせ、リ
フロー実装する。
【００４０】図８，図９は第５の実施の形態による同軸
電極構造を説明する図（１），（２）で、同軸電極の外
部導体部分が熱硬化性導電性樹脂のリフローにより形成
される場合を示している。図８（Ａ）は第５の実施の形
態によるＢＧＡ−ＰＫＧの裏面斜視図を示している。こ
のＢＧＡ−ＰＫＧ１０の裏面には、高周波信号用バンプ
２１と、アース用のクローズド電極パッド２２ａとが形
成される。
【００４１】図８（Ｂ）はマザーボード３０の一部平面
図を示している。マザーボード３０の表面にはバンプ２
１及びクローズド電極パッド２２ａの各対応位置に夫々
高周波信号用導体パターン２１ｂ及びクローズド導体パ
ターン２２ｂがプリントされており、これらの周囲には
ソルダレジスト２８が塗布されている。図８（Ｃ）は導
電性樹脂塗布行程の断面図｛図８（Ｂ）のａ−ａ断面に
相当｝を示している。クローズド導体パターン２２ｂ上
に樹脂印刷用マスク２５を重ね合わせ、その上からスキ
ージ２７により熱硬化性の導電性樹脂３３を所定の厚み
（例えば０．８ｍｍ）で印刷する。
【００４２】この導電性樹脂は、Ａｇ，Ａｕ，Ｃｕ，Ａ
ｌ，Ｎｉ等の良電導性粒子を７０ｗｔ．％程度含むと共
に、リフロー温度１９０℃以上の温度で始めて硬化が促
進し、リフロー温度２００℃〜２３０℃の下におい３０
秒程度で固まるような熱硬化特性を備える。なお、２０
０℃〜２３０℃の下において３０秒程度で固まる様なマ
トリックス母材としては、ＡＤＥ５００Ｄ（九州松下電
器製、エポキシ樹脂）等が存在しており、この母材に対
して、非導電性フィラーの代わりに、前記良電導性粒子
を添加すれば本実施の形態における熱硬化性の導電性樹
脂３３が得られる。
【００４３】図９（Ａ）はＢＧＡ−ＰＫＧ１０の搭載工
程を示しており、上記導電性樹脂を印刷したマザーボー
ド３０の上面にＢＧＡ−ＰＫＧ１０の裏面を重ね合わせ
る。なお、ここでは重ね合わせる際に図示の如く僅かな
位置ずれが生じている場合を説明する。図９（Ｂ）はＢ
ＧＡ−ＰＫＧ１０のリフロー工程（前半部）を示してい
る。リフローにより共晶系のはんだの融点１８３℃の近
辺以上になると、多数のＢＧＡバンプ８及び高周波信号
用バンプ２１が溶融を開始する。この時点では、導電性
樹脂３３の硬化は全く開始しておらず、逆にある程度の
高温の為に粘度が低下し、流動性がある。このため、Ｂ
ＧＡ−ＰＫＧ１０とマザーボード３０との間に多少の位
置ずれがあっても、溶解したはんだバンプ８，２１の表
面張力によりＢＧＡ−ＰＫＧ１０に力Ｆが働きら、ＢＧ
Ａ−ＰＫＧ１０は正しい位置に自己修復（セルフアライ
メント）される。
【００４４】図９（Ｃ）はＢＧＡ−ＰＫＧ１０のリフロ
ー工程（後半部）を示している。更にリフロー温度を上
げると、２００℃近辺にて導電性樹脂３３の熱硬化が開
始し、更に２３０℃程度では導電性樹脂の硬化反応が最
高となり、導電性樹脂３３によりＢＧＡ−ＰＫＧ１０が
マザーボード３０に固定される。なお、導電性樹脂は２
３０℃における数秒程度では硬化反応は終結しないが、
ＢＧＡ−ＰＫＧ１０を固定するに十分な接着力は確保で
きる。こうして正確な位置合わせと接着固定が行われた
後、リフロー温度を下げると、はんだバンプ８，２１も
固化し、こうして実装終了する。従って、高精度の同軸
電極構造が得られる。
【００４５】なお、両面リフローを行う場合において、
通常は落下の危険性の高いＢＧＡ−ＰＫＧを第２回目の
リフローで行うことが多いが、何らかの事情（例えばＢ
ＧＡの裏面側基板面にリフロー１回しか保証しない様な
弱熱部品がのる場合等）により、第１回目のリフローで
比較的重いＢＧＡ−ＰＫＧ１０をリフローする場合は、
該ＢＧＡ−ＰＫＧを本方式により接着固定してしまえ
ば、裏面の第２回目のリフローではＢＧＡ−ＰＫＧ１０
の位置ずれや脱落を有効に防止できる。
【００４６】図１０，図１１は第６の実施の形態による
同軸電極構造を説明する図（１），（２）で、同軸電極
の外部導体部分が金属製のリング状部材により形成され
る場合を示している。図１０（Ａ）は第６の実施の形態
によるＢＧＡ−ＰＫＧの裏面斜視図を示している。この
ＢＧＡ−ＰＫＧ１０の裏面には、高周波信号用バンプ２
１と、アース用のクローズド電極パッド２２ａとが形成
される。
【００４７】図１０（Ｂ）は金属製リング状部材３５の
外観斜視図を示している。金属材としては、Ａｕ，Ａ
ｇ，Ｃｕ等の良導電性金属（又はメッキ物）を使用でき
る。一例の金属製リング状部材３５は、図示の様な寸法
の円筒様体からなり、その底面にはテーパ部が設けられ
ている。これはテーパ部で底面積を稼ぎ、後述のリフロ
ーで生じる余剰はんだを該テーパ部で吸収するためであ
る。
【００４８】好ましくは、金属製リング状部材３５の上
面に薄く共晶系のはんだバンプを形成し、他のＢＧＡバ
ンプ８と共に予めクローズド電極パッド２２ａの側にリ
フロー接合する。又は、ＢＧＡバンプ８とは別途に、金
属製リング状部材３５をクローズド電極パッド２２ａに
はんだ付けする。この場合のはんだ材は共晶はんだ（融
点１８３〜１８７℃）でも、高融点はんだでも構わな
い。
【００４９】図１０（Ｃ）はマザーボード３０へのクリ
ーム状はんだ塗布工程を示している。図示しないが、マ
ザーボード３０の表面にはバンプ２１及びクローズド電
極パッド２２ａの各対応位置に夫々高周波信号用導体パ
ターン２１ｂ及びクローズド導体パターン２２ｂがプリ
ントされており、これらの周囲にはソルダレジスト２８
が塗布されている。
【００５０】このクローズド導体パターン２２ｂ上には
んだ印刷用マスク２５を重ね合わせ、その上からスキー
ジ２７によりはんだクリーム２６を所定の厚み（例えば
０．１〜０．２ｍｍ）で印刷する。この厚みは金属製リ
ング状部材３５の高さ０．４ｍｍを考慮したものであ
る。但し、テーパ部分による余剰はんだの吸収作用があ
るので、厚みにあまり精度は要求されない。その他のＢ
ＧＡ用パターンにはフラックスを塗布しておく。
【００５１】図１１（Ａ）はＢＧＡ−ＰＫＧ１０の搭載
工程を示しており、図示の如くマザーボード３０の上に
ＢＧＡ−ＰＫＧ１０の裏面を重ね合わせる。図１１
（Ｂ）はＢＧＡ−ＰＫＧ１０のリフロー工程を示してい
る。リフロー実装時には、底部の過剰な溶解はんだが金
属リング３５のテーパー部分に染み上がり、図示の如く
フレットが形成され、高周波信号バンプ２１との間のブ
リッジは有効に回避できる。
【００５２】図１２，図１３は第７の実施の形態による
同軸電極構造を説明する図（１），（２）で、同軸電極
を構成する中心導体及び外部導体の各部分が絶縁性樹脂
で同軸固定された同軸型バンプ部材により形成される場
合を示している。図１２（Ａ）は同軸型バンプ部材５０
の外観斜視図を示している。ここでは高融点はんだ材か
らなる中心導体４３と円筒状の外部導体４２とが絶縁性
フィルム４１で同軸固定されている。この様な同軸型バ
ンプ部材５０は絶縁性フィルム４１上に等間隔で形成さ
れ、多数個取りできる。以下、その製法を説明する。
【００５３】図１２（Ｂ）において、絶縁性フィルム４
１に孔を開け、そこに高融点はんだ材からなる中心導体
４３とリング状の外部導体４２とを挿入する。図１２
（Ｃ）において、次に中心導体４３及び外部導体４２の
各上下辺が図示の如く外側にくびれる様にプレス成形す
る。はんだ材は柔らかいので容易にプレス成形できる。
これにより中心導体４３及び外部導体４２は絶縁性フィ
ルム４１に同軸固定される。図１２（Ｄ）において、次
に中心導体４３及び外部導体４２の各上下面に共晶系の
はんだクリーム２６を印刷等により塗布し、かつこれら
をリフローして各表面に薄い層のバンプ４４ａ，４４ｂ
を形成する。こうして同軸型バンプ部材５０が形成され
る。
【００５４】図１３（Ａ）において、次に上記同軸型バ
ンプ部材５０を切り離し、これをＢＧＡ−ＰＫＧ１０の
裏面に設けた高周波信号用電極パッド２１ａ及びクロー
ズド電極パッド２２ａにリフロー接合する。この時点で
同軸電極構造付きのＢＧＡ−ＰＡＫＧ１０を提供でき
る。図１３（Ｂ）はＢＧＡ−ＰＫＧ１０の一部裏面図を
示している。多数のＢＧＡバンプ８がアレイ状に配列さ
れ、その中の一部領域に同軸型バンプ部材５０が接合さ
れている。なお、外側の絶縁体４１ａと内側の絶縁体４
１ｂとは同一材料でも良いが、異なる材料を用いても良
い。特に内側の絶縁体４１ｂについては、同軸電極の電
気的特性とも関係があるので、リフロー耐熱性と低誘電
率とを兼ね備えたフッ素樹脂、イミド樹脂、ポリエステ
ルフィルム等が適切である。この場合に、内側の絶縁体
４１ｂの孔部にはＡｕ等によるスルホールめっきを施こ
す必然性はないが、好ましくは、高周波信号の損失低減
のためにスルホールめっきを施こす。
【００５５】図１３（Ｃ）はマザーボード３０への実装
工程を示している。マザーボード３０の基板上にタッキ
ング力（粘着力）の強いフラックスを塗布して、ＢＧＡ
−ＰＡＫＧ１０を重ね合わせ、バンプ４４ｂのリフロー
接合により実装する。この場合に、フラックスのタッキ
ング力を強化する一般的な手法としては、融点８０℃以
上のロジン（松脂）を選択すること、フラックス中のロ
ジン量を５０ｗｔ．％以上入れること、エチルセロゾル
フ等の高沸点、高粘度性の溶剤を選択すること、等が考
えられる。
【００５６】なお、ＢＧＡ−ＰＫＧ１０の実装時におい
て、同軸電極間にはんだブリッジ（ショート）が生じな
い様に、基板上の同軸電極間に絶縁体よりなるダム部４
６を設けても良い。又はこの部分にソルダレジスト２８
を厚く塗っても良い。この場合に、内側の絶縁体４１ｂ
の厚さを外側の絶縁体４１ａの厚さより薄くしておくこ
とも可能である。
【００５７】また、上記本発明に好適なる複数の実施の
形態を述べたが、本発明思想を逸脱しない範囲内で、各
部の形状、構成、材質、製法、及びこれらの組合せの様
々な変更が行えることは言うまでも無い。例えば、各実
施の形態で述べた特徴的事項は他の実施の形態にも適用
できる。
【００５８】
【発明の効果】以上述べた如く本発明によれば、高周波
信号を取り扱うＢＧＡ型電子部品に適用して好適なる同
軸電極構造を安価かつ高い信頼性で提供でき、ＢＧＡ型
電子部品の普及、用途拡大に寄与する所が大きい。
【図面の簡単な説明】
【図１】図１は本発明の原理を説明する図である。
【図２】図２は第１の実施の形態による同軸電極構造を
説明する図（１）である。
【図３】図３は第１の実施の形態による同軸電極構造を
説明する図（２）である。
【図４】図４は第２の実施の形態による同軸電極構造を
説明する図（１）である。
【図５】図５は第２の実施の形態による同軸電極構造を
説明する図（２）である。
【図６】図６は第３の実施の形態による同軸電極構造を
説明する図である。
【図７】図７は第４の実施の形態による同軸電極構造を
説明する図である。
【図８】図８は第５の実施の形態による同軸電極構造を
説明する図（１）である。
【図９】図９は第５の実施の形態による同軸電極構造を
説明する図（２）である。
【図１０】図１０は第６の実施の形態による同軸電極構
造を説明する図（１）である。
【図１１】図１１は第６の実施の形態による同軸電極構
造を説明する図（２）である。
【図１２】図１２は第７の実施の形態による同軸電極構
造を説明する図（１）である。
【図１３】図１３は第７の実施の形態による同軸電極構
造を説明する図（２）である。
【図１４】図１４は従来技術を説明する図（１）であ
る。
【図１５】図１５は従来技術を説明する図（２）であ
る。
【符号の説明】 １ 有機基板 ２ 導体パターン ４ ベァチップ ５ 表面実装部品（ＳＭＤ） ６ 樹脂 ７ 電極パッド ８ はんだバンプ １０ ＢＧＡ型電子部品（ＢＧＡ−ＰＫＧ） １２ 同軸コネクタ １３ 高周波信号線 １４ シールド線 １５ ジャンパ線 １７，１８ 金属ケース ２１ 高周波信号用バンプ ２１ａ 高周波信号用電極パッド ２１ｂ 高周波信号用導体パターン ２２ クローズドバンプ ２２ａ クローズド電極パッド ２２ｂ クローズド導体パターン ２５ クリーム状はんだ印刷用マスク ２５ａ マスク開口部 ２６ はんだペースト ２７ スキージ ２８ ソルダレジスト ２９ 導体ライン ３０ マザーボード ３１ リング状糸はんだ部材 ３３ 導電性樹脂 ３５ 金属製リング状部材 ４１ 絶縁性フィルム ４４ バンプ ４６ ダム部 ５０ 同軸型バンプ部材

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 ＢＧＡ型電子部品の高周波信号用バンプ
    を囲むようにアース用のクローズド電極パッドを設け、
    かつ実装基板の側には前記対応に高周波信号用導体パタ
    ーンとクローズド導体パターンとを設けて該クローズド
    導体パターン上にクリーム状はんだを所定厚みで塗布
    し、両者を重ね合わせてリフロー接合したことを特徴と
    するＢＧＡ型電子部品の同軸電極構造。
  2. 【請求項２】 ＢＧＡ型電子部品の高周波信号用バンプ
    を囲むように複数のアース用バンプを所定ピッチで配列
    し、かつ実装基板の側には前記対応に高周波信号用導体
    パターンとアース用のクローズド導体パターンとを設け
    て該クローズド導体パターン上に前記各アース用バンプ
    の間隙を埋める態様でクリーム状はんだを所定厚みで塗
    布し、両者を重ね合わせてリフロー接合したことを特徴
    とするＢＧＡ型電子部品の同軸電極構造。
  3. 【請求項３】 ＢＧＡ型電子部品の高周波信号用バンプ
    を囲むようにアース用のクローズド電極パッドを設け、
    該クローズド電極パッド上にループ状のはんだ部材を接
    合したことを特徴とするＢＧＡ型電子部品の同軸電極構
    造。
  4. 【請求項４】 ＢＧＡ型電子部品の高周波信号用バンプ
    を囲むように複数のアース用バンプを密に配列したこと
    を特徴とするＢＧＡ型電子部品の同軸電極構造。
  5. 【請求項５】 ＢＧＡ型電子部品の高周波信号用バンプ
    を囲むようにアース用のクローズド電極パッドを設け、
    かつ実装基板の側には前記対応に高周波信号用導体パタ
    ーンとクローズド導体パターンとを設けて該クローズド
    導体パターン上に熱硬化性の導電性樹脂を所定厚みで塗
    布し、両者を重ね合わせて加熱接合したことを特徴とす
    るＢＧＡ型電子部品の同軸電極構造。
  6. 【請求項６】 熱硬化性の導電性樹脂の硬化温度はバン
    プのリフロー温度よりも高いことを特徴とする請求項５
    のＢＧＡ型電子部品の同軸電極構造。
  7. 【請求項７】 ＢＧＡ型電子部品の高周波信号用バンプ
    を囲むようにアース用のクローズド電極パッドを設け、
    該クローズド電極パッド上にループ状の金属部材を接合
    したことを特徴とするＢＧＡ型電子部品の同軸電極構
    造。
  8. 【請求項８】 金属部材の低面にテーパを有することを
    特徴とする請求項７のＢＧＡ型電子部品の同軸電極構
    造。
  9. 【請求項９】 ＢＧＡ型電子部品の高周波信号用電極パ
    ッドを囲むようにアース用のクローズド電極パッドを設
    け、かつフィルム状の絶縁樹脂に高融点はんだ材よりな
    る中心導体及び外部導体を同軸固定して前記対応の同軸
    電極部材をなすと共に、前記各導体の上下に共晶系はん
    だよりなるバンプを形成し、一方の面をＢＧＡ型電子部
    品にバンプ接合したことを特徴とするＢＧＡ型電子部品
    の同軸電極構造。
JP33962396A 1996-12-19 1996-12-19 Ｂｇａ型電子部品の同軸電極構造 Pending JPH10178144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33962396A JPH10178144A (ja) 1996-12-19 1996-12-19 Ｂｇａ型電子部品の同軸電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33962396A JPH10178144A (ja) 1996-12-19 1996-12-19 Ｂｇａ型電子部品の同軸電極構造

Publications (1)

Publication Number Publication Date
JPH10178144A true JPH10178144A (ja) 1998-06-30

Family

ID=18329257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33962396A Pending JPH10178144A (ja) 1996-12-19 1996-12-19 Ｂｇａ型電子部品の同軸電極構造

Country Status (1)

Country Link
JP (1) JPH10178144A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026742A2 (en) * 1999-02-05 2000-08-09 TRW Inc. Solder ball grid array for connecting multiple millimeter wave assemblies
JP2002289736A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 高周波半導体素子収納用パッケージおよびその実装構造
US6538316B2 (en) 2001-03-29 2003-03-25 Kyocera Corporation High frequency semiconductor device housing package
EP1494281A2 (en) * 2003-07-01 2005-01-05 Northrop Grumman Corporation Ultra wideband ball grid array assembly
JP2012174781A (ja) * 2011-02-18 2012-09-10 Mitsubishi Electric Corp 高周波信号接続構造
DE102020122073A1 (de) 2020-08-24 2022-02-24 Infineon Technologies Ag Vorrichtungen mit koax-ähnlichen elektrischen Verbindungen und Verfahren zu deren Herstellung

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026742A2 (en) * 1999-02-05 2000-08-09 TRW Inc. Solder ball grid array for connecting multiple millimeter wave assemblies
EP1026742A3 (en) * 1999-02-05 2002-10-23 TRW Inc. Solder ball grid array for connecting multiple millimeter wave assemblies
JP2002289736A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 高周波半導体素子収納用パッケージおよびその実装構造
US6566601B2 (en) 2001-03-27 2003-05-20 Kyocera Corporation High frequency semiconductor device housing package and mounting structure for mounting the same
JP4623850B2 (ja) * 2001-03-27 2011-02-02 京セラ株式会社 高周波半導体素子収納用パッケージおよびその実装構造
US6538316B2 (en) 2001-03-29 2003-03-25 Kyocera Corporation High frequency semiconductor device housing package
EP1494281A2 (en) * 2003-07-01 2005-01-05 Northrop Grumman Corporation Ultra wideband ball grid array assembly
EP1494281A3 (en) * 2003-07-01 2009-03-11 Northrop Grumman Corporation Ultra wideband ball grid array assembly
JP2012174781A (ja) * 2011-02-18 2012-09-10 Mitsubishi Electric Corp 高周波信号接続構造
DE102020122073A1 (de) 2020-08-24 2022-02-24 Infineon Technologies Ag Vorrichtungen mit koax-ähnlichen elektrischen Verbindungen und Verfahren zu deren Herstellung
US11837565B2 (en) 2020-08-24 2023-12-05 Infineon Technologies Ag Devices including coax-like electrical connections and methods for manufacturing thereof

Similar Documents

Publication Publication Date Title
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
JP2595909B2 (ja) 半導体装置
US5435732A (en) Flexible circuit member
US6356453B1 (en) Electronic package having flip chip integrated circuit and passive chip component
US7102230B2 (en) Circuit carrier and fabrication method thereof
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
US6734557B2 (en) Semiconductor device
US20010048158A1 (en) Solder balls and columns with stratified underfills on substrate for flip chip joining
JP2001319992A (ja) 配線基板、半導体装置及びそれらの製造方法
JPH1126478A (ja) 半導体パッケージの製造方法
US6441486B1 (en) BGA substrate via structure
US7036712B2 (en) Methods to couple integrated circuit packages to bonding pads having vias
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
EP2023387A1 (en) Semiconductor device, electronic parts module, and method for manufacturing the semiconductor device
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
KR100648039B1 (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
JPH10178144A (ja) Ｂｇａ型電子部品の同軸電極構造
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP3623641B2 (ja) 半導体装置
JP2000133680A (ja) 面実装用接合部材
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Effective date: 20040521

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Effective date: 20040524

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050315