JPH05235091A - フィルムキャリア半導体装置 - Google Patents
フィルムキャリア半導体装置Info
- Publication number
- JPH05235091A JPH05235091A JP3295326A JP29532691A JPH05235091A JP H05235091 A JPH05235091 A JP H05235091A JP 3295326 A JP3295326 A JP 3295326A JP 29532691 A JP29532691 A JP 29532691A JP H05235091 A JPH05235091 A JP H05235091A
- Authority
- JP
- Japan
- Prior art keywords
- olb
- film carrier
- semiconductor device
- bump
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】フリップチップと同等の高密度実装が可能なフ
ィルムキャリア半導体装置を提供する。 【構成】ＯＬＢ用バンプ搭載部１７を備える。ＯＬＢ用
バンプ搭載部１７に形成し、ＩＬＢ用リード１６の一端
が接続されるＯＬＢ用バンプ１８を備える。
ィルムキャリア半導体装置を提供する。 【構成】ＯＬＢ用バンプ搭載部１７を備える。ＯＬＢ用
バンプ搭載部１７に形成し、ＩＬＢ用リード１６の一端
が接続されるＯＬＢ用バンプ１８を備える。
Description
【０００１】
【産業上の利用分野】本発明はフィルムキャリア半導体
装置に関し、特に高密度実装に適したフィルムキャリア
半導体装置に関する。
装置に関し、特に高密度実装に適したフィルムキャリア
半導体装置に関する。
【０００２】
【従来の技術】フィルムキャリア半導体装置は、テープ
オートメーテッドボンデイング（ＴＡＢ）方式とも呼ば
れる方式のパッケージを有するものであり、他のパッケ
ージに比較して小型薄型化が可能であるので、一般民生
用の時計や電卓等に広く利用されている。
オートメーテッドボンデイング（ＴＡＢ）方式とも呼ば
れる方式のパッケージを有するものであり、他のパッケ
ージに比較して小型薄型化が可能であるので、一般民生
用の時計や電卓等に広く利用されている。
【０００３】従来のフィルムキャリア半導体装置は、図
６（Ａ），（Ｂ）に示すように、ポリイミド膜等でつく
られる長尺のフィルムキャリアテープ１と、あらかじめ
電極パッド上に金属突起物であるバンプ７を設けた半導
体チップ２と、フィルムキャリアテープ１のフィルム上
に接着した銅等の金属箔をエッチング等により所望の形
状に形成した外部接続用のリード４と、電気選別用のパ
ッド５とを備えて構成されていた。フィルムキャリアテ
ープ１は、搬送および位置決め用のスプロケットホール
６と、半導体チップ２が取付けられるデバイスホール３
とが設けられていた。
６（Ａ），（Ｂ）に示すように、ポリイミド膜等でつく
られる長尺のフィルムキャリアテープ１と、あらかじめ
電極パッド上に金属突起物であるバンプ７を設けた半導
体チップ２と、フィルムキャリアテープ１のフィルム上
に接着した銅等の金属箔をエッチング等により所望の形
状に形成した外部接続用のリード４と、電気選別用のパ
ッド５とを備えて構成されていた。フィルムキャリアテ
ープ１は、搬送および位置決め用のスプロケットホール
６と、半導体チップ２が取付けられるデバイスホール３
とが設けられていた。
【０００４】次に、従来のフィルムキャリア半導体装置
の製造方法について説明する。
の製造方法について説明する。
【０００５】フィルムキャリアテープ１上のリード４
と、半導体チップ２に設けたバンプ７とを熱圧着法ある
いは共晶法等によりボンディング、すなわちインナーリ
ードボンディング（ＩＬＢ）して組立てる。次に、この
フィルムキャリアテープの状態で電気選別用パッド５
に、プローブを接触させて電気選別やバイアス試験等を
実施してフィルムキャリア半導体装置が完成する。ここ
で、リード４の変形防止用として絶縁フィルムの枠であ
るサスペンダ８を予めフィルムキャリアテープ１に設け
ることや、信頼性向上のためおよび機械的保護のため樹
脂９をポッデイングして樹脂封止を行なうことが一般的
である。
と、半導体チップ２に設けたバンプ７とを熱圧着法ある
いは共晶法等によりボンディング、すなわちインナーリ
ードボンディング（ＩＬＢ）して組立てる。次に、この
フィルムキャリアテープの状態で電気選別用パッド５
に、プローブを接触させて電気選別やバイアス試験等を
実施してフィルムキャリア半導体装置が完成する。ここ
で、リード４の変形防止用として絶縁フィルムの枠であ
るサスペンダ８を予めフィルムキャリアテープ１に設け
ることや、信頼性向上のためおよび機械的保護のため樹
脂９をポッデイングして樹脂封止を行なうことが一般的
である。
【０００６】以上のようなフィルムキャリア半導体装置
をプリント基板に実装する場合には、図７に示すよう
に、まず、リード４を所望の長さに切断し、プリント基
板１１上に接着剤１０により半導体チップ２を固着す
る。次に、リード４をプリント基板１１上のボンデイン
グパッド１２にボンディング、すなわちアウターリード
ボンディング（ＯＬＢ）して完成する。
をプリント基板に実装する場合には、図７に示すよう
に、まず、リード４を所望の長さに切断し、プリント基
板１１上に接着剤１０により半導体チップ２を固着す
る。次に、リード４をプリント基板１１上のボンデイン
グパッド１２にボンディング、すなわちアウターリード
ボンディング（ＯＬＢ）して完成する。
【０００７】これらのフィルムキャリア半導体装置は、
半導体チップと外部接続用のリードとのボンディングが
リード数と無関係に一度で可能であるので、ボンディン
グ工程のスピードが速いことと、フィルムキャリアテー
プを使用するため、ボンディング等の組立と電気選別等
の試験の自動化を容易に実施できるために量産性が優れ
ている等の利点を有している。
半導体チップと外部接続用のリードとのボンディングが
リード数と無関係に一度で可能であるので、ボンディン
グ工程のスピードが速いことと、フィルムキャリアテー
プを使用するため、ボンディング等の組立と電気選別等
の試験の自動化を容易に実施できるために量産性が優れ
ている等の利点を有している。
【０００８】また、セラミックパッケージやプラスチッ
クパッケージに比較して高密度実装ができる上、小型
化、軽量化、薄型化も実現できるという利点を有してい
る。
クパッケージに比較して高密度実装ができる上、小型
化、軽量化、薄型化も実現できるという利点を有してい
る。
【０００９】これに対して、現在、最も軽量、薄型、高
密度実装可能なものとしてフリップチップがある。これ
は、周知のように、半導体チップの表面に格子状に電極
を配置し、かつこれらの電極上に半田等からなるバンプ
を形成して、これを直接実装用のプリント基板上のボン
デイングパッドに接続して実装するものである。フリッ
プチップは軽薄短小の最も進んだ形態であり、かつ、半
導体チップの表面全体に電極を配置できるので、多数端
子化にも適切であるということができる。
密度実装可能なものとしてフリップチップがある。これ
は、周知のように、半導体チップの表面に格子状に電極
を配置し、かつこれらの電極上に半田等からなるバンプ
を形成して、これを直接実装用のプリント基板上のボン
デイングパッドに接続して実装するものである。フリッ
プチップは軽薄短小の最も進んだ形態であり、かつ、半
導体チップの表面全体に電極を配置できるので、多数端
子化にも適切であるということができる。
【００１０】このような多くの利点を有する反面、フリ
ップチップは半導体チップの主要材料であるシリコンと
プリント基板との熱膨張差によって接続部に対する応力
が生じるという問題点がある。この応力による接続強度
の劣化や実装前に実施される高温下の通電スクリーニン
グ、すなわち、バーンイン試験が極めて困難である等の
理由によってその利用範囲は限定されたものとなってい
た。
ップチップは半導体チップの主要材料であるシリコンと
プリント基板との熱膨張差によって接続部に対する応力
が生じるという問題点がある。この応力による接続強度
の劣化や実装前に実施される高温下の通電スクリーニン
グ、すなわち、バーンイン試験が極めて困難である等の
理由によってその利用範囲は限定されたものとなってい
た。
【００１１】一方、フィルムキャリア半導体装置は、プ
リント基板に実装後においても、リードの緩衝効果によ
り接続信頼性は高く、また、電気選別用パッドを用いて
バーンイン試験を容易に実施できる。しかし、実装密度
という点ではリードの存在エリア分だけフリップチップ
より劣るというものであった。
リント基板に実装後においても、リードの緩衝効果によ
り接続信頼性は高く、また、電気選別用パッドを用いて
バーンイン試験を容易に実施できる。しかし、実装密度
という点ではリードの存在エリア分だけフリップチップ
より劣るというものであった。
【００１２】
【発明が解決しようとする課題】上述した従来のフィル
ムキャリア半導体装置は、フリップチップに比較し実装
密度が劣るという欠点があった。
ムキャリア半導体装置は、フリップチップに比較し実装
密度が劣るという欠点があった。
【００１３】本発明の目的は、フィルムキャリア半導体
装置の利点を保持し、フリップチップと同等の実装密度
が得られるフィルムキャリア半導体装置を提供すること
にある。
装置の利点を保持し、フリップチップと同等の実装密度
が得られるフィルムキャリア半導体装置を提供すること
にある。
【００１４】
【課題を解決するための手段】本発明のフィルムキャリ
ア半導体装置は、テープ状の絶縁材料のフィルムに形成
した搬送および位置決め用のスプロケットホールを有す
るフィルムキャリアテープと、予め電極パッド上に金属
突起物である電極バンプを設けた半導体チップと、前記
フィルムキャリアテープ上に形成し前記電極バンプに接
続したインナーリードボンディング用リードと、前記フ
ィルムキャリアテープに形成し前記半導体チップを搭載
するＯＬＢ用バンプ搭載部と、前記ＯＬＢ用バンプ搭載
部に形成し前記インナーリードボンディング用リードの
一端が接続されるＯＬＢ用バンプとを備えて構成されて
いる。
ア半導体装置は、テープ状の絶縁材料のフィルムに形成
した搬送および位置決め用のスプロケットホールを有す
るフィルムキャリアテープと、予め電極パッド上に金属
突起物である電極バンプを設けた半導体チップと、前記
フィルムキャリアテープ上に形成し前記電極バンプに接
続したインナーリードボンディング用リードと、前記フ
ィルムキャリアテープに形成し前記半導体チップを搭載
するＯＬＢ用バンプ搭載部と、前記ＯＬＢ用バンプ搭載
部に形成し前記インナーリードボンディング用リードの
一端が接続されるＯＬＢ用バンプとを備えて構成されて
いる。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１（Ａ），（Ｂ），（Ｃ）は本発明のフ
ィルムキャリア半導体装置の第一の実施例を示す、
（Ａ）は裏面の、（Ｂ）は表面の部分破断平面図、
（Ｃ）は（Ａ）のＡ−Ｂ断面図である。
ィルムキャリア半導体装置の第一の実施例を示す、
（Ａ）は裏面の、（Ｂ）は表面の部分破断平面図、
（Ｃ）は（Ａ）のＡ−Ｂ断面図である。
【００１７】本実施例のフィルムキャリア半導体装置
は、図１（Ａ），（Ｂ）に示すように、ポリイミド膜等
でつくられる長尺のフィルムキャリアテープ１と、あら
かじめ電極パッド上に金属突起物であるバンプ７を設け
た半導体チップ２と、フィルムキャリアテープ１のフィ
ルム上に接着した銅等の金属箔をエッチング等により所
望の形状に形成したインナーリードボンディング（ＩＬ
Ｂ）用リード１６と、アウターリードボンディング（Ｏ
ＬＢ）用リード１９と、電気選別用のパッド５とを備え
て構成されている。フィルムキャリアテープ１は、搬送
および位置決め用のスプロケットホール６と、ＩＬＢ用
ホール１３と、ＯＬＢ用ホール１４と、樹脂封止用ホー
ル１５と、ＯＬＢ用バンプ搭載部１７とが設けられてい
る。
は、図１（Ａ），（Ｂ）に示すように、ポリイミド膜等
でつくられる長尺のフィルムキャリアテープ１と、あら
かじめ電極パッド上に金属突起物であるバンプ７を設け
た半導体チップ２と、フィルムキャリアテープ１のフィ
ルム上に接着した銅等の金属箔をエッチング等により所
望の形状に形成したインナーリードボンディング（ＩＬ
Ｂ）用リード１６と、アウターリードボンディング（Ｏ
ＬＢ）用リード１９と、電気選別用のパッド５とを備え
て構成されている。フィルムキャリアテープ１は、搬送
および位置決め用のスプロケットホール６と、ＩＬＢ用
ホール１３と、ＯＬＢ用ホール１４と、樹脂封止用ホー
ル１５と、ＯＬＢ用バンプ搭載部１７とが設けられてい
る。
【００１８】ＩＬＢ用ホール１３は、半導体チップ２の
４辺のそれぞれにバンプ７が露出するように形成された
台形状の開口部である。ＩＬＢ用ホール１３の開口部に
は、ＩＬＢ用リード１６がバンプ７の位置に相対応する
ように形成されており、バンプ７とボンデンィング接続
されている。ＩＬＢ用リード１６の一端はＯＬＢ用バン
プ搭載部１７に延長され、スルーホール２１を介して裏
面のＯＬＢ用バンプ１８に接続されている。ＩＬＢ用リ
ード１６の他の一端は、ＯＬＢ用ホール１４のＯＬＢ用
リード１９およびその外側に配置される電気選別用パッ
ド５に接続されている。
４辺のそれぞれにバンプ７が露出するように形成された
台形状の開口部である。ＩＬＢ用ホール１３の開口部に
は、ＩＬＢ用リード１６がバンプ７の位置に相対応する
ように形成されており、バンプ７とボンデンィング接続
されている。ＩＬＢ用リード１６の一端はＯＬＢ用バン
プ搭載部１７に延長され、スルーホール２１を介して裏
面のＯＬＢ用バンプ１８に接続されている。ＩＬＢ用リ
ード１６の他の一端は、ＯＬＢ用ホール１４のＯＬＢ用
リード１９およびその外側に配置される電気選別用パッ
ド５に接続されている。
【００１９】フィルムキャリアテープ１の半導体チップ
２を搭載する部分に、前述のＯＬＢ用バンプ搭載部１７
が設けられている。ＯＬＢ用バンプ搭載部１７の表面に
ＯＬＢ用バンプ１８が形成されている。ＯＬＢ用バンプ
搭載部１７の中央部に封止用の樹脂９を充填する前述の
樹脂封止用ホール１５が設けられている。
２を搭載する部分に、前述のＯＬＢ用バンプ搭載部１７
が設けられている。ＯＬＢ用バンプ搭載部１７の表面に
ＯＬＢ用バンプ１８が形成されている。ＯＬＢ用バンプ
搭載部１７の中央部に封止用の樹脂９を充填する前述の
樹脂封止用ホール１５が設けられている。
【００２０】ＯＬＢ用ホール１４は、ＩＬＢ用ホール１
３の外側にサスペンダ８を挟んで形成されたＩＬＢ用ホ
ール１３と相似の台形状の開口部である。ＯＬＢ用ホー
ル１４の開口部には、前述のＯＬＢ用リード１９が設け
られている。
３の外側にサスペンダ８を挟んで形成されたＩＬＢ用ホ
ール１３と相似の台形状の開口部である。ＯＬＢ用ホー
ル１４の開口部には、前述のＯＬＢ用リード１９が設け
られている。
【００２１】次に本実施例のフィルムキャリア半導体装
置の製造方法について説明する。
置の製造方法について説明する。
【００２２】図２（Ａ），（Ｂ）は、本実施例のフィル
ムキャリア半導体装置の製造工程の一例を示す図であ
る。
ムキャリア半導体装置の製造工程の一例を示す図であ
る。
【００２３】まず、ポリイミド等からなる絶縁フィルム
の一方の面に、銅等の金属箔を接着剤を介して接着す
る。次に、スプロケットホール６と、ＩＬＢ用ホール１
３と、ＯＬＢ用ホール１４と、樹脂封止用ホール１５等
の開口部をパンチング等により形成する。次に、他方の
面にも、銅等の金属箔を接着剤を介して接着する。次
に、フオトレジスト法により、所望の形状のＩＬＢ用リ
ード１６と、ＯＬＢ用リード１９等のリードパターン
と、電気選別用パッド５およびＯＬＢ用バンプ１８が形
成される位置にスルーホールランドを各々形成する。す
なわち、フィルムキャリアテープ１の両面にレジストを
塗布し、裏面にはＯＬＢ用バンプ１８を形成するための
スルーホールランドを、表面にはスルーホールランドを
含むリードパターンおよび電気選別用パッド５を両面露
光し、現像後エッチングおよびレジスト除去することに
より形成する。
の一方の面に、銅等の金属箔を接着剤を介して接着す
る。次に、スプロケットホール６と、ＩＬＢ用ホール１
３と、ＯＬＢ用ホール１４と、樹脂封止用ホール１５等
の開口部をパンチング等により形成する。次に、他方の
面にも、銅等の金属箔を接着剤を介して接着する。次
に、フオトレジスト法により、所望の形状のＩＬＢ用リ
ード１６と、ＯＬＢ用リード１９等のリードパターン
と、電気選別用パッド５およびＯＬＢ用バンプ１８が形
成される位置にスルーホールランドを各々形成する。す
なわち、フィルムキャリアテープ１の両面にレジストを
塗布し、裏面にはＯＬＢ用バンプ１８を形成するための
スルーホールランドを、表面にはスルーホールランドを
含むリードパターンおよび電気選別用パッド５を両面露
光し、現像後エッチングおよびレジスト除去することに
より形成する。
【００２４】次に、スルーホールランド部にパンチング
またはドリル等によりスルーホールの下穴を形成する。
この下穴に銅等の金属めっきにより導電性のスルーホー
ルを形成する。さらに金や錫等所要のめっきを施して仕
上げる。
またはドリル等によりスルーホールの下穴を形成する。
この下穴に銅等の金属めっきにより導電性のスルーホー
ルを形成する。さらに金や錫等所要のめっきを施して仕
上げる。
【００２５】次に、裏面のスルーホールランド上に、Ｏ
ＬＢ用バンプ１８を形成する。この種のバンプ形成法と
しては、たとえば、特開昭４９−５２９７３号公報に記
載されているように、金や半田等からなるワイヤをワイ
ヤボンディング法を使用してボールを形成し、ボールを
パッド上に接合後ボールのみを残してワイヤを切断する
ことによりバンプを形成する方法等の周知の技術を用い
ることができる。ここまでの状態を図２（Ａ）に示す。
ＬＢ用バンプ１８を形成する。この種のバンプ形成法と
しては、たとえば、特開昭４９−５２９７３号公報に記
載されているように、金や半田等からなるワイヤをワイ
ヤボンディング法を使用してボールを形成し、ボールを
パッド上に接合後ボールのみを残してワイヤを切断する
ことによりバンプを形成する方法等の周知の技術を用い
ることができる。ここまでの状態を図２（Ａ）に示す。
【００２６】次に、図２（Ｂ）に示すように、ＩＬＢ用
リード１６と半導体チップ２のバンプ７とを熱圧着法あ
るいは共晶法等によりボンディング接続する。
リード１６と半導体チップ２のバンプ７とを熱圧着法あ
るいは共晶法等によりボンディング接続する。
【００２７】次に、樹脂封止用ホール１５に液状の封止
用の樹脂９を滴下することにより封止する。樹脂９とし
ては、エポキシ系、シリコン系、シリコンエポキシ系、
テフロン系等の樹脂が候補に挙げられる。プリント基板
に実装後において、封止用の樹脂９と、プリント基板、
ＯＬＢ用バンプ搭載部１７、および半導体チップ２等の
熱膨張係数の差により発生する応力がＯＬＢ用バンプ１
８の接合部に加わる。このＯＬＢ用バンプ１８の接合部
に加わる応力を緩和するため、硬化後もゴム状の性質を
有するシリコン系やテフロン系の樹脂が適当である。ま
た、封止後の樹脂９の表面が、図１（Ｃ）に示すよう
に、ＯＬＢ用バンプ１８の高さを越えないように制御す
る。
用の樹脂９を滴下することにより封止する。樹脂９とし
ては、エポキシ系、シリコン系、シリコンエポキシ系、
テフロン系等の樹脂が候補に挙げられる。プリント基板
に実装後において、封止用の樹脂９と、プリント基板、
ＯＬＢ用バンプ搭載部１７、および半導体チップ２等の
熱膨張係数の差により発生する応力がＯＬＢ用バンプ１
８の接合部に加わる。このＯＬＢ用バンプ１８の接合部
に加わる応力を緩和するため、硬化後もゴム状の性質を
有するシリコン系やテフロン系の樹脂が適当である。ま
た、封止後の樹脂９の表面が、図１（Ｃ）に示すよう
に、ＯＬＢ用バンプ１８の高さを越えないように制御す
る。
【００２８】次に、電気選別用パッド５に、プローブを
接触させて電気選別やバイアス試験等を実施してフィル
ムキャリア半導体装置が完成する。
接触させて電気選別やバイアス試験等を実施してフィル
ムキャリア半導体装置が完成する。
【００２９】次に、本実施例のフィルムキャリア半導体
装置をプリント基板に実装する方法について説明する。
装置をプリント基板に実装する方法について説明する。
【００３０】図３は、本実施例のフィルムキャリア半導
体装置の実装状態の一例を示す断面図である。
体装置の実装状態の一例を示す断面図である。
【００３１】まず、フィルムキャリア半導体装置のサス
ペンダ８の部分で切断する。次に、切断したプリント基
板２０のボンディングパッド１２と、フィルムキャリア
半導体装置のＯＬＢ用バンプ１８とを接合することによ
り実装を実施する。この接合方法としては、従来のフリ
ップチップと同様に、ＯＬＢ用バンプ１８を半田とし、
溶融接合するか、ＯＬＢ用バンプ１８を金とし、導電ペ
ーストを塗布してそのまま接着する方法等、ＯＬＢ用バ
ンプ１８の種類に対応して適切な方法により実施するこ
とができる。
ペンダ８の部分で切断する。次に、切断したプリント基
板２０のボンディングパッド１２と、フィルムキャリア
半導体装置のＯＬＢ用バンプ１８とを接合することによ
り実装を実施する。この接合方法としては、従来のフリ
ップチップと同様に、ＯＬＢ用バンプ１８を半田とし、
溶融接合するか、ＯＬＢ用バンプ１８を金とし、導電ペ
ーストを塗布してそのまま接着する方法等、ＯＬＢ用バ
ンプ１８の種類に対応して適切な方法により実施するこ
とができる。
【００３２】なお、本実施例のフィルムキャリア半導体
装置は、ＯＬＢ用ホール１４およびＯＬＢ用リード１９
を備えているが、上記のようにフリップチップ方式の実
装を行なう場合には不要である。ＯＬＢ用ホール１４お
よびＯＬＢ用リード１９は、従来フィルムキャリア半導
体装置と同様の実装方式の実装を行なうときに使用す
る。すなわち、本実施例のフィルムキャリア半導体装置
は、以上の両方の実装方式に対応できる構造である。
装置は、ＯＬＢ用ホール１４およびＯＬＢ用リード１９
を備えているが、上記のようにフリップチップ方式の実
装を行なう場合には不要である。ＯＬＢ用ホール１４お
よびＯＬＢ用リード１９は、従来フィルムキャリア半導
体装置と同様の実装方式の実装を行なうときに使用す
る。すなわち、本実施例のフィルムキャリア半導体装置
は、以上の両方の実装方式に対応できる構造である。
【００３３】次に、本発明の第二の実施例について説明
する。
する。
【００３４】図４は、本発明のフィルムキャリア半導体
装置の第二の実施例を示すフィルムキャリアテープ２２
の平面図である。
装置の第二の実施例を示すフィルムキャリアテープ２２
の平面図である。
【００３５】前述の第一の実施例に対する本実施例の相
違点は、ＯＬＢ用バンプ搭載部２５がタイバ２３により
支持されていることと、ＩＬＢ用リード２６は一端がＯ
ＬＢ用バンプ搭載部２５からＩＬＢ用ホール２４内の半
導体チップ２の電極バンプ７に対応する位置にまで突出
し、他の一端がＯＬＢ用バンプ搭載部２５からタイバ２
３上を経由してＩＬＢ用ホール２４の外側に配置された
電気選別用パッド５に接続されていることである。した
がって、ＩＬＢ用リード２６はＯＬＢ用バンプ搭載部２
５にのみ保持される片持状態となる。また、ＯＬＢ用バ
ンプ１８は裏面に形成されている。ＩＬＢ用リード２６
は、ＯＬＢ用バンプ搭載部２５上の適当な位置に形成さ
れたスルーホールを介して裏面のＯＬＢ用バンプ１８と
接続する。
違点は、ＯＬＢ用バンプ搭載部２５がタイバ２３により
支持されていることと、ＩＬＢ用リード２６は一端がＯ
ＬＢ用バンプ搭載部２５からＩＬＢ用ホール２４内の半
導体チップ２の電極バンプ７に対応する位置にまで突出
し、他の一端がＯＬＢ用バンプ搭載部２５からタイバ２
３上を経由してＩＬＢ用ホール２４の外側に配置された
電気選別用パッド５に接続されていることである。した
がって、ＩＬＢ用リード２６はＯＬＢ用バンプ搭載部２
５にのみ保持される片持状態となる。また、ＯＬＢ用バ
ンプ１８は裏面に形成されている。ＩＬＢ用リード２６
は、ＯＬＢ用バンプ搭載部２５上の適当な位置に形成さ
れたスルーホールを介して裏面のＯＬＢ用バンプ１８と
接続する。
【００３６】本実施例のフィルムキャリアテープ２２
は、ＩＬＢ用リード２６が片持状態であるほかは、前述
の第一の実施例のフィルムキャリアテープ１と同様の構
造であり、したがって、ほぼ同様の製造方法により製造
することができる。
は、ＩＬＢ用リード２６が片持状態であるほかは、前述
の第一の実施例のフィルムキャリアテープ１と同様の構
造であり、したがって、ほぼ同様の製造方法により製造
することができる。
【００３７】次に、本実施例のフィルムキャリアテープ
２２のＩＬＢ用リード２６に、半導体チップ２のバンプ
７をボンディング接合して組立てる。
２２のＩＬＢ用リード２６に、半導体チップ２のバンプ
７をボンディング接合して組立てる。
【００３８】図５（Ａ），（Ｂ）は、本実施例のフィル
ムキャリア半導体装置の組立状態を示す、（Ａ）はフェ
イスダウンボンディングの場合の、（Ｂ）はフェイスア
ップボンディングの場合のそれぞれ、図４のＣ−Ｄ線に
おける断面図である。本実施例の場合、ＩＬＢ用リード
２６は片持状態であるので、図５（Ａ）に示すフェイス
ダウンボンディングの他に、（Ｂ）に示すフェイスアッ
プボンディングを容易に実施することができる。
ムキャリア半導体装置の組立状態を示す、（Ａ）はフェ
イスダウンボンディングの場合の、（Ｂ）はフェイスア
ップボンディングの場合のそれぞれ、図４のＣ−Ｄ線に
おける断面図である。本実施例の場合、ＩＬＢ用リード
２６は片持状態であるので、図５（Ａ）に示すフェイス
ダウンボンディングの他に、（Ｂ）に示すフェイスアッ
プボンディングを容易に実施することができる。
【００３９】フェイスアップボンディングの場合は、Ｏ
ＬＢ用バンプ１８をＩＬＢ用リード２６等のパターンと
同一の面に設ける。また、プリント基板に対する実装時
にプリント基板上の配線パターンとショートを防止する
ために、ＯＬＢ用バンプ１８以外の部分をソルダレジス
ト２７等の絶縁被膜を被覆することも可能である。この
フェイスアップボンディングの場合は、スルーホールを
形成する必要がないので、フィルムキャリアテープの製
造工程が簡略化されるという利点がある。
ＬＢ用バンプ１８をＩＬＢ用リード２６等のパターンと
同一の面に設ける。また、プリント基板に対する実装時
にプリント基板上の配線パターンとショートを防止する
ために、ＯＬＢ用バンプ１８以外の部分をソルダレジス
ト２７等の絶縁被膜を被覆することも可能である。この
フェイスアップボンディングの場合は、スルーホールを
形成する必要がないので、フィルムキャリアテープの製
造工程が簡略化されるという利点がある。
【００４０】次に、第一の実施例と同様に、樹脂封止
し、電気試験を実施してフィルムキャリア半導体装置が
完成する。
し、電気試験を実施してフィルムキャリア半導体装置が
完成する。
【００４１】プリント基板に対する実装についても、タ
イバ２３を切断した後は、前述の第一の実施例と同様
に、プリント基板のボンディングパッドとＯＬＢ用バン
プ１８とを接合することにより実施する。
イバ２３を切断した後は、前述の第一の実施例と同様
に、プリント基板のボンディングパッドとＯＬＢ用バン
プ１８とを接合することにより実施する。
【００４２】本実施例は、半導体チップ２が長方形でか
つ短辺側にバンプ７が集中しているメモリ等に適用する
のに適している。これは、タイバ２３上に所要のＩＬＢ
用リード２６等のパターンを形成するためである。
つ短辺側にバンプ７が集中しているメモリ等に適用する
のに適している。これは、タイバ２３上に所要のＩＬＢ
用リード２６等のパターンを形成するためである。
【００４３】
【発明の効果】以上説明したように、本発明のフィルム
キャリア半導体装置は、ＯＬＢ用バンプ搭載部と、ＯＬ
Ｂ用バンプ搭載部に形成しインナーリードボンディング
用リードの一端が接続されるＯＬＢ用バンプとを備える
ことにより、接続信頼性が高く、また、電気選別用パッ
ドを用いてバーンイン試験を容易に実施できるという利
点を保持しながら、フリップチップと同等の高密度実装
が可能となるという効果がある。
キャリア半導体装置は、ＯＬＢ用バンプ搭載部と、ＯＬ
Ｂ用バンプ搭載部に形成しインナーリードボンディング
用リードの一端が接続されるＯＬＢ用バンプとを備える
ことにより、接続信頼性が高く、また、電気選別用パッ
ドを用いてバーンイン試験を容易に実施できるという利
点を保持しながら、フリップチップと同等の高密度実装
が可能となるという効果がある。
【図１】本発明のフィルムキャリア半導体装置の第一の
実施例を示す平面図および断面図である。
実施例を示す平面図および断面図である。
【図２】本実施例のフィルムキャリア半導体装置の製造
方法における工程の一例を示す図である。
方法における工程の一例を示す図である。
【図３】本実施例のフィルムキャリア半導体装置の実装
状態の一例を示す断面図である。
状態の一例を示す断面図である。
【図４】本発明のフィルムキャリア半導体装置の第二の
実施例を示すフィルムキャリアテープの平面図である。
実施例を示すフィルムキャリアテープの平面図である。
【図５】本実施例のフィルムキャリア半導体装置の組立
状態の一例を示す断面図である。
状態の一例を示す断面図である。
【図６】従来のフィルムキャリア半導体装置の一例を示
す平面図および断面図である。
す平面図および断面図である。
１，２２ フィルムキャリアテープ ２ 半導体チップ ３ デバイスホール ４ リード ５ 電気選別用パッド ６ スプロケットホール ７ バンプ ８ サスペンダ ９ 樹脂 １０ 接着剤 １１ プリント基板 １２ ボンディングパッド １３，２４ ＩＬＢ用ホール １４ ＯＬＢ用ホール １５ 樹脂封止用ホール １６，２６ ＩＬＢ用リード １７，２５ ＯＬＢ用バンプ搭載部 １８ ＯＬＢ用バンプ １９ ＯＬＢ用リード ２０ プリント基板 ２１ スルーホール ２３ タイバ ２７ ソルダレジスト
Claims (3)
- 【請求項１】 テープ状の絶縁材料のフィルムに形成し
た搬送および位置決め用のスプロケットホールを有する
フィルムキャリアテープと、 予め電極パッド上に金属突起物である電極バンプを設け
た半導体チップと、 前記フィルムキャリアテープ上に形成し前記電極バンプ
に接続したインナーリードボンディング用リードと、 前記フィルムキャリアテープに形成し前記半導体チップ
を搭載するＯＬＢ用バンプ搭載部と、 前記ＯＬＢ用バンプ搭載部に形成し前記インナーリード
ボンディング用リードの一端が接続されるＯＬＢ用バン
プとを備えることを特徴とするフィルムキャリア半導体
装置。 - 【請求項２】 前記インナーリードボンディング用リー
ドは前記ＯＬＢ用バンプ搭載部のみで保持される片持状
態に形成されることを特徴とする請求項１記載のフィル
ムキャリア半導体装置。 - 【請求項３】 前記ＯＬＢ用バンプ搭載部に封止用の樹
脂の注入孔である樹脂封止用ホールを備えることを特徴
とする請求項１または２記載のフィルムキャリア半導体
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3295326A JP2949969B2 (ja) | 1991-11-12 | 1991-11-12 | フィルムキャリア半導体装置 |
| US07/967,790 US5350947A (en) | 1991-11-12 | 1992-10-28 | Film carrier semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3295326A JP2949969B2 (ja) | 1991-11-12 | 1991-11-12 | フィルムキャリア半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235091A true JPH05235091A (ja) | 1993-09-10 |
| JP2949969B2 JP2949969B2 (ja) | 1999-09-20 |
Family
ID=17819170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3295326A Expired - Lifetime JP2949969B2 (ja) | 1991-11-12 | 1991-11-12 | フィルムキャリア半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2949969B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0674814A1 (en) * | 1993-09-20 | 1995-10-04 | Tessera, Inc. | Method of forming interface between die and chip carrier |
| EP0684644A1 (en) * | 1994-05-25 | 1995-11-29 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| JPH0831869A (ja) * | 1994-05-09 | 1996-02-02 | Nec Corp | 半導体装置及びその製造方法及びその実装検査方法 |
| US5952711A (en) * | 1996-09-12 | 1999-09-14 | Wohlin; Leslie Theodore | Lead finger immobilization apparatus |
| US6262473B1 (en) | 1996-10-17 | 2001-07-17 | Seiko Epson Corporation | Film carrier tape and semiconductor device, method of making the same and circuit board |
| US6593648B2 (en) | 2000-08-31 | 2003-07-15 | Seiko Epson Corporation | Semiconductor device and method of making the same, circuit board and electronic equipment |
-
1991
- 1991-11-12 JP JP3295326A patent/JP2949969B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0674814A1 (en) * | 1993-09-20 | 1995-10-04 | Tessera, Inc. | Method of forming interface between die and chip carrier |
| EP0674814A4 (en) * | 1993-09-20 | 1998-02-25 | Tessera Inc | METHOD FOR FORMING AN INTERFACE BETWEEN A CHIP AND A CHIP HOLDER. |
| JPH0831869A (ja) * | 1994-05-09 | 1996-02-02 | Nec Corp | 半導体装置及びその製造方法及びその実装検査方法 |
| EP0684644A1 (en) * | 1994-05-25 | 1995-11-29 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5683942A (en) * | 1994-05-25 | 1997-11-04 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5905303A (en) * | 1994-05-25 | 1999-05-18 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| EP0959499A1 (en) * | 1994-05-25 | 1999-11-24 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5952711A (en) * | 1996-09-12 | 1999-09-14 | Wohlin; Leslie Theodore | Lead finger immobilization apparatus |
| US6262473B1 (en) | 1996-10-17 | 2001-07-17 | Seiko Epson Corporation | Film carrier tape and semiconductor device, method of making the same and circuit board |
| US6593648B2 (en) | 2000-08-31 | 2003-07-15 | Seiko Epson Corporation | Semiconductor device and method of making the same, circuit board and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2949969B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US6020629A (en) | Stacked semiconductor package and method of fabrication | |
| JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
| US20060076665A1 (en) | Package stack and manufacturing method thereof | |
| KR19980070074A (ko) | 반도체 장치의 제조방법 | |
| JP2500785B2 (ja) | 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP2001185585A (ja) | 半導体装置およびその製造方法 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2907195B2 (ja) | 半導体装置の製造方法 | |
| JP2002118197A (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| KR100549299B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JPH07161746A (ja) | 半導体装置及びその製造方法 | |
| JPH0410635A (ja) | フリップチップ実装方法 | |
| JPH09148482A (ja) | 半導体装置 | |
| JP2000299399A (ja) | 半導体装置 | |
| WO1998059369A1 (fr) | Boitier de semi-conducteur et son procede de fabrication | |
| JPH07183425A (ja) | 半導体装置とその製造方法 | |
| KR100308116B1 (ko) | 칩스케일반도체패키지및그제조방법_ | |
| JP2002093828A (ja) | 半導体装置の製造方法 | |
| KR100833593B1 (ko) | 플립 칩 패키지의 제조 방법 | |
| WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990608 |