JP2500785B2 - 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置 - Google Patents

半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置

Info

Publication number
JP2500785B2
JP2500785B2 JP5232893A JP23289393A JP2500785B2 JP 2500785 B2 JP2500785 B2 JP 2500785B2 JP 5232893 A JP5232893 A JP 5232893A JP 23289393 A JP23289393 A JP 23289393A JP 2500785 B2 JP2500785 B2 JP 2500785B2
Authority
JP
Japan
Prior art keywords
lead
film carrier
tape
carrier tape
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5232893A
Other languages
English (en)
Other versions
JPH0794555A (ja
Inventor
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5232893A priority Critical patent/JP2500785B2/ja
Publication of JPH0794555A publication Critical patent/JPH0794555A/ja
Application granted granted Critical
Publication of JP2500785B2 publication Critical patent/JP2500785B2/ja
Priority to US08/780,844 priority patent/US5704593A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フィルムキャリア型半
導体装置、特に電気的特性向上のため多層の金属層を有
する半導体パッケージ用フィルムキャリアテープとこれ
を用いた半導体装置に関する。
【０００２】
【従来の技術】図８は従来のフィルムキャリア型半導体
装置の構成を示す平面図、図９は図８に示したフィルム
キャリア型半導体装置のＣ−Ｃ’線断面図、図１０は図
９に示したフィルムキャリア型半導体装置を樹脂により
封止した状態を示す断面図、図１１は図１０に示したフ
ィルムキャリア型半導体装置を基板に実装した状態を示
す断面図である。
【０００３】従来のフィルムキャリア方式による半導体
装置の製造方法は、図８及び図９に示すように、搬送及
び位置決め用のスプロケットホール１０１と、半導体チ
ップ１０２が入る半導体チップ用の孔であるデバイスホ
ール１０３と、ＯＬＢリードホール１０７及びタイバー
１０８とを有する、ポリイミド等からなる絶縁性のテー
プベースフィルム上に、Ｃｕ等の金属箔膜を付着し、フ
ォトレジスト法等により金属箔を選択的にエッチングし
て所望の形状のリード１０４と、電気選別の為の電気選
別用パッド１０５とを形成し、Ａｕ，Ｓｎ又は半田等の
メッキを施したフィルムキャリアテープ１０６と、図９
に示すように予め電極端子上に金属突起物であるバンプ
１０９を設けた半導体チップ１０２とを準備する。
【０００４】次に、フィルムキャリアテープ１０６のリ
ード１０４と半導体チップ１０２のバンプ１０９とを熱
圧着法又は共晶法等によりインナーリードボンディング
（以下、「ＩＬＢ」という）し、フィルムキャリアテー
プ１０６の状態で電気選別用パッド１０５上に検査装置
の接触子（不図示）を接触させて電気選別やバイアス試
験を実施することにより完成する。ここで、上述のよう
にデバイスホール１０３、ＯＬＢリードホール１０７及
びタイバー１０８を形成することにより、予めフィルム
キャリアテープ１０６にリード１０４の変形を防止する
ために絶縁フィルムの枠であるサスペンダー１１０を設
けることや信頼性向上及び機械的保護のため図１０に示
すように樹脂１１１により樹脂封止を行なうことが多
い。
【０００５】上記のようなフィルムキャリア型半導体装
置を実装する場合は、リード１０４を所望の長さに切断
し、次いで図１１に示すように、例えばプリント基板１
１３上に固着剤１１２より半導体チップ１０２を固着
後、リード１０４をプリント基板上のボンディングパッ
ド１１４にアウターリードボンディング（以下、「ＯＬ
Ｂ」という）して実施することができる。これらのフィ
ルムキャリア型半導体装置、ボンディングがリード数と
無関係に一度で可能であるためスピードが速いことや、
フィルムキャリアテープを使用するため作業の自動化が
容易である等の利点を有している。このようなフィルム
キャリア方式による半導体装置の製造方法は、古くは特
公昭４７−３２０６号等により紹介されている。
【０００６】
【発明が解決しようとする課題】上述した従来のフィル
ムキャリア型半導体装置において、最近の半導体チップ
の高性能化に伴い、種々の問題が生じている。例えば、
高性能化に伴う多数リード化・高消費電力化・高スピー
ド化等がある。これらの特性は、半導体装置のパッケー
ジ性能へ影響し、特に高スピード化への対応は多数リー
ド化の制約もあって次第に困難なものとなってきてい
る。即ち、多数リード化によりリードピッチが縮小さ
れ、この結果リード幅が縮小されるが、リード幅の縮小
は、リードの配線抵抗の増加をもたらすことになる。一
方、半導体チップの高スピード化は、その性能を維持す
る為に配線抵抗のさらなる低抵抗化が必要であり、ま
た、特性インピーダンスの整合をはじめ、配線容量等の
電気的特性の向上をパッケージ側へ求めることになる。
電気的特性向上のため、基本的には、配線長を短くなる
事が重要な対策となるが、例えば実装基板に対してフィ
ルムキャリア型半導体装置のリード長を必要最小限に短
くして装置全体の特性として満足できるものになったと
しても、フィルムキャリア型半導体装置のフィルムキャ
リアテープ上に存在する電気選別用パッドまでの配線長
が長い場合、実装前におけるフィルムキャリア型半導体
装置の電気選別が十分に実施できないことになる。
【０００７】一般に、フィルムキャリア型半導体装置の
ＯＬＢにおけるリードピッチを０．１〜０．２ｍｍとし
てＯＬＢ部までのリード長を短くしても、電気選別用パ
ッドは、十分な電気選別を実施する場合、検査装置の接
触子側の制約があって、０．３〜０．４ｍｍのピッチで
あるから多数リードの場合、ＯＬＢ部のリードから電気
選別用パッドまでの配線長が長くなってしまうことにな
る。
【０００８】これを解決する一例として、特開昭６２−
４６５３７号公報に開示されているように、２層以上の
電気的特性を改善した電気選別用基板にフィルムキャリ
ア型半導体装置をＯＬＢし、電気選別を実施後、フィル
ムキャリア型半導体装置のリードを任意箇所で切断して
電気選別用基板から分離させ、さらにプリント基板にＯ
ＬＢを行う方法がある。この場合、電気選別は改善され
るが、フィルムキャリア型半導体装置自体の改善はない
こと、電気選別用基板へのＯＬＢでの不良は高価な半導
体チップを無駄にすること、電気選別用基板へのＯＬＢ
が必要であること等の欠点がある。
【０００９】また、電気特性を改善する方法として、El
ectronic Packaging & Production１９８８年１２月
号、４２〜４４ｐ等に紹介されているように、フィルム
キャリアテープの絶縁フィルム部分のリードが形成され
た面と、反対面に接地層であるグランドプレーンを形成
し、リードのうち幾つか存在するグランドリードとスル
ーホールを介してグランドプレーンとを接続することに
よって電気特性を改善したものがある。このような構造
のフィルムキャリアテープは、グランドプレーン又は金
属層が絶縁フィルムの両面にあることからtwo metal ta
pe（ツウー・メタル・テープ、以下、「２メタルテー
プ」という）と呼ばれ、インピーダンス整合に適してい
る。
【００１０】さらに電気特性を向上させるためには、前
記文献にもあるとおり、グランドリードの他、数種類存
在する電源リードに対しても同様な電源層を形成するこ
とが望ましく、グランドリード、電源リード層に加え、
もともとの信号リードの層を含め３層以上、好ましくは
５〜６層以上が必要とされる。
【００１１】しかしながら、フィルムキャリアテープの
デバイスホール内にリードを片持ち状態で突出させた構
造で３層以上の金属層を設けることはフィルムキャリア
テープの製造工程上極めて困難であり、技術的には可能
であっても、フィルムキャリアテープが高価になるとい
う欠点があった。
【００１２】図１２は従来の２メタルテープの構造を示
す断面図である。
【００１３】従来の２メタルテープは、シグナルプレー
ン面に所望のパターンに形成されたリード１０４をグラ
ンドプレーン面１１５にアースする為に、Ｖiaホール１
１６の形成が必要であり、このＶiaホール１１６の形成
が、現状の２メタルテープの抱えているコスト高及びFi
ne Pitch対応困難という問題点の主要因である。
【００１４】本発明は、上述の従来技術にかかる実情に
鑑みてなされたものであって、電気的特性の向上及びコ
ストの低減を図ることができる半導体パッケージ用フィ
ルムキャリアテープおよびこれを用いた半導体装置を提
供することを目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、半導体チップが配置されるデバイスホール
と、該デバイスホールの周囲をＯＬＢリ−ドホールとし
て開口することにより形成されたサスペンダーとを含む
テープベースフィルムと、該テープベースフィルムの両
面に被着された金属層とにより構成された半導体パッケ
ージ用フィルムキャリアテープにおいて、前記テープベ
ースフィルムの一方の面の金属層を所定の形状でパター
ニングすることにより形成されたリードと、前記テープ
ベースフィルムの他方の面の金属層をパターニングする
ことにより前記デバイスホール内及びＯＬＢリードホー
ル内にそれぞれ突出するように形成された、前記リード
のパターンと同一パターンを有するグランドプレーンリ
ードとを備えたことを特徴とするものや、また、半導体
チップが配置されるデバイスホールと、該デバイスホー
ルの周囲をＯＬＢリ−ドホールとして開口することによ
り形成されたサスペンダーとを含むテープベースフィル
ムと、該テープベースフィルムの両面に被着された金属
層とにより構成された半導体パッケージ用フィルムキャ
リアテープにおいて、前記サスペンダーには前記ＯＬＢ
リ−ドホ−ルと同様に開口したスリット部が形成されて
おり、前記テープベースフィルムの一方の面の金属層を
所定の形状でパターニングすることにより形成されたリ
ードと、前記テープベースフィルムの他方の面の金属層
をパターニングすることにより前記デバイスホール内及
びスリット部内にそれぞれ突出するように形成された、
前記リードのパターンと同一パターンを有するグランド
プレーンリードとを備えたことを特徴とするものであ
り、前記のいづれかの半導体パッケージ用フィルムキャ
リアテープにおいて、前記テープベースフィルムの一方
の面に形成された任意のリードに、該リードに相対する
前記テープベースフィルムの他方の面に形成されたグラ
ンドプレーンリードが接合されているものである。
【００１６】さらに、上記の半導体パッケージ用フィル
ムキャリアテープに半導体チップが電気的に接続されて
なる半導体装置も本発明に属する。
【００１７】
【作用】上記のとおり構成された本発明では、テープベ
ースフィルムの一方の面の金属層には該金属層をパター
ニングすることにより所定の形状のリードが形成されて
おり、前記テープベースフィルムの他方の面の金属層に
は該金属層をパターニングすることにより前記デバイス
ホール内及びＯＬＢリードホール内にそれぞれ突出する
ように、前記リードのパターンと同一パターンを有する
グランドプレーンリードが形成されている。そして、前
記テープベースフィルムの一方の面に形成された任意の
リードに、該リードに相対する前記テープベースフィル
ムの他方の面に形成されたグランドプレーンリードが電
気的に接続されている。これにより、従来と同様に、電
位用のリードのインダクタンスがいづれも低減され、電
位ドロップまたはジュール熱による半導体装置の誤動作
を抑制することができる。また、信号用のリードにおい
ても、従来と同様に電位のゆらぎが抑制されるととも
に、インピーダンス整合を容易に取ることができる。さ
らに、Ｖiaホール形成の必要性がなくなるので、低コス
トでしかもファインピッチパターンに対応可能な２メタ
ルテープを得る事ができる。
【００１８】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【００１９】（第１の実施例）図１は本発明の半導体パ
ッケージ用フィルムキャリアテープの第１の実施例のシ
グナルプレーン面側からみた平面図、図２は本発明の半
導体パッケージ用フィルムキャリアテープの第１の実施
例のグランドプレーン面側からみた平面図、図３は図１
に示した半導体パッケージ用フィルムキャリアテープの
Ａ−Ａ’線断面図である。
【００２０】本実施例の半導体パッケージ用フィルムキ
ャリアテープは、図１に示すように、搬送及び位置決め
用のスプロケットホール１、半導体チップ（不図示）が
入る半導体チップ用の孔であるデバイスホール２、ＯＬ
Ｂリードホール３、およびタイバー４を有する、ポリイ
ミド等からなる絶縁性のテープベースフィルム８より形
成される。テープベースフィルム８の一面には、シグナ
ルプレーン面として、Ｃｕ等の金属箔膜を付着し、フォ
トレジスト法等により金属箔を選択的にエッチングする
ことにより所望の形状のリード５と、電気選別のための
電気選別用パッド６とが形成され、リード５および電気
選別用パッド６の表面には、Ａｕ，Ｓｎ又は半田等のメ
ッキが施されている。また、テープベースフィルム８に
は、デバイスホール２、およびデバイスホール２を囲む
ように開口したＯＬＢリードホール３の形成により、タ
イバー４に支持されたサスペンダー７が形成されてい
る。
【００２１】図１に示したシグナルプレーン面としての
テープベースフィルム８の一面と反対側面には、図２に
示すようにグランドプレーン面９（接地層）が形成され
ている。矩形形状のサスペンダー７の領域内のグランド
プレーン面９においては、図３に示すように、デバイス
ホール２側及びＯＬＢリードホール３側に、それぞれシ
グナルプレーン面のリード５のパターンと同一であり、
かつ、インナーリード５ａおよびＯＬＢリ−ドホ−ル３
よりも短いグランドプレーンリード９ａが突出するよう
に形成されている。上記のような半導体パッケージ用フ
ィルムキャリアテープは、従来の２メタルテープの製造
方法と同様に形成することが可能である。
【００２２】さらに、２メタルテープ構造のフィルムキ
ャリアテープにおいて、後述する方法により、リード５
にグランドプレーンリード９ａが電気的に接続され、デ
バイスホール２において半導体チップが電気的に接続さ
れることにより、本実施例のフィルムキャリア型半導体
装置が構成されている。
【００２３】ここで、第１の実施例におけるフィルムキ
ャリア型半導体装置の製造方法について説明する。
【００２４】図４は本発明の半導体用パッケージ用キャ
リアテープを用いた半導体装置の製造工程を説明するた
めの図である。この図において、符号１２は、ボンディ
ング時にフィルムキャリアテープを支持するためのボン
ディングステージ、符号１３はシングルポイントボンデ
ィング用ツール、符号１０は電極端子上にバンプ１１が
形成されている半導体チップである。
【００２５】製造方法としては、現在公知のシングルポ
イントインナーリードボンディング技術を利用し、ま
ず、図４（ａ）に示すようにシグナルプレーン面とボン
ディングステージ１２とが接触するようにフィルムキャ
リアテープ８を配置する。そして、第１次ボンディング
として、図４（ｂ）に示すようにフィルムキャリアテー
プ８のグランドプレーン面９に形成してあり、かつ半導
体チップ１０のＧＮＤ端子位置に相等するグランドプレ
ーンリード９ａのみをシグナルプレーン面に形成してあ
るリード４ｂに接合させる。次に、図４（ｃ）に示すよ
うに第２次ボンディングとしてシングルプレーン面に形
成されたインナーリード５ａと半導体チップ１０の電極
パッド上に形成されたバンプ１１とを接合させる。この
後、樹脂等により機械的保護の為に封止構造にしてもよ
い。さらに、フィルムキャリアテープ８上の電気選別用
パッド６に検査装置（不図示）の接触子を接触させて所
定の電気選別やバイアス試験を実施して本実施例のフィ
ルムキャリア型半導体装置が完成する。
【００２６】（第２の実施例）図５は本発明の半導体パ
ッケージ用キャリアテープの第２の実施例のシグナルプ
レーン面側からみた平面図、図６は本発明の半導体パッ
ケージ用フィルムキャリアテープの第２の実施例のグラ
ンドプレーン面側からみた平面図、図７は図５に示した
半導体パッケージ用キャリアテープのＢ−Ｂ’線断面図
である。
【００２７】本実施例においては、図５に示すように、
搬送及び位置決め用のスプロケットホール２１を有する
テープベースフィルム２８のデバイスホール２２の周囲
を、内側からスリット部２９、ＯＬＢリードホール２３
の順に２重に開口することにより、タイバー２４に支持
された２重構成のサスペンダー２７ａ、２７ｂが形成さ
れている。このようなテープベースフィルム２８の一面
には、第１の実施例と同様にシグナルプレーン面とし
て、Ｃｕ等の金属箔を接着し、フォトレジスト法等によ
り金属箔を選択的にエッチングすることにより、所望の
形状のリード２５と、電気選別のための電気選別用パッ
ド２６とが形成されている。
【００２８】図５に示したシグナルプレーン面としての
テープベースフィルム２８の一面と反対側面には、図６
に示すようにグランドプレーン面３０（接地層）が形成
されている。矩形形状のサスペンダー２７ａの領域内の
グランドプレーン面３０においては、図７に示すよう
に、デバイスホール２２側及びスリット部２９側に、そ
れぞれシグナルプレーン面のリード２５のパターンと同
一であり、かつ、インナーリード２５ａおよびスリット
部２９よりも短い長さのグランドプレーンリード３０ａ
が突出するように形成されている。このように構成され
た半導体パッケージ用フィルムキャリアテープは、従来
の２メタルテープの製造方法と同様に製造することがで
きる。また、第２の実施例の半導体パッケージ用フィル
ムキャリアを用いた半導体装置の製造方法は、第１の実
施例に示した製造方法と同様の方法にて製造することが
できる。
【００２９】上述したように、第２の実施例において
は、サスペンダー領域内に、スリット部２９が設けら
れ、スリット部２９内にてグランドプレーンリード３０
ａとシグナルプレーン面のリード２５とが接合されるの
でＯＬＢリードホール２３上のシグナルプレー面のリー
ド２５へ与えられる影響は少なく、高信頼性が要求され
るフィルムキャリア型の半導体装置へ利用することもで
きる。
【００３０】
【発明の効果】以上説明したように本発明は、２メタル
テープの構造において、テープベースフィルムの一方の
面の金属層にシグナルプレーン面として所定の形状のリ
ードが形成され、前記テープベースフィルムの他方の面
の金属層としてのグランドプレーン面においてはシグナ
ルプレーン面のリードのパターンと同一なグランドプレ
ーンリードがそれぞれデバイスホール側及びＯＬＢホー
ル側にそれぞれ突出して形成されており、該グランドプ
レーンリードをシグナルプレーン面の認意のリードに接
合して構成したことにより、電気的特性を大幅に向上さ
せることのできる２メタルテープを得る事が可能とな
る。
【００３１】しかも、本発明における２メタルテープ構
造においては、従来の２メタルテープの様に、アースイ
ンピーダンスを低減させる為のＶiaホールの形成が必要
がないので、ファインピッチ対応度及び低コスト化とい
う点においても優れた効果がある。
【図面の簡単な説明】
【図１】本発明の半導体パッケージ用フィルムキャリア
テープの第１の実施例のシグナルプレーン面側からみた
平面図である。
【図２】本発明の半導体パッケージ用フィルムキャリア
テープの第１の実施例のグランドプレーン面側からみた
平面図である。
【図３】図１に示した半導体パッケージ用フィルムキャ
リアテープのＡ−Ａ’線断面図である。
【図４】本発明の半導体用パッケージ用キャリアテープ
を用いた半導体装置の製造工程を説明するための図であ
る。
【図５】本発明の半導体パッケージ用キャリアテープの
第２の実施例のシグナルプレーン面側からみた平面図で
ある。
【図６】本発明の半導体パッケージ用フィルムキャリア
テープの第２の実施例のグランドプレーン面側からみた
平面図である。
【図７】図５に示した半導体パッケージ用キャリアテー
プのＢ−Ｂ’線断面図である。
【図８】従来のフィルムキャリア型半導体装置の構成を
示す平面図である。
【図９】図８に示したフィルムキャリア型半導体装置の
Ｃ−Ｃ’線断面図である。
【図１０】図９に示したフィルムキャリア型半導体装置
を樹脂により封止した状態を示す断面図である。
【図１１】図１０に示したフィルムキャリア型半導体装
置を基板に実装した状態を示す断面図である。
【図１２】従来の２メタルテープの構造を示す断面図で
ある。
【符号の説明】
１，２１ スプロケットホール ２，２２ デバイスホール ３，２３ ＯＬＢリ−ドホ−ル ４，２４ タイバ− ５，２５ リ−ド ５ａ インナーリード ６，２６ 電気選別用パッド ７，２７ａ，２７ｂ サスペンダー ８，２８ テープベースフィルム ９，３０ グランドプレーン面 ９ａ，３０ａ グランドプレーンリード １０ 半導体チップ １１ バンプ １２ ボンディングステージ １３ ボンディングツール ２９ スリット部

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップが配置されるデバイスホー
    ルと、該デバイスホールの周囲をＯＬＢリ−ドホールと
    して開口することにより形成されたサスペンダーとを含
    むテープベースフィルムと、該テープベースフィルムの
    両面に被着された金属層とにより構成された半導体パッ
    ケージ用フィルムキャリアテープにおいて、 前記テープベースフィルムの一方の面の金属層を所定の
    形状でパターニングすることにより形成されたリード
    と、 前記テープベースフィルムの他方の面の金属層をパター
    ニングすることにより前記デバイスホール内及びＯＬＢ
    リードホール内にそれぞれ突出するように形成された、
    前記リードのパターンと同一パターンを有するグランド
    プレーンリードとを備えたことを特徴とする半導体パッ
    ケージ用フィルムキャリアテープ。
  2. 【請求項２】 半導体チップが配置されるデバイスホー
    ルと、該デバイスホールの周囲をＯＬＢリ−ドホールと
    して開口することにより形成されたサスペンダーとを含
    むテープベースフィルムと、該テープベースフィルムの
    両面に被着された金属層とにより構成された半導体パッ
    ケージ用フィルムキャリアテープにおいて、 前記サスペンダーには前記ＯＬＢリ−ドホ−ルと同様に
    開口したスリット部が形成されており、 前記テープベースフィルムの一方の面の金属層を所定の
    形状でパターニングすることにより形成されたリード
    と、 前記テープベースフィルムの他方の面の金属層をパター
    ニングすることにより前記デバイスホール内及びスリッ
    ト部内にそれぞれ突出するように形成された、前記リー
    ドのパターンと同一パターンを有するグランドプレーン
    リードとを備えたことを特徴とする半導体パッケージ用
    フィルムキャリアテープ。
  3. 【請求項３】 請求項１または２に記載の半導体パッケ
    ージ用フィルムキャリアテープにおいて、 前記テープベースフィルムの一方の面に形成された任意
    のリードに、該リードに相対する前記テープベースフィ
    ルムの他方の面に形成されたグランドプレーンリードが
    接合されていることを特徴とする半導体パッケージ用フ
    ィルムキャリアテープ。
  4. 【請求項４】 請求項３記載の半導体パッケージ用フィ
    ルムキャリアテープに半導体チップが電気的に接続され
    てなる、半導体パッケージ用フィルムキャリアテープを
    用いた半導体装置。
JP5232893A 1993-09-20 1993-09-20 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置 Expired - Lifetime JP2500785B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5232893A JP2500785B2 (ja) 1993-09-20 1993-09-20 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置
US08/780,844 US5704593A (en) 1993-09-20 1997-01-09 Film carrier tape for semiconductor package and semiconductor device employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5232893A JP2500785B2 (ja) 1993-09-20 1993-09-20 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPH0794555A JPH0794555A (ja) 1995-04-07
JP2500785B2 true JP2500785B2 (ja) 1996-05-29

Family

ID=16946498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5232893A Expired - Lifetime JP2500785B2 (ja) 1993-09-20 1993-09-20 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置

Country Status (2)

Country Link
US (1) US5704593A (ja)
JP (1) JP2500785B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905300A (en) * 1994-03-31 1999-05-18 Vlsi Technology, Inc. Reinforced leadframe to substrate attachment
JP3907743B2 (ja) * 1995-05-11 2007-04-18 ローム株式会社 半導体装置
US5663095A (en) * 1995-05-24 1997-09-02 Hughes Aircraft Company Method of making a micro-dimensional coupling conductor
AU6878398A (en) 1997-04-02 1998-10-22 Tessera, Inc. Chip with internal signal routing in external element
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
JP3360723B2 (ja) * 1999-06-08 2002-12-24 日本電気株式会社 半導体素子のチップサイズパッケージ
US20040042183A1 (en) * 2002-09-04 2004-03-04 Alcaria Vicente D. Flex circuit package
JP4117892B2 (ja) * 2004-09-29 2008-07-16 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びフレキシブル基板
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
KR100834113B1 (ko) * 2006-11-10 2008-06-02 아주하이텍(주) 자동 광학 검사 시스템
JP2008187074A (ja) * 2007-01-31 2008-08-14 Nitto Denko Corp 配線回路基板およびその製造方法
KR101535223B1 (ko) 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826069B1 (ja) * 1968-03-04 1973-08-04
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
JPH0740576B2 (ja) * 1985-08-23 1995-05-01 日本電気株式会社 フィルムキャリヤ半導体装置の電気試験方法
DE3686990T2 (de) * 1985-08-23 1993-04-22 Nippon Electric Co Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US4967260A (en) * 1988-05-04 1990-10-30 International Electronic Research Corp. Hermetic microminiature packages
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
JPH0828394B2 (ja) * 1990-11-28 1996-03-21 三菱電機株式会社 半導体装置
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
US5355105A (en) * 1993-04-12 1994-10-11 Angelucci Sr Thomas L Multi-layer flexible printed circuit and method of making same

Also Published As

Publication number Publication date
US5704593A (en) 1998-01-06
JPH0794555A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
US5892271A (en) Semiconductor device
KR930010086B1 (ko) 반도체 집적회로장치
US5350947A (en) Film carrier semiconductor device
JP2982450B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP2500785B2 (ja) 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置
JPH08111497A (ja) 樹脂封止型半導体装置
JPH05129366A (ja) 集積回路用ｔａｂ実装構造
JPH04273451A (ja) 半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100618542B1 (ko) 적층 패키지의 제조 방법
US5977617A (en) Semiconductor device having multilayer film carrier
JP2949969B2 (ja) フィルムキャリア半導体装置
JPH04137692A (ja) プリント基板の改造方法
KR100592785B1 (ko) 칩 스케일 패키지를 적층한 적층 패키지
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
JP2836208B2 (ja) フィルムキャリアテープ
JP2555878B2 (ja) フィルムキャリヤーテープの製造方法
JPH0462457B2 (ja)
JP2624212B2 (ja) Ｔａｂテープ
JP2839083B2 (ja) 半導体装置
JPH065701B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPH05315481A (ja) フィルムキャリア半導体装置及びその製造方法
JP2836597B2 (ja) フィルムキャリアテープ及びこれを用いた半導体装置
JP2556204B2 (ja) フィルムキャリア半導体装置の実装方法
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지