JP2907195B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2907195B2
JP2907195B2 JP28882797A JP28882797A JP2907195B2 JP 2907195 B2 JP2907195 B2 JP 2907195B2 JP 28882797 A JP28882797 A JP 28882797A JP 28882797 A JP28882797 A JP 28882797A JP 2907195 B2 JP2907195 B2 JP 2907195B2
Authority
JP
Japan
Prior art keywords
heat spreader
manufacturing
semiconductor chip
frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28882797A
Other languages
English (en)
Other versions
JPH11126856A (ja
Inventor
力 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP28882797A priority Critical patent/JP2907195B2/ja
Publication of JPH11126856A publication Critical patent/JPH11126856A/ja
Application granted granted Critical
Publication of JP2907195B2 publication Critical patent/JP2907195B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ヒートスプレッター付きチップサイ
ズパッケージ(CSP:Chip Size Package)を製造す
る際に用いて好適な半導体装置の製造方法に関するもの
である。
【0002】
【従来の技術】近年、半導体装置の製造技術の進歩にお
ける微小化と、これに伴う高集積化、高機能化、多端子
化により、半導体チップの接続端子と実装基板の接続端
子との接続についても同様に、微小化、多端子化が要求
されている。
【0003】半導体チップと実装基板との接続方法に
は、ワイヤボンディング方式、TAB方式、フリップチ
ップ方式等が知られているが、多端子を有する半導体チ
ップの高密度実装方式としては、これらの方式の中でも
フリップチップ方式が最も適している。その理由は、こ
の方式では半導体チップの一主面上の全面に接続端子を
設けることができるので、多端子化を容易に進めること
ができるためである。このため、10数年前から実装方
式の1つとしてフリップチップ方式が検討あるいは実用
化されており、特に大型コンピュータの実装方式として
注目されている。また、最近では、液晶表示部品への実
装も検討されている。
【0004】ところで、従来のフリップチップ方式で
は、セラミック等からなる実装基板に半導体チップをフ
リップチップボンディングを行った後に、電気的特性の
評価を行っている。その理由は、フリップチップボンデ
ィングを実施する前に、チップ状態で最終的な電気的特
性評価を十分に実施することが困難であるからである。
しかしながら、例えば、半導体チップに異常があった場
合、半導体チップの取り外し(リペア)が非常に困難で
あり、また、半導体チップを搭載する基板を再生するこ
とが非常に困難であるという問題点がある。
【0005】そこで、上記問題点を解決するためと、半
導体チップの高密度化、実装の容易性等により、パッケ
ージの裏面に外部端子となる半田バンプを格子状に配置
した表面実装型パッケージとしてボールグリッドアレイ
(BGA:Ball Grid Array)が、また、小型化パッケ
ージとしてチップサイズパッケージ(CSP)が、それ
ぞれ開発されている。
【0006】特に、CSPは、パッケージの外形寸法が
小さいため、パッケージ内部の配線長を短くすることが
でき、電気的特性も向上させることができる。このCS
Pに用いられる基板としては、多層プリント基板が好適
に用いられるが、多層セラミック基板やフィルムキャリ
アテープを用いることもできる。
【0007】ここで、従来の多層プリント基板を用いた
CSPの製造方法について図6及び図7に基づき説明す
る。まず、半導体チップ1の上面の所定位置にアルミニ
ウム(Al)等からなる電極パッド2を形成し(図6
(a))、この電極パッド2上にワイヤボンディング等
により金(Au)等からなるボールバンプ3を形成する
(図6(b))。
【0008】次いで、フレーム状の多層プリント基板4
上に形成されたランド5上に、接着剤6を介して半導体
チップ1のボールバンプ3を電気的に接続する。なお、
多層プリント基板4には、切断することにより複数の個
片に分離するためのスリット部7が所定の間隔をおいて
形成されている(図6(c))。次いで、半導体チップ
1と多層プリント基板4との間を樹脂8により封止する
(図6(d))。
【0009】次いで、多層プリント基板4の半導体チッ
プ1と反対側の主面に形成されたランド9に半田球等を
供給して接合し、半田ボール10とする(図7
(e))。さらに、多層プリント基板4のスリット部7
を金型等を用いて切断することにより個片11に分離
し、半導体チップ1のボールバンプ3と反対側の主面に
接着剤12を介してヒートスプレッター13を接着し
(図7(f))、パッケージの組立が完了する。
【0010】
【発明が解決しようとする課題】従来の半導体装置の製
造方法の問題点は、一般的に大量生産されているQFP
やPBGA等を生産するための組立設備等を用いること
ができず、CSPを組立るために特別の組立設備が必要
になるという点である。その理由は、従来のQFPやP
BGA用の組立設備、例えば、ペレットマウンター、ワ
イヤボンダー、トランスファーモールド等の樹脂モール
ド機、基板切断機等においては、フレーム状のリードフ
レームを用い、このリードフレームを搬送することによ
り各工程を実施する方式を採用しているためである。
【0011】本発明は、上記の事情に鑑みてなされたも
のであって、一般に大量生産されている半導体装置用の
組立設備等をそのまま用いることができ、生産性を向上
させるとともにコストダウンを図ることができる半導体
装置の製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な半導体装置の製造方法を提供す
る。すなわち、半導体チップにヒートスプレッターを設
けてなる半導体装置の製造方法であり、ヒートスプレッ
ターに複数の半導体チップを固定する工程と、前記複数
の半導体チップが個々に分離するように前記ヒートスプ
レッターを切断して複数の個片とする工程とを備え、さ
らに、前記半導体チップを固定する工程の前段または後
段のいずれか一方に、前記半導体チップの上面にバンプ
を形成する工程を備えた製造方法である。
【0013】上記の製造方法において、前記複数の個片
とする工程の前段に、前記半導体チップの少なくとも前
記上面のバンプを除く部分を樹脂封止する工程を備えた
構成としてもよい。
【0014】また、前記複数の個片とする工程の後段
に、前記複数の個片の各々の半導体チップをその上面に
形成された前記バンプにより基板上に接続する工程と、
前記基板を複数の前記個片が個々に分離するように切断
して複数の部品とする工程とを備えた構成としてもよ
い。また、前記各々の半導体チップをその上面に形成さ
れた前記バンプにより基板上に接続する工程の後段に、
これらの半導体チップ各々と前記基板との間を樹脂封止
する工程を備えた構成としてもよい。さらに、前記樹脂
封止する工程の後段に、前記基板の前記半導体チップと
反対側の主面に半田部を形成する工程を備えた構成とし
てもよい。
【0015】本発明の半導体装置の製造方法では、ヒー
トスプレッターに複数の半導体チップを固定する工程
と、前記複数の半導体チップが個々に分離するように前
記ヒートスプレッターを切断して複数の個片とする工程
とを備え、さらに、前記半導体チップを固定する工程の
前段または後段のいずれか一方に、前記半導体チップの
上面にバンプを形成する工程を備えたことにより、従来
のQFPやPBGAの組立工程に用いられている汎用の
組立設備を用いて、前記フレーム状のヒートスプレッタ
ーを搬送する間に各種の工程を実施することが可能にな
る。これにより、組立設備を従来のQFPやPBGAと
共用することが可能になり、組立設備の稼働率が向上す
る。また、特別の組立設備を設ける必要が無くなること
から、新たに設備投資をする必要が無くなり、得られた
製品のコストダウンが可能になる。
【0016】
【発明の実施の形態】本発明の半導体装置の製造方法の
各実施形態について図面に基づき説明する。
【0017】[第1の実施形態]本発明の第1の実施形
態の半導体装置の製造方法について図1に基づき説明す
る。まず、図1(a)及び図2に示すフレーム状のヒー
トスプレッター21を準備する。
【0018】このフレーム状のヒートスプレッター21
は、長尺のフレーム22に複数のヒートスプレッター部
23、23、…が一列に形成され、各ヒートスプレッタ
ー部23はサスペンダー24、24、…によりフレーム
22に接続されている。このフレーム22の両側部近傍
には、搬送用及び位置決め用の穴25が所定の間隔をお
いて形成され、フレーム22とヒートスプレッター部2
3とサスペンダー24、24とにより囲まれる空間部は
スリット26とされている。
【0019】次いで、ペレットマウンター等を用いて、
フレーム状のヒートスプレッター21の各ヒートスプレ
ッター部23の上に接着剤31を塗布した後(図1
(a))、上面にAl等からなる電極パッド2が形成さ
れた半導体チップ1をヒートスプレッター部23上にマ
ウントする(図1(b))。
【0020】次いで、ワイヤボンダー等を用いて、この
電極パッド2上にAu等からなるボールバンプ3を形成
する(図1(c))。そして、トランスファーモールド
法等により、ボールバンプ3の上面以外の少なくとも半
導体チップ1の上面及び側面を樹脂32で封止し(図1
(d))、外形切断機と金型等を用いて、フレーム状の
ヒートスプレッター21をスリット26の部分で切断し
て個片33に分離し(図1(e))、半導体装置の組立
工程が完了する。
【0021】ここで、トランスファーモールド法の替わ
りに、ポッティング法を用いてボールバンプ3の上面以
外の半導体チップ1の上面を樹脂32で封止しても、個
片34を得ることができる(図1(f))。また、半導
体チップ1の上面(及び側面)を樹脂32で封止する必
要が無い場合には、樹脂32封止を省略することもでき
る。
【0022】本実施形態の半導体装置の製造方法によれ
ば、フレーム状のヒートスプレッター21の各ヒートス
プレッター部23の上に接着剤31を介して半導体チッ
プ1をマウントし、その後、フレーム状のヒートスプレ
ッター21をスリット26の部分で切断して個片33に
分離したので、従来のQFPやPBGA等の製造設備で
あるペレットマウンターやワイヤボンダーを用いること
ができ、他の半導体装置の製造設備を共用することがで
き、製造設備を有効に活用することができる。したがっ
て、特別の製造設備を新たに投資する必要が無くなり、
製品のコストダウンを図ることができる。
【0023】なお、本実施形態のフレーム状のヒートス
プレッター21では、3個のヒートスプレッター部23
を一列に形成したが、4〜5個のヒートスプレッター部
23を一列に形成したもの、あるいは複数のヒートスプ
レッター部23を2行×3列等のマトリックス状に形成
したものでもよい。
【0024】また、半導体チップ1の電極パッド2上に
ボールバンプ3を形成する工程の後に、半導体チップ1
をヒートスプレッター部23上にマウントする工程を実
施してもよい。これは、ウェハー状態で電極パッド2上
に半田や銅等のバンプを形成するウェハーバンピング法
を用いた半導体チップでも、上述した工程(図1(c)
〜図1(f))を適用することができるからである。
【0025】[第2の実施形態]本発明の第2の実施形
態の半導体装置の製造方法について図3及び図4に基づ
き説明する。まず、フレーム状のヒートスプレッター2
1を準備する(図3(a))。このフレーム状のヒート
スプレッター21は、上述した第1の実施形態において
用いたものと同様のものである。
【0026】次いで、ペレットマウンター等を用いて、
フレーム状のヒートスプレッター21の各ヒートスプレ
ッター部23の上に接着剤31を塗布し(図3
(a))、上面にAl等からなる電極パッド2が形成さ
れた半導体チップ1を各ヒートスプレッター部23上に
マウントする(図3(b))。次いで、ワイヤボンダー
等を用いて、この電極パッド2上にAu等からなるボー
ルバンプ3を形成する(図3(c))。
【0027】次いで、外形切断機と金型等を用いて、フ
レーム状のヒートスプレッター21をスリット26の部
分で切断して個片41に分離する(図3(d))。次い
で、フレーム状の基板42の各基板部43のランド44
上に接着剤45を塗布し、パターン認識等の位置合わせ
機構を有するフリップチップマウンター等を用いて、各
基板部43のランド44に各個片41のボールバンプ3
を位置合わせした後、接着剤45により接合する(図3
(e))。
【0028】このフレーム状の基板42は、図5に示す
ように、長尺のフレーム46に複数の基板部43、4
3、…が一列に形成され、各基板部43には複数のラン
ド44、44、…が形成され、各基板部43はサスペン
ダー47、47、…によりフレーム46に接続されてい
る。このフレーム46の両側部近傍には、搬送用及び位
置決め用の穴48が所定の間隔をおいて形成され、フレ
ーム46と基板部43とサスペンダー47、47とによ
り囲まれる空間部はスリット49とされている。また、
基板部43は、両面板、多層配線板等、必要に応じて選
択することができる。
【0029】次いで、ポッティング法等により、フレー
ム状の基板42の各基板部43と半導体チップ1との間
を樹脂51で封止し(図4(f))、半田ボールマウン
ター等を用いて、フレーム状の基板42のランド44と
反対側の主面に設けられたランド52上に、半田球等を
供給し接合することにより半田ボール(半田部)53を
形成する(図4(g))。最後に、外形切断機と金型等
を用いて、スリット49の部分で切断して個々の部品5
4に分離し(図4(h))、半導体装置の組立工程が完
了する。
【0030】本実施形態の半導体装置の製造方法によれ
ば、フレーム状のヒートスプレッター21の各ヒートス
プレッター23の上に接着剤31を介して半導体チップ
1をマウントし、次いで、フレーム状のヒートスプレッ
ター21をスリット26の部分で切断して個片41に分
離し、次いで、フレーム状の基板42の各基板部43に
個片41を接合し、最後に、スリット49の部分で切断
して個々の部品54に分離したので、従来のQFPやP
BGA等の製造設備であるペレットマウンター、ワイヤ
ボンダー、半田ボールマウンター、外形切断機等を用い
ることができ、他の半導体装置の製造設備を共用するこ
とができ、製造設備を有効に活用することができる。し
たがって、特別の製造設備を新たに投資する必要が無く
なり、製品のコストダウンを図ることができる。
【0031】なお、本実施形態のフレーム状の基板42
では、3個の基板部43を一列に形成したが、4〜5個
の基板部43を一列に形成したもの、あるいは複数の基
板部43を2行×3列等のマトリックス状に形成したも
のでもよい。また、半導体チップ1の電極パッド2上に
ボールバンプ3を形成する工程の後に、半導体チップ1
をヒートスプレッター23上にマウントする工程を実施
してもよい。
【0032】
【発明の効果】以上説明した様に、本発明の半導体装置
の製造方法によれば、ヒートスプレッターに複数の半導
体チップを固定する工程と、前記複数の半導体チップが
個々に分離するように前記ヒートスプレッターを切断し
て複数の個片とする工程とを備え、さらに、前記半導体
チップを固定する工程の前段または後段のいずれか一方
に、前記半導体チップの上面にバンプを形成する工程を
備えたので、従来のQFPやPBGAの組立工程に用い
られている汎用の組立設備を用いて組立工程を実施する
ことができ、組立設備を従来のQFPやPBGAと共用
することができ、組立設備の稼働率を向上させることが
できる。また、特別の組立設備を設ける必要が無いの
で、新たに設備投資をする必要が無く、製品のコストダ
ウンを図ることができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態の半導体装置の製造
方法を示す過程図である。
【図2】 本発明の第1の実施形態の半導体装置の製造
方法に用いられるフレーム状のヒートスプレッターを示
す平面図である。
【図3】 本発明の第2の実施形態の半導体装置の製造
方法を示す過程図である。
【図4】 本発明の第2の実施形態の半導体装置の製造
方法を示す過程図である。
【図5】 本発明の第2の実施形態の半導体装置の製造
方法に用いられるフレーム状の基板を示す平面図であ
る。
【図6】 従来の多層プリント基板を用いたCSPの製
造方法を示す過程図である。
【図7】 従来の多層プリント基板を用いたCSPの製
造方法を示す過程図である。
【符号の説明】
1 半導体チップ 2 電極パッド 3 ボールバンプ 4 フレーム状の多層プリント基板 5 ランド 6 接着剤 7 スリット部 8 樹脂 9 ランド 10 半田ボール 11 個片 12 接着剤 13 ヒートスプレッター 21 フレーム状のヒートスプレッター 22 フレーム 23 ヒートスプレッター部 24 サスペンダー 25 穴 26 スリット 31 接着剤 32 樹脂 33 個片 34 個片 41 個片 42 フレーム状の基板 43 基板部 44 ランド 45 接着剤 46 フレーム 47 サスペンダー 48 穴 49 スリット 51 樹脂 52 ランド 53 半田ボール(半田部) 54 部品

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップにヒートスプレッターを設
    けてなる半導体装置の製造方法であって、 ヒートスプレッターに複数の半導体チップを固定する工
    程と、前記複数の半導体チップが個々に分離するように
    前記ヒートスプレッターを切断して複数の個片とする工
    程とを備え さらに、前記半導体チップを固定する工程の前段または
    後段のいずれか一方に、前記半導体チップの上面にバン
    プを形成する工程を備え たことを特徴とする半導体装置
    の製造方法。
  2. 【請求項2】 前記複数の個片とする工程の前段に、 前記半導体チップの少なくとも前記上面のバンプを除く
    部分を樹脂封止する工程を備えたことを特徴とする請求
    項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記複数の個片とする工程の後段に、 前記複数の個片の各々の半導体チップをその上面に形成
    された前記バンプにより基板上に接続する工程と、前記
    基板を複数の前記個片が個々に分離するように切断して
    複数の部品とする工程とを備えたことを特徴とする請求
    項1記載の半導体装置の製造方法。
  4. 【請求項4】 前記各々の半導体チップをその上面に形
    成された前記バンプにより基板上に接続する工程の後段
    に、 これらの半導体チップ各々と前記基板との間を樹脂封止
    する工程を備えたことを特徴とする請求項3記載の半導
    体装置の製造方法。
  5. 【請求項5】 前記樹脂封止する工程の後段に、 前記基板の前記半導体チップと反対側の主面に半田部を
    形成する工程を備えたことを特徴とする請求項4記載の
    半導体装置の製造方法。
JP28882797A 1997-10-21 1997-10-21 半導体装置の製造方法 Expired - Lifetime JP2907195B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28882797A JP2907195B2 (ja) 1997-10-21 1997-10-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28882797A JP2907195B2 (ja) 1997-10-21 1997-10-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11126856A JPH11126856A (ja) 1999-05-11
JP2907195B2 true JP2907195B2 (ja) 1999-06-21

Family

ID=17735262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28882797A Expired - Lifetime JP2907195B2 (ja) 1997-10-21 1997-10-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2907195B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033411A (ja) * 2000-07-13 2002-01-31 Nec Corp ヒートスプレッダ付き半導体装置及びその製造方法
TW522531B (en) * 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device
KR100593407B1 (ko) * 2002-04-17 2006-06-28 마쯔시다덴기산교 가부시키가이샤 반도체 장치 및 반도체 장치의 조립 방법

Also Published As

Publication number Publication date
JPH11126856A (ja) 1999-05-11

Similar Documents

Publication Publication Date Title
US5900676A (en) Semiconductor device package structure having column leads and a method for production thereof
US6084308A (en) Chip-on-chip integrated circuit package and method for making the same
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US5849608A (en) Semiconductor chip package
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JP2002118201A (ja) 半導体装置およびその製造方法
US6953709B2 (en) Semiconductor device and its manufacturing method
JPH08279591A (ja) 半導体装置とその製造方法
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JP2800967B2 (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JP2907195B2 (ja) 半導体装置の製造方法
US20010008779A1 (en) Semiconductor device and manufacturing method
JP2000349228A (ja) 積層型半導体パッケージ
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2949969B2 (ja) フィルムキャリア半導体装置
JPH0964244A (ja) 半導体装置およびその製造方法
JPH1074887A (ja) 電子部品及びその製造方法
US20100129962A1 (en) Electronic package structure and method
JP4038021B2 (ja) 半導体装置の製造方法
JP2000114427A (ja) 半導体装置およびその製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
JPH07161746A (ja) 半導体装置及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR200179419Y1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990302