JP2023021807A - 実装基板および実装基板の製造方法 - Google Patents

Abstract

【課題】電子部品の小型化に見合った高密度実装を実現する。【解決手段】実装基板１０は、１００μｍ以下の隣接距離Ｌ１で隣接するチップ型の第１および第２電子部品１１，１２と、両者が表面実装される基板１３と、両者を基板１３に半田付けする第１および第２半田部２１，２２と、両者を基板１３に接着する樹脂部２３と、を備える。第１および第２電子部品１１，１２は、１００５以下で両端に端子１１ａ，１２ａを有する。基板１３の表面は、ソルダーレジスト１５で覆われていない第２領域１６を有する。第２領域１６は、第１および第２電子部品１１，１２の端子１１ａ，１２ａと接続する第１および第２ランド１７，１８を有する。樹脂部２３は、第１および第２電子部品１１，１２の周囲を第２領域１６に接着すると共に、第２領域１６の第１ランド１７と第２ランド１８とで挟まれた領域に連続的に接着している。【選択図】図１

Description

本開示は、実装基板および実装基板の製造方法に関する。

従来、チップ型電子部品が表面実装された基板である実装基板が知られている（例えば、特許文献１）。特許文献１の実装基板は、チップ型電子部品の端子が接続されるランドを含む配線層と、配線層を選択的に覆うソルダーレジスト層とを備え、当該ソルダーレジスト層は、ランドを部分的に覆うレジストパターンを含む。このように、ソルダーレジスト層でランドが部分的に覆われる構造は、オーバーレジスト構造として広く知られている。一方、ソルダーレジスト層でランドが覆われない構造は、ノーマルレジスト構造と呼ばれる。

特開２０１４－１１０３０３号公報

チップ型電子部品を実装する基板にはオーバーレジスト構造とノーマルレジスト構造があるが、基板における部品の実装密度を高めるにはノーマルレジスト構造の方が適している。しかし、近年、チップ型電子部品の小型化の進展に伴って、チップ型電子部品の端子と半田部を介して接続されるランドの寸法も小型化している。ランドの面積が小さくなることで、基板とランドとの間の接着力が不足し、半田付け後の検査で強度不足と判定されてしまう問題がある。

この問題を解決するために、オーバーレジスト構造を採用することができる。すなわち、ランドの面積を広げることによる接着強度の向上と、ランドの周囲をソルダーレジスト層で覆うことによる補強効果とによって強度不足の問題を解決できる。

しかし、オーバーレジスト構造には、ノーマルレジスト構造に比べて、隣接するチップ型電子部品の間の隣接距離を短くしにくいという短所がある。これは、ランドの寸法を、ソルダーレジスト層で覆われる領域の分だけ、ノーマルレジスト構造のランドの寸法よりも大きくする必要があることによる。このため、せっかく小型化された電子部品を採用しても、オーバーレジスト苦尾添を採用せざるを得ない事情により、電子部品の小型化に見合った実装密度を実現できないという問題がある。この問題は、特に、長辺が１．０ｍｍ以下かつ短辺が０．５ｍｍ以下の電子部品を使用する場合に顕在化する。このような状況において、本開示は、電子部品の小型化に見合った高密度実装を実現することを目的の１つとする。

本開示に係る一局面は、実装基板に関する。当該実装基板は、第１電子部品と、前記第１電子部品と１００μｍ以下の隣接距離で隣接する第２電子部品と、前記第１電子部品および前記第２電子部品が表面実装される基板と、前記第１電子部品を前記基板に半田付けする第１半田部と、前記第２電子部品を前記基板に半田付けする第２半田部と、前記第１電子部品および前記第２電子部品を前記基板に接着する樹脂部と、を備え、前記第１電子部品および前記第２電子部品は、それぞれ長辺が１．０ｍｍ以下かつ短辺が０．５ｍｍ以下で両端に端子を有するチップ型電子部品であり、前記基板の表面は、ソルダーレジストで覆われた第１領域および前記ソルダーレジストで覆われていない第２領域を有し、前記第２領域は、前記第１半田部を介して前記第１電子部品の端子と接続する第１ランドと、前記第２半田部を介して前記第２電子部品の端子と接続する第２ランドとを有し、前記樹脂部は、前記第１電子部品および前記第２電子部品の周囲を前記第２領域に接着すると共に、前記第２領域の前記第１ランドと前記第２ランドとで挟まれた領域に連続的に接着している。

本開示に係る別の一局面は、実装基板の製造方法に関する。当該製造方法は、互いに１００μｍ以下の隣接距離で隣接する第１電子部品および第２電子部品が表面実装され、前記第１電子部品および前記第２電子部品は、それぞれ長辺が１．０ｍｍ以下かつ短辺が０．５ｍｍ以下で両端に端子を有するチップ型電子部品である、実装基板の製造方法であって、ソルダーレジストで覆われた第１領域および前記ソルダーレジストで覆われていない第２領域を表面に有し、前記第２領域に、互いに１００μｍ以下の隣接距離で隣接する第１ランドおよび第２ランドを有する基板を準備する基板準備工程と、前記第１ランド上および前記第２ランド上に半田プリコートを形成する半田プリコート形成工程と、前記半田プリコートに熱硬化型のフラックスを塗布するフラックス塗布工程と、前記半田プリコートに前記フラックスを介して前記第１電子部品および前記第２電子部品を搭載する部品搭載工程と、前記第１電子部品および前記第２電子部品が搭載された前記基板を加熱するリフロー工程と、を備え、前記リフロー工程において、前記半田プリコートを溶融後固化させて、前記第１電子部品の端子と前記第１ランドとを接続する第１半田部および前記第２電子部品の端子と前記第２ランドとを接続する第２半田部を形成すると共に、前記フラックスを軟化後硬化させて、前記第１電子部品および前記第２電子部品の周囲を前記第２領域に接着しかつ前記第２領域の前記第１ランドと前記第２ランドとで挟まれた領域に連続的に接着する樹脂部を形成する。

本開示によれば、電子部品の小型化に見合った高密度実装を実現することができる。

本開示に係る実装基板の一例を模式的に示す正面図である。 本開示に係る実装基板の製造方法の一例について説明するための図であり、（ａ）が基板準備工程を、（ｂ）が半田プリコート形成工程を、（ｃ）がフラックス塗布工程を、（ｄ）が部品搭載工程を、（ｅ）がリフロー工程を、それぞれ示す。

本開示に係る実装基板および実装基板の製造方法の実施形態について例を挙げて以下に説明する。しかしながら、本開示は以下に説明する例に限定されない。以下の説明では、具体的な数値や材料を例示する場合があるが、本開示の効果が得られる限り、他の数値や材料を適用してもよい。

（実装基板）
本開示に係る実装基板は、第１電子部品と、第２電子部品と、基板と、第１半田部と、第２半田部と、樹脂部とを備える。

第１電子部品は、長辺が１．０ｍｍ以下かつ短辺が０．５ｍｍ以下で両端に端子を有するチップ型電子部品である。第１電子部品の外形サイズは、例えば、１００５（１．０ｍｍ×０．５ｍｍ）、０６０３（０．６ｍｍ×０．３ｍｍ）、または０４０２（０．４ｍｍ×０．２ｍｍ）であってもよい。第１電子部品は、例えば、チップ型コンデンサやチップ型抵抗器であってもよいが、これらに限られるものではない。

第２電子部品は、第１電子部品と１００μｍ以下の隣接距離で隣接する。第２電子部品は、長辺が１．０ｍｍ以下かつ短辺が０．５ｍｍ以下で両端に端子を有するチップ型電子部品である。第２電子部品の外形サイズは、例えば、１００５（１．０ｍｍ×０．５ｍｍ）、０６０３（０．６ｍｍ×０．３ｍｍ）、または０４０２（０．４ｍｍ×０．２ｍｍ）であってもよい。第２電子部品は、例えば、チップ型コンデンサやチップ型抵抗器であってもよいが、これらに限られるものではない。

基板は、第１電子部品および第２電子部品が表面実装される。基板は、基材と配線層とを含んでよく、配線層は、通常、ランドやパッドなどの複数の電極を具備する。基材は、例えば、半導体、ガラス、樹脂などで構成される。基板は、例えば、配線層を有するガラスエポキシ樹脂基板、ビスマレイミドトリアジン基板、ポリイミド基板、フッ素樹脂基板、ガラス基板、半導体ウェハなどでもよい。

本実施形態では、基板の表面は、ソルダーレジストで覆われた第１領域と、ソルダーレジストで覆われていない第２領域とを有する。第２領域は、第１半田部を介して第１電子部品の端子と接続する第１ランドと、第２半田部を介して第２電子部品の端子と接続する第２ランドとを有する。このように、本実施形態の基板は、ノーマルレジスト構造を有し、チップ型電子部品の狭隣接実装に適している。第１ランドおよび第２ランドの各々は、例えば、銅または銅合金で構成されてもよい。

第１半田部は、第１電子部品を基板に半田付けする。第１半田部は、例えば、クリーム半田を溶融後固化させることで形成されてもよいし、半田プリコートを溶融後固化させることで形成されてもよい。

第２半田部は、第２電子部品を基板に半田付けする。第２半田部は、例えば、クリーム半田を溶融後固化させることで形成されてもよいし、半田プリコートを溶融後固化させることで形成されてもよい。

樹脂部は、第１電子部品および第２電子部品を基板に接着する。樹脂部は、熱硬化性樹脂（例えば、エポキシ樹脂）を含んでもよい。樹脂部は、第１および第２電子部品の周囲を第２領域に接着すると共に、第２領域の第１ランドと第２ランドとで挟まれた領域に連続的に接着している。このような樹脂部により、ノーマルレジスト構造を有する基板に対して、第１電子部品および第２電子部品が強固に固定される。そのため、各電子部品の端子と基板表面との間に位置する各ランドが基板から剥離することが抑止される。なお、本明細書において、樹脂部が所定領域に連続的に接着しているとは、所定領域の面積の９５％以上において樹脂部と所定領域とが互いに密着していることを意味する。

第１ランドおよび第２ランドは、第１領域またはソルダーレジストと重なっていなくてもよい。

樹脂部は、第１ランドおよび第２ランドに接着していてもよい。この構成によると、第１および第２ランドが樹脂部を介して基板により一層強固に固定される。よって、第１および第２ランドが基板から剥離することがより一層抑止され得る。

樹脂部は、第１電子部品の底面および側面と、第２電子部品の底面および側面とに接着していてもよい。この構成によると、樹脂部が各電子部品の底面および側面の一方のみに接着している場合に比べて、樹脂部と各電子部品との間の接着強度を向上させることができる。よって、基板に対して、各電子部品をより一層強固に固定することができる。

第１電子部品の頂面側から見て、第１ランドの面積は、第１電子部品の端子の面積以下であってもよい。具体的に、第１ランドの面積は、第１電子部品の端子の面積と等しくても好いし、当該端子の面積よりも小さくてもよい。この構成によると、第１ランドを第２ランドに対してより近く配置することができる。つまり、第１電子部品を第２電子部品に対してより近く配置することができ、両者間の隣接距離を短くすることができる。

第２電子部品の頂面側から見て、第２ランドの面積は、第２電子部品の端子の面積以下であってもよい。具体的に、第２ランドの面積は、第２電子部品の端子の面積と等しくてもよいし、当該端子の面積よりも小さくてもよい。この構成によると、第２ランドを第１ランドに対してより近く配置することができる。つまり、第２電子部品を第１電子部品に対してより近く配置することができ、両者間の隣接距離を短くすることができる。

（実装基板の製造方法）
本開示に係る実装基板の製造方法は、互いに１００μｍ以下の隣接距離で隣接する第１電子部品および第２電子部品が表面実装され、第１電子部品および第２電子部品は、それぞれ長辺が１．０ｍｍ以下かつ短辺が０．５ｍｍ以下で両端に端子を有するチップ型電子部品である、実装基板の製造方法であって、基板準備工程と、半田プリコート形成工程と、フラックス塗布工程と、部品搭載工程と、リフロー工程とを備える。

基板準備工程では、ソルダーレジストで覆われた第１領域およびソルダーレジストで覆われていない第２領域を表面に有し、第２領域に、互いに１００μｍ以下の隣接距離で隣接する第１ランドおよび第２ランドを有する基板を準備する。

半田プリコート形成工程では、第１ランド上および第２ランド上に半田プリコートを形成する。半田プリコートは、各ランド上に塗布したクリーム半田を溶融後固化させることで形成してもよい。

フラックス塗布工程では、半田プリコートに熱硬化型のフラックスを塗布する。熱硬化型のフラックスは、エポキシ樹脂などの熱硬化性樹脂と、ロジンなどのフラックス成分と、活性剤とを含んでもよい。熱硬化型のフラックスは、例えば、スクリーン印刷法によって、またはディスペンサを用いて、半田プリコートに塗布されてもよい。

部品搭載工程では、半田プリコートにフラックスを介して第１電子部品および第２電子部品を搭載する。各電子部品の搭載には、公知の部品搭載装置（例えば、電子部品を吸着保持するノズルを備えた装置）を用いることができる。

リフロー工程では、第１電子部品および第２電子部品が搭載された基板を加熱する。このリフロー工程では、半田プリコートを溶融後固化させて、第１電子部品の端子と第１ランドとを接続する第１半田部および第２電子部品の端子と第２ランドとを接続する第２半田部を形成する。このような第１および第２半田部の形成により、第１および第２電子部品が基板に表面実装される。これに加えて、リフロー工程では、フラックスを軟化後硬化させて、第１電子部品および第２電子部品の周囲を第２領域に接着しかつ第２領域の第１ランドと第２ランドとで挟まれた領域に連続的に接着する樹脂部を形成する。このような樹脂部の形成により、ノーマルレジスト構造を有する基板に対して、第１電子部品および第２電子部品が強固に固定される。そのため、各電子部品の端子と基板表面との間に位置する各ランドが基板から剥離することが抑止される。

以上のように、本開示によれば、ノーマルレジスト構造において電子部品の固定強度を向上させることにより、電子部品の小型化に見合った高密度実装を実現することができる。

以下では、本開示に係る実装基板および実装基板の製造方法の一例について、図面を参照して具体的に説明する。以下で説明する一例の実装基板および実装基板の製造方法の構成要素および工程には、上述した構成要素および工程を適用できる。以下で説明する一例の実装基板および実装基板の製造方法の構成要素および工程は、上述した記載に基づいて変更できる。また、以下で説明する事項を、上記の実施形態に適用してもよい。以下で説明する一例の実装基板および実装基板の製造方法の構成要素および工程のうち、本開示に係る実装基板および実装基板の製造方法に必須ではない構成要素および工程は省略してもよい。なお、以下で示す図は模式的なものであり、実際の部材の形状や数を正確に反映するものではない。

図１に示すように、本実施形態の実装基板１０は、第１電子部品１１と、第２電子部品１２と、基板１３と、第１半田部２１と、第２半田部２２と、樹脂部２３とを備える。

第１電子部品１１は、長辺が１．０ｍｍ以下かつ短辺が０．５ｍｍ以下で両端に端子１１ａを有するチップ型電子部品である。長辺および短辺とは、直方体状の第１電子部品１１を頂面側（図１における上側）から見たときの長方形の長辺および短辺をいう。本実施形態の第１電子部品１１は、０４０２サイズのチップ型コンデンサであるが、これに限られるものではない。

第２電子部品１２は、長辺が１．０ｍｍ以下かつ短辺が０．５ｍｍ以下で両端に端子１２ａを有するチップ型電子部品である。長辺および短辺とは、直方体状の第２電子部品１２を頂面側（図１における上側）から見たときの長方形の長辺および短辺をいう。本実施形態の第２電子部品１２は、０４０２サイズのチップ型コンデンサであるが、これに限られるものではない。

第１電子部品１１と第２電子部品１２との間の隣接距離Ｌ１は、１００μｍ以下である。当該隣接距離Ｌ１は、例えば、９０μｍ以下、８０μｍ以下、７０μｍ以下、もしくは５０μｍ以下であってもよいし、例えば、１０μｍ以上、２０μｍ以上、３０μｍ以上、もしくは４０μｍ以上であってもよい。

基板１３は、第１電子部品１１および第２電子部品１２が表面実装される。基板１３は、ガラスエポキシ樹脂で構成された基材を有する。基板１３の表面は、ソルダーレジスト１５で覆われた第１領域１４と、ソルダーレジスト１５で覆われていない第２領域１６とを有する。第２領域１６は、第１半田部２１を介して第１電子部品１１の端子１１ａと接続する第１ランド１７と、第２半田部２２を介して第２電子部品１２の端子１２ａと接続する第２ランド１８とを有する。第１ランド１７および第２ランド１８の各々は、銅または銅合金で構成され、上面視で矩形状になっている。第１ランド１７および第２ランド１８は、上面視で、第１領域１４またはソルダーレジスト１５と重なっていない。

第１ランド１７と第２ランド１８との間の隣接距離Ｌ２は、第１電子部品１１と第２電子部品１２との間の隣接距離Ｌ１以下であってもよいし、第１電子部品１１と第２電子部品１２との間の隣接距離Ｌ１よりも大きくてもよい。第１および第２電子部品１１，１２の頂面側から未定、第１および第２ランド１７，１８の面積が、第１および第２電子部品１１，１２の端子１１ａ，１２ａの面積よりも小さい場合、第１電子部品１１と第２電子部品１２との間の隣接距離Ｌ１を、第１ランド１７と第２ランド１８との間の隣接距離Ｌ２よりも小さくすることができる。なお、本実施形態では、第１および第２ランド１７，１８の面積は、第１および第２電子部品１１，１２の端子の面積と実質的に等しい。実質的に等しいとは、第１および第２ランド１７，１８の面積に対する両者の差の比率が５％以下であることをいう。

第１半田部２１は、第１電子部品１１を基板１３に半田付けする。本実施形態の第１半田部２１は、半田プリコート２４（図２（ｂ）を参照）を溶融後固化させることで形成される。

第２半田部２２は、第２電子部品１２を基板１３に半田付けする。本実施形態の第２半田部２２は、半田プリコート２４（図２（ｂ）を参照）を溶融後固化させることで形成される。

樹脂部２３は、第１電子部品１１および第２電子部品１２を基板１３に接着する。樹脂部２３は、熱硬化性樹脂であるエポキシ樹脂を含む。樹脂部２３は、第１および第２電子部品１１，１２の周囲を第２領域１６に接着すると共に、第２領域１６の第１ランド１７と第２ランド１８とで挟まれた領域（互いに近接する側の第１ランド１７と第２ランド１８とで挟まれた領域）に連続的に接着している。

樹脂部２３は、第２領域１６において、２つの第１ランド１７で挟まれた領域、および２つの第２ランド１８で挟まれた領域に連続的に接着している。樹脂部２３は、第２領域１６において、第１ランド１７とソルダーレジスト１５とで挟まれた領域、および第２ランド１８とソルダーレジスト１５とで挟まれた領域に連続的に接着している。樹脂部２３は、第１ランド１７および第２ランド１８に接着している。樹脂部２３は、第１半田部２１および第２半田部２２に接着している。樹脂部２３は、第１電子部品１１の底面および側面と、第２電子部品１２の底面および側面とに接着している。樹脂部２３は、ソルダーレジスト１５に接着している。

－実装基板の製造方法－
次に、上述の実装基板１０を製造する方法について、図２を参照して説明する。同図に示すように、実装基板の製造方法は、基板準備工程と、半田プリコート形成工程と、フラックス塗布工程と、部品搭載工程と、リフロー工程とを備える。

基板準備工程では、図２（ａ）に示すように、ソルダーレジスト１５で覆われた第１領域１４およびソルダーレジスト１５で覆われていない第２領域１６を表面に有し、第２領域１６に、互いに１００μｍ以下の隣接距離Ｌ２で隣接する第１ランド１７および第２ランド１８を有する基板１３を準備する。ここで、第１ランド１７と第２ランド１８との間の隣接距離Ｌ２は、互いに近接する側の第１ランド１７と第２ランド１８との間の近接距離である。

半田プリコート形成工程では、図２（ｂ）に示すように、第１ランド１７上および第２ランド１８上に半田プリコート２４を形成する。半田プリコート２４は、第１および第２ランド１７，１８上に、例えばスクリーン印刷法を用いてクリーム半田（図示せず）を塗布し、当該クリーム半田を溶融後固化させることで形成される。

フラックス塗布工程では、図２（ｃ）に示すように、半田プリコート２４に熱硬化型のフラックス２５を塗布する。熱硬化型のフラックス２５は、熱硬化性樹脂であるエポキシ樹脂と、フラックス成分と、活性剤とを含む。熱硬化型のフラックス２５は、スクリーン印刷法によって半田プリコート２４に塗布される。

部品搭載工程では、図２（ｄ）に示すように、半田プリコート２４にフラックス２５を介して第１電子部品１１および第２電子部品１２を搭載する。このとき、第１電子部品１１の端子１１ａが第１ランド１７上に配置され、かつ第２電子部品１２の端子１２ａが第２ランド１８上に配置されるように、第１および第２電子部品１１，１２を搭載する。

リフロー工程では、図２（ｅ）に示すように、第１電子部品１１および第２電子部品１２が搭載された基板１３を加熱する。このリフロー工程では、半田プリコート２４を溶融後固化させて、第１電子部品１１の端子１１ａと第１ランド１７とを接続する第１半田部２１および第２電子部品１２の端子１２ａと第２ランド１８とを接続する第２半田部２２を形成する。これに加えて、リフロー工程では、熱硬化型のフラックス２５を軟化後硬化させて、第１電子部品１１および第２電子部品１２の周囲を第２領域１６に接着しかつ第２領域１６の第１ランド１７と第２ランド１８とで挟まれた領域に連続的に接着する樹脂部２３を形成する。以上の各工程により、上述の実装基板１０を製造することができる。

本開示は、実装基板および実装基板の製造方法に利用できる。

１０：実装基板
１１：第１電子部品
１１ａ：端子
１２：第２電子部品
１２ａ：端子
１３：基板
１４：第１領域
１５：ソルダーレジスト
１６：第２領域
１７：第１ランド
１８：第２ランド
２１：第１半田部
２２：第２半田部
２３：樹脂部
２４：半田プリコート
２５：フラックス
Ｌ１：電子部品間の隣接距離
Ｌ２：ランド間の隣接距離

Claims (6)

1. 第１電子部品と、
   前記第１電子部品と１００μｍ以下の隣接距離で隣接する第２電子部品と、
   前記第１電子部品および前記第２電子部品が表面実装される基板と、
   前記第１電子部品を前記基板に半田付けする第１半田部と、
   前記第２電子部品を前記基板に半田付けする第２半田部と、
   前記第１電子部品および前記第２電子部品を前記基板に接着する樹脂部と、
   を備え、
   前記第１電子部品および前記第２電子部品は、それぞれ長辺が１．０ｍｍ以下かつ短辺が０．５ｍｍ以下で両端に端子を有するチップ型電子部品であり、
   前記基板の表面は、ソルダーレジストで覆われた第１領域および前記ソルダーレジストで覆われていない第２領域を有し、
   前記第２領域は、前記第１半田部を介して前記第１電子部品の端子と接続する第１ランドと、前記第２半田部を介して前記第２電子部品の端子と接続する第２ランドとを有し、
   前記樹脂部は、前記第１電子部品および前記第２電子部品の周囲を前記第２領域に接着すると共に、前記第２領域の前記第１ランドと前記第２ランドとで挟まれた領域に連続的に接着している、実装基板。
2. 前記第１ランドおよび前記第２ランドは、前記第１領域または前記ソルダーレジストと重なっていない、請求項１に記載の実装基板。
3. 前記樹脂部は、前記第１ランドおよび前記第２ランドに接着している、請求項１または２に記載の実装基板。
4. 前記樹脂部は、前記第１電子部品の底面および側面と、前記第２電子部品の底面および側面とに接着している、請求項１～３のいずれか１項に記載の実装基板。
5. 前記第１電子部品の頂面側から見て、前記第１ランドの面積は、前記第１電子部品の端子の面積以下であり、
   前記第２電子部品の頂面側から見て、前記第２ランドの面積は、前記第２電子部品の端子の面積以下である、請求項１～４のいずれか１項に記載の実装基板。
6. 互いに１００μｍ以下の隣接距離で隣接する第１電子部品および第２電子部品が表面実装され、前記第１電子部品および前記第２電子部品は、それぞれ長辺が１．０ｍｍ以下かつ短辺が０．５ｍｍ以下で両端に端子を有するチップ型電子部品である、実装基板の製造方法であって、
   ソルダーレジストで覆われた第１領域および前記ソルダーレジストで覆われていない第２領域を表面に有し、前記第２領域に、互いに１００μｍ以下の隣接距離で隣接する第１ランドおよび第２ランドを有する基板を準備する基板準備工程と、
   前記第１ランド上および前記第２ランド上に半田プリコートを形成する半田プリコート形成工程と、
   前記半田プリコートに熱硬化型のフラックスを塗布するフラックス塗布工程と、
   前記半田プリコートに前記フラックスを介して前記第１電子部品および前記第２電子部品を搭載する部品搭載工程と、
   前記第１電子部品および前記第２電子部品が搭載された前記基板を加熱するリフロー工程と、
   を備え、
   前記リフロー工程において、前記半田プリコートを溶融後固化させて、前記第１電子部品の端子と前記第１ランドとを接続する第１半田部および前記第２電子部品の端子と前記第２ランドとを接続する第２半田部を形成すると共に、前記フラックスを軟化後硬化させて、前記第１電子部品および前記第２電子部品の周囲を前記第２領域に接着しかつ前記第２領域の前記第１ランドと前記第２ランドとで挟まれた領域に連続的に接着する樹脂部を形成する、実装基板の製造方法。

Images