JP2001168265A - 電子デバイス集合体と電子デバイスの接続方法 - Google Patents
電子デバイス集合体と電子デバイスの接続方法Info
- Publication number
- JP2001168265A JP2001168265A JP35122699A JP35122699A JP2001168265A JP 2001168265 A JP2001168265 A JP 2001168265A JP 35122699 A JP35122699 A JP 35122699A JP 35122699 A JP35122699 A JP 35122699A JP 2001168265 A JP2001168265 A JP 2001168265A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- electronic devices
- connection
- resin
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Abstract
導体素子等の能動素子のみならず受動素子や回路基板の
接続をも可能にする。 【解決手段】二つ以上の電子デバイス間において、金属
バンプによる導通部分の接続と接着性を備えた封止樹脂
による絶縁部分の接続を熱圧着を同時に行うことを繰り
返す。このため、例えば、半導体素子等の能動素子4相
互間のバンプ1を介しての接続(領域A又は領域B)に
限らず、コンデンサーその他の受動素子5と回路基板7
との接続(領域C)、SAWフィルター9その他の機能
素子と能動素子4との接続(領域D)、能動素子4と回
路基板7との接続(領域E)をも行うことが可能にな
る。
Description
装構造に関し、特に、高密度実装のための電子デバイス
実装構造及び電子デバイスの接続方法に関する。
高速化及び高機能化の要望に応えるため、同一の半導体
チップ上にメモリとロジックなど複数の機能を備えたデ
バイスを形成する方向にある。このため、1チップサイ
ズがさらに大きくなる方向にある。
10―022449号公報、特開平05−013663
号公報に記載されているCOC(Chip On Ch
ip:チップオンチップ)構造を図5に示す。
うに、表面に電極パッド8が形成されている二つの半導
体素子4a、4bのうち、活性面の面積が大きい半導体
素子4aを下方に配置し、バンプ1を介して、二つの半
導体素子4a、4bの電極パッド8を相互にフリップチ
ップ接続している。半導体素子4aの表面の端部に形成
されている電極パッド8は、ワイヤー6を介して、回路
基板7の表面に形成された電極パッド8に接続されてい
る。また、二つの半導体素子4a、4bを相互に接続し
た後、それらの半導体素子4a、4bの活性面の間の隙
間にはアンダーフィル剤が流し込まれる。
び特開平06−244360号公報は、半導体チップを
回路基板に接続し、その回路基板を積み上げることによ
って、半導体部品の3次元実装を行う方法を開示してい
る。
公報に記載されている構造又は方法には次のような問題
点があった。
複数の機能を備えたデバイスを形成することにより、チ
ップサイズが大きくなるということである。
チップにかかる製造コストが大きくなり、同時に、生産
時の歩留まりも悪くなる。
6号公報、特開平10―022449号公報又は特開平
05−03663号公報に記載されているようなCOC
(チップオンチップ)構造はパッケージのサイズの増加
を防止することができない点である。
プの面積よりも機能別に形成した半導体チップの面積の
方が小さくなるが、これらの機能別に形成した半導体チ
ップを相互に接続した場合、全体の厚みが増すことにな
るため、結局、パッケージ全体の体積はかえって大きく
なってしまうことになる。
素子の接続後に、半導体素子活性面の間の隙間にアンダ
ーフィル剤を流し込む必要がある点である。
二つの活性面の間の隙間が小さくなるほど、アンダーフ
ィル樹脂は隙間に入り込みにくくなり、その結果、不均
一な気泡が樹脂層内部に残ってしまい、構造的に長期信
頼性を失ってしまう。
フィル樹脂の付着により特性が失われてしまう領域にも
アンダーフィル樹脂が流れ込んでしまうことがある。
9又は特開平06−244360に記載されている3次
元実装構造は、それぞれの半導体装置を一度回路基板に
接続し、その後、その基板を積み上げて3次元実装構造
を形成している点である。
アバンプ配列を有している半導体装置も回路基板と接続
した後、回路基板同士を積み上げていくため、回路基板
のバンプ配列は周辺バンプ配列となり、全体的な体積
は、回路基板を挟まない場合に比べて、大きくなってし
まう。
されたものであり、半導体素子等の能動素子のみならず
受動素子や回路基板の接続をも可能にし、接続後にアン
ダーフィル樹脂を電子デバイス間の隙間に流し込む工程
を無くし、SAWフィルターのI.D.T.電極(櫛形
電極)部分のようにチップ回路面において、樹脂付着に
より特性が失われてしまう領域に樹脂が流れ込むことを
防ぐことができ、半導体装置をキャリア基板と呼ばれる
回路基板に接続することなく、3次元的に積み上げる高
密度実装を可能とする電子デバイス集合体及びその形成
方法を提供することを目的とする。
め、本発明のうち、請求項1は、一つの電子デバイス
に、複数個かつ数種類の電子デバイスが接続されている
電子デバイスの集合体であって、前記電子デバイスは導
通部分を介して相互に接続され、絶縁部分を介して相互
に絶縁されており、前記導通部分は金属からなり、前記
絶縁部分は接着性及び封止性を有し、かつ、パターン化
された樹脂層からなる電子デバイスの集合体を提供す
る。
脂層は感光性及び熱硬化性を有するものであることが好
ましい。
脂層はフリップチップ接続用の機能とパッシベーション
の機能とを備えるものであることが好ましい。
脂層は、前記電子デバイスの突出した配線部分の周辺、
接続される電子デバイス間において実装されている受動
素子の周辺、前記電子デバイスの回路面において、前記
樹脂層を構成する樹脂によりデバイス特性が影響を受け
る部分の周辺、電極パッドの周辺、及び、前記電極パッ
ド上に形成されるバンプの周辺には前記樹脂層が存在し
ないようにパターン化されていることが好ましい。
における二つ以上の電子デバイスを接続する方法であっ
て、接着性及び封止性を有する樹脂と電極とを一括して
熱圧着する工程を備える二つ以上の電子デバイスの接続
方法を提供する。
における二つ以上の電子デバイスを接続する方法であっ
て、バンプと、該バンプに対応する電極パッドとを接触
させた状態の下で、超音波を印加することにより、導通
部分を接続する第一の工程と、何れかの電子デバイスに
形成された樹脂層と、該樹脂層に対応する機能素子側密
着面との間の接続を熱圧着により行う第二の工程と、を
備え、前記第二の工程は、前記第一の工程の後に続けて
行われ、又は、前記第一の工程と同時に行われるもので
ある二つ以上の電子デバイスの接続方法を提供する。
に記載の電子デバイスの集合体を形成する方法であっ
て、熱硬化性及び封止性を有する樹脂層を介して二つ以
上の電子デバイスを接続する接続工程を備え、前記接続
工程においては、前記電子デバイスに実装された受動素
子、又は、前記電子デバイスの回路面において、前記樹
脂層を構成する樹脂によりデバイス特性に影響を受ける
部分の温度を他の部分より高くすることを特徴とする電
子デバイスの集合体を形成する方法を提供する。
ス間において、金属バンプによる導通部分の接続と、接
着性を備えた封止樹脂による絶縁部分の接続とは、熱圧
着を同時に行うことを繰り返すことにより形成される。
めには、超音波によるバンプ接続と熱による樹脂接続を
同時に行う。このため、本発明によれば、図1に示すよ
うに、半導体素子等の能動素子4相互間のバンプ1を介
しての接続(領域A又は領域B)に限らず、コンデンサ
ーその他の受動素子5と回路基板7との接続(領域
C)、SAWフィルター9その他の機能素子と能動素子
4との接続(領域D)、能動素子4と回路基板7との接
続(領域E)をも行うことが可能になる。
を用いることにより、SAWフィルター9のI.D.
T.電極部分のようにチップ回路面において封止樹脂2
の付着により特性が失われてしまう領域における封止樹
脂2を予め除去し、電子デバイスの接続中に、電子デバ
イスの間の空隙3に封止樹脂2が流れ込むことを防ぎ、
外気を遮断し、信頼性のある接続を得ることができる。
重ねることも可能であり、高密度実装が可能になる。
子又は受動素子の機能にかかわらず、接着性を備えた封
止樹脂を絶縁部分に使用し、導通部分を金属により接続
するため、前述の特開平11−195746号公報、特
開平10―022449号公報又は特開平05−013
663号公報のように、半導体素子その他の能動素子相
互間の接続に限定されることなく、電子デバイスの集合
体を形成することが可能である。
れている受動素子の周辺、電子デバイスの回路面におい
て、電極パッドの周辺及びバンプの周辺には樹脂が存在
しないようにパターン化されている接着性のある封止樹
脂を用いているため、バンプとパッドとの間に樹脂を巻
き込むことなく、接続抵抗の小さい信頼性のある電気接
続を形成することが可能である。
れている受動素子を接続荷重により破損することなく、
電子デバイスを接続することが可能となり、従来のよう
に、接続後にはバンプのみが接続されることとなる構造
と比べて、強固な構造を得ることができる。
方法によれば、電子デバイスの接続工程において、バン
プによる導通部分の接続を熱圧着により、あるいは、低
荷重かつ室温付近の低温で超音波を付加させることによ
り行い、感光性及び熱硬化性を備えた封止樹脂による接
続を室温付近で行う。この場合、タック性があり、か
つ、低弾性の樹脂を用いることにより、低温、低応力、
短時間で絶縁部分を熱圧着接続することが可能であるた
め、導通部分の接続に要する時間を、超音波を用いた場
合には、約1秒、絶縁部分の接続に要する時間を約1秒
程度とすることができる。すなわち、接続工程を2秒程
度で処理することが可能である。
は、前述の特開平11−195746号公報、特開平1
0―022449号公報又は特開平05−013663
号公報とは異なり、アンダーフィル樹脂を流し込む工程
を必要としない。このため、本発明によれば、電子デバ
イスの接続時間を大幅に短縮することが可能であるとと
もに、生産性を向上させることができる。
約50μm以下と狭い場合、または、バンプの配列ピッ
チが狭い場合に、電子デバイス間の隙間にアンダーフィ
ル剤を流し込んだ際、気泡が残留し、硬化後ボイドが発
生することを防止することができ、完成品としての電子
デバイス集合体の信頼性を向上させることが可能であ
る。
れた接着性を有する封止樹脂層として感光性樹脂を用い
る。例えば、SAWフィルターのI.D.T.電極部の
ようなデバイス特性が封止樹脂の影響を受ける部分の周
辺の樹脂を除去し、電子デバイスの接続後において、パ
ッケージ外周をハーメチック・シーム溶接その他の手段
により封止することも可能であるが、本発明によれば、
接続と同時に気密封止を可能とし、更に、後に図2に示
すように、SAWフィルターを接続した電子デバイスに
新たな電子デバイスを接続することが可能になる。
た封止樹脂により樹脂パターンを形成する場合、アスペ
クト比が1の樹脂を用いることにより、膜厚10μmで
約10μmピッチのパターンを形成することができるた
め、近年の狭ピッチのエリアバンプ配列に対応したパタ
ーンを形成することが可能であり、キャリア基板と呼ば
れる回路基板を必要とせずに電子デバイスを3次元的に
実装することが可能となる。
て図2乃至図4を参照して説明する。図2は、SAWフ
ィルターを半導体装置に接続した集合体をさらに他の半
導体装置に接続する工程を示す断面図であり、図3は、
電子デバイスの集合体を作成するための電子デバイス接
続前におけるメッキバンプを形成する工程を示す断面図
であり、図4は、感光性及び熱硬化性を有する封止樹脂
層の形成工程を示す断面図である。電子デバイス接続前
のプロセスとしては、電子デバイスの形状により、いく
つかのものが考えられる。
LiTaO3、LiNbO3、水晶等に配線を形成したも
のや、コンデンサー、抵抗などのチップ部品、有機基板
としてシリコン基板、プリント基板、フレキシブル基
板、セラミクス基板としてアルミナ基板、ガラスセラミ
クス基板、ガラス基板等の回路基板などが好適に用いら
れるが、それらには限定されない。
子デバイスにバンプを形成する場合、(2)電子デバイ
スの接続前に電子デバイスに封止樹脂層を設ける場合、
及び、(3)電子デバイスの接続前に電子デバイスにバ
ンプと封止樹脂層とを設ける場合の各々について説明す
る。
電子デバイスに対しては、封止樹脂層を設けた電子デバ
イスを接続する。
を設けた電子デバイスに対しては、接続前の処理を行っ
ていない電子デバイスを接続する。
バンプを形成する場合、電子デバイスや回路基板の耐熱
温度、パッドのピッチ、パッドの大きさその他の条件に
応じて、電子デバイスの電極パッド上に、メッキバン
プ、スタッドバンプ、ボールの転写法によるバンプ、印
刷法によるバンプなどを純金属又は合金で形成する。
形成する場合について説明する。
性面の表面には、パッシベーション膜11と電極パッド
8が露出している。
(b)に示すように、機能素子4の活性面側に膜厚0.
01μm乃至0.1μm程度の導電性薄膜12を作成す
る。この導電性薄膜12は、例えば、TiとPdとの積
層薄膜層、CrとPdとの積層薄膜層、CrとCuとの
積層薄膜層からなる。
コーター、カーテンフローコーター、スクリーン印刷、
スピンコーターなどにより、メッキレジスト13を厚さ
1μm乃至100μm塗布し、露光及び現像によって、
パッシベーション膜11上にのみメッキレジスト13を
残し、電極パッド8上のメッキレジスト13を除去した
レジストパターンを作成する。
2を介して、電極パッド8上にバンプ14を作成する。
えば、Niメッキ、Auストライクメッキ、Auメッキ
の順で電解メッキする。ただし、この方法に限定される
ものではない。Auメッキバンプに代えて、電解メッキ
により、Cuバンプ、Agバンプ等を作成することもで
きる。
プ、ボール転写法によるAuバンプ、Inバンプ、半田
バンプ、Cuバンプ、その他の合金などのボールバン
プ、また、半田ペーストの印刷後リフローによる半田バ
ンプなどが好適であるが、これらには限定されない。
いて、図3(d)に示すようにメッキレジスト13をウ
ェットエッチングし、除去する。
トエッチング法又はドライエッチング法により、パッシ
ベーション膜11上の導電性薄膜12を除去する。
より切り出すことにより、接続用の電子デバイスとな
る。
に関しては、Auスタッドバンプ、ボール転写法による
Auバンプ、Inバンプ、半田バンプ、Cuバンプ、そ
の他の合金などのボールバンプ、また、半田ペーストの
印刷後リフローによる半田バンプなどが好適であるが、
それらには限定されない。
封止樹脂層を設ける場合は、ロールコーター、カーテン
フローコーター、スクリーン印刷、スピンコーターなど
により、感光性および熱硬化性を有する封止樹脂を厚さ
1μm乃至100μm塗布して、封止樹脂層を乾燥させ
た後、フォトマスクを用いて、封止樹脂層のパッド部分
周辺やバンプ部分周辺のみならず、接続されるべき電子
デバイスの突出した基板配線に対応する部分周辺、接続
されるべき電子デバイスに受動素子が実装されている場
合には、その受動素子に対応する部分周辺、接続される
電子デバイス回路面において、封止樹脂によりデバイス
特性が影響を受ける部分周辺をも、露光及び現像により
除去する。
デバイスをダイシングすることにより、接続用の電子デ
バイスとなる。電子デバイスがウェハの形状をなしてい
ない場合も同様に、ディップやロールコーター、カーテ
ンフローコーター、スクリーン印刷、スピンコーター等
により樹脂を塗布した後、露光及び現像により接続用の
電子デバイスとする。
成し、樹脂を塗布する場合については、上記と同様にバ
ンプ形成を行い、続いて、樹脂パターンを形成する。
バイスと、接続されるべき電子デバイスとを接続するこ
とにより、この接続体においては、機能素子と回路基板
との間に感光性及び熱硬化性を有する封止樹脂層が存在
し、かつ、接続された二つの電子デバイスの活性面の間
に実装されているコイル(L)、コンデンサ(C)、抵
抗(R)等の受動素子の部分周辺、接続される電子デバ
イス回路面において樹脂によりデバイス特性が影響を受
ける部分周辺、パッド部分周辺及びバンプ周辺には封止
樹脂が存在しない構造となる。
電子デバイスとに対して上述と同様の接続前処理及び接
続を行うことにより、三つの電子デバイスの接合体を作
成することができる。このような、接続前処理と接続を
繰り返すことで、複数個の電子デバイスが接続された電
子デバイスの集合体を形成することができる。
ては、200cps乃至1000cpsの粘度を有する
新日鐵化学株式会社製「V−259PA」(商品名)、
感光性基(ネガ型)を有するポリイミド前駆体である旭
化成工業株式会社製「パイメル」(商品名)、または、
住友ベークライト株式会社製「スミレジン CRC−8
300」(商品名)を好適に用いることができるが、こ
れらには限定されない。
にパッシベーション膜としての役割をも同時に果たすこ
とが可能である。また、100μm以上の厚さの樹脂を
塗布する場合には、シート状の樹脂をデバイスに貼っ
て、露光及び現像を行うことにより、そのような樹脂を
形成することも可能である。
る際には、熱圧着のフリップチップマウンター装置、ま
たは、超音波を付加させる機能を備えたフリップチップ
マウンター装置を用いて、ツールにいずれか一方の電子
デバイスを真空吸着させ、他方の電子デバイスをステー
ジに真空吸着する。
の位置合わせを行い、図2(a)に示すように、バンプ
1と対応する電極パッド8とを接触させた状態で熱圧着
させ、または、超音波を付加し、バンプ1と電極パッド
8との金属接合を行う。
にバンプ1を潰し、感光性及び熱硬化性を備えた封止樹
脂2の表面が対応する密着面に接触する程度の荷重を与
え、加熱して絶縁部分の封止樹脂21の接続を行う。
ある場合は、接続される回路基板の樹脂層が密着する領
域に予め窪みを作成しておくと、接続時に、封止樹脂2
1が窪みより外側に流れ出すことを防止することができ
る。
の集合体は、回路基板と同様に、接続前処理としての樹
脂のパターン化及びバンプ形成を何れかの電子デバイス
に行うことにより、電子デバイスを接続した後、電子デ
バイスの実装体構造を得ることができる。この電子デバ
イスの実装体構造は、回路基板の配線部分の周辺、接続
される回路基板において実装されている受動素子の周
辺、電子デバイスの回路面において、樹脂層を構成する
樹脂によりデバイス特性が影響を受ける部分の周辺、電
極パッドの周辺、及び、バンプの周辺には樹脂層が存在
しないようにパターン化されている実装構造となる。
イスの実装体を複数個まとめて、乾燥機内で感光性及び
熱硬化性を備えた封止樹脂の硬化処理を行う。乾燥機へ
の投入前に、接続体の外周に別の封止樹脂をディスペン
サーにより滴下しておき、乾燥機内で感光性及び熱硬化
性を備えた封止樹脂の硬化と同時にこの別の封止樹脂を
硬化させることも可能である。
する。
導体装置に形成した例である。本実施例においては、
3.5mm×5.3mmのSi半導体装置上に150μ
mピッチで存在する110μm四方の81箇所全ての電
極パッド上に90μm四方のAuメッキバンプを形成し
た。
活性面側において、スパッタ装置を用いて、最初に、逆
スパッタリングによってSi半導体装置のアルミ酸化膜
を除去し、続いて、順スパッタリング蒸着により、図3
(b)に示すように、膜厚0.05μmのTi薄膜層と
0.15μmのPd薄膜層とからなる導電性薄膜12を
全面に設けた。
i半導体装置にスピンコーターでメッキレジストを厚さ
約25μm塗布し、露光及び現像によって、図3(c)
に示すように、電極パッド周辺の樹脂を除去した樹脂パ
ターンの作成した。
示すように、高さ約20μmのAuメッキバンプを形成
した。Auメッキバンプは、Niメッキ、Auストライ
クメッキ、Auメッキの順で電解メッキすることにより
形成した。
トはMEKやアルコール等の溶剤を用いてウェットエッ
チングし、除去した。電解メッキのために作成したTi
薄膜層とPd薄膜層とからなる導電性薄膜12はウェッ
トエッチング法やIBE等のドライエッチング法によ
り、図3(e)に示すように、バンプ1及び電極パッド
8以外の部分を除去した。
ターにより、感光性および熱硬化性を有する封止樹脂と
して、粘度200cpsから1000cpsの樹脂であ
る新日鐵化学株式会社製「V−259PA」(商品名)
を厚さ約22μm塗布した。この樹脂を乾燥させた後、
フォトマスクを用いて、露光及び現像を行い、樹脂パタ
ーンを形成した。封止樹脂層のパッド部分周辺やバンプ
部分周辺のみならず、接続されるべき電子デバイスにお
いて突出した基板配線に対応する部分も露光及び現像に
より除去した。
用のSi半導体装置を形成した。
ように、渋谷工業株式会社製DB100(商品名)を用
いて、10mm×10mmの第二のSi半導体装置に接
続した。接続は、超音波付加機能とパルスヒート機能を
持つツールに第一のSi半導体装置を吸着させ、コンス
タントヒート機能を持つステージに第二のSi半導体装
置を吸着させることにより、行った。
より、二つのSi半導体装置の間の位置合わせを行っ
た。
のバンプ1とステージに吸着された第二のSi半導体装
置の電極パッド8との接続は、ステージは室温で保持し
ておき、図4(b)に示すように、バンプ1の先端と電
極パッド8とを接触させた状態でツールに超音波を付加
することにより行った。超音波は周波数40kHz、出
力3W、処理時間0.6秒とした。
樹脂2と第二のSi半導体装置との熱圧着による接続
は、室温から400℃まで昇温させ、1秒間保持した。
荷重は最終的に5kgとなるように、ツールのパルスヒ
ーターの昇温に伴い、荷重を増加させた。このようにし
て、電極パッド8とバンプ1との接続と、熱硬化性を有
する封止樹脂2による二つのSi半導体装置の接続とを
同時に行う一括接続を行った。
一及び第二のSi半導体装置の接続体を半導体装置15
に接続させる。半導体装置15は、ガラスエポキシ基板
7aと、ガラスエポキシ基板7a上に配列された20個
の650μm径のはんだボールバンプ1aと、中央部に
開口を有し、厚み600μmの熱硬化性を有する封止樹
脂2aのシートとからなり、サイズは10mm×10m
mである。第一及び第二のSi半導体装置の接続体は封
止樹脂2aの開口にはめ込まれる。
5.3mmの領域とはんだボールバンプ1aとの周辺部
分の封止樹脂2aを露光及び現像により除去し、図4
(d)に示すように、熱圧着により、第一及び第二のS
i半導体装置の接続体と半導体装置15との間の接続を
行った。
子デバイス集合体は、−40℃乃至125℃の熱サイク
ル試験において、1000サイクルを突破する耐熱性を
有することがわかった。
し、第一の電子デバイスに接続されるべき第二の電子デ
バイスに封止樹脂層を設ける場合であって、SAWフィ
ルターのI.D.T電極のように樹脂が接触するとデバ
イス特性が変わる領域を第一又は第二の電子デバイスが
含んでいる場合の実施例を説明する。
bO3、水晶等ウェハのAlパッド上に直径約100μ
m、台座の高さ約25μmのAuスタッドバンプを形成
し、その後、ダイシングして接続用の電子デバイスとし
た。フリップチップ接続される電子デバイスは、シリコ
ン、FR−4やガラスセラミックス、アルミナを基材と
した回路基板からなり、樹脂パターンが形成される領域
を0.03乃至0.3mmの深さだけ予め窪ませた構造
とした。
ーにより除去した後、スピンコーターにより、感光性及
び熱硬化性を有する封止樹脂として、200cps乃至
1000cpsの粘度を有する新日鐵化学株式会社製
「V−259PA」(商品名)を厚さ20乃至50μm
塗布し、乾燥させた。その後、フォトマスクを用いて、
封止樹脂を露光及び現像し、回路基板の配線部分周辺、
接続されるSAWチップのI.D.T.電極部分に対応
する部分の封止樹脂層を除去し、機能素子搭載用基板と
した。
会社製DB200(商品名)を用いて行った。
ーター、超音波付加機能を持つツールにSAWチップ2
0を吸着させ、パルスヒーターを持つステージに機能素
子搭載用基板30を吸着させた。
0のバンプ1と機能素子搭載用基板30の電極パッド8
との接続は、バンプ1と電極パッド8とを接触させた状
態で、ツールに超音波を付加させることにより行った。
超音波は周波数40kHz、出力3W、処理時間0.5
秒とした。
2とSAWチップ20との熱圧着による接続時には、S
AWチップ20を構成するI.D.T.電極10に封止
樹脂2が付着することによってデバイス特性が変化する
ため、熱圧着及び冷却の際、常に、回路基板30又はス
テージ側の温度を機能素子20又はツール側の温度より
低くすることにより、熱圧着時に発生する有機物ガス
が、冷却時に回路基板30側へ凝集及び付着するように
する。
℃まで昇温させ、1秒間保持した。同時に、ステージの
パルスヒーターを室温から200℃まで昇温させ、1秒
間保持した。荷重は、ツールとステージのパルスヒータ
ーの昇温に伴い、最終的に3乃至5kgとなるようにし
た。
と回路基板30とを接続することにより、SAWチップ
20と回路基板30との間のAuバンプ1による配線部
分の接合に続いて、SAWチップ20の活性面表面と回
路基板30の表面との間の封止樹脂2による接着を行っ
た。接続されたパッケージは、複数個まとめて150℃
の乾燥機中に3時間保持することにより、封止樹脂2の
硬化を行った。
板30に封止樹脂2を塗布した後、SAWチップ20を
回路基板30に熱圧着する際、SAWチップ20側のバ
ンプ1と回路基板30側の電極パッド8との金属接続に
約20秒以上を必要とした。また、熱圧着接続時に回路
基板30を吸着させたステージ側の温度が、SAWチッ
プ20を吸着させたツール側の温度に比べて大きかった
ため、昇温時に発生した余分な封止樹脂2がI.D.
T.電極部分10に付着していた。
D.T.電極部分10以外のSAWチップ20と封止樹
脂2との接続界面において大きな空隙ができることはな
く、従来の方法よりも小さな荷重で封止樹脂2の全面を
SAWチップ20に密着させることができ、かつ、接続
時に余分な封止樹脂2がI.D.T.電極部分10に付
着することを防止することができる。
路基板30との接続体を、図2(c)に示すように、シ
リコン回路基板4に熱圧着により接続した。シリコン回
路基板4には、はんだボール1を包含し、感光性及び接
着性を有する樹脂シート2が貼られており、バンプ1の
周辺及びSAWチップ20が接続後に存在する領域にお
いて、露光及び現像によって封止樹脂2が予め除去され
ている。
0と回路基板30との接続体をシリコン回路基板4に接
続した後、SAWチップ特有のフィルター特性を得るこ
とができた。
性及び熱硬化性を備えた封止樹脂による絶縁部分の接続
が超音波により可能である場合、バンプと電極パッドと
の導通部分の超音波による接続時に、同時に熱と荷重と
を加えることにより、絶縁部分をも接続することが可能
となる。これにより、接続に要する時間をさらに短縮す
ることが可能となる。接続後に、複数個の電子デバイス
集合体をまとめて乾燥機中に入れ、封止樹脂を硬化させ
る。
機に投入する前に、チップ外周を別の封止樹脂で覆って
おくことにより、乾燥機中で、感光性及び熱硬化性を備
えた封止樹脂の硬化と同時にチップ外周の別の封止樹脂
を硬化させることも可能である。
ることにより、ウェハレベルのCSP作成も可能であ
る。
に、露光及び現像により、樹脂層中の樹脂を部分的に除
去し、その樹脂を除去した領域にL、C、Rまたは他の
電子デバイスを埋め込むことにより、1枚の回路基板に
多機能の電子デバイスが埋め込まれた構造を作成するこ
とができる。
集合体、電子デバイスの接続方法及び電子デバイスの集
合体の形成方法により、以下のような効果を奏する。
接続を可能にし、半導体素子等の能動素子のみならず、
コンデンサーや抵抗などの受動素子や回路基板の接続も
可能になる点である。
接続ができ、接着性を備えた封止樹脂により絶縁部分の
接続を行うことができるため、構造的に強固な接続が可
能となり、さらには、封止樹脂として感光性を備えた樹
脂を用いる場合には、回路基板の配線部分のような段差
のある部分の周辺、接続される電子デバイス間において
実装されている受動素子の周辺、電子デバイスの回路面
において、樹脂層を構成する樹脂によりデバイス特性が
影響を受ける部分の周辺、電極パッドの周辺、及び、バ
ンプの周辺には樹脂層が存在しないようにパターン化す
ることが可能だからである。
接続する際に、接続後にアンダーフィル樹脂を流し込む
工程を必要とせず、硬化後のアンダーフィル内部にボイ
ドが残ることを防ぐことができる。
接続方法によれば、バンプによる導通部分の接続と樹脂
による絶縁部分の接続を、超音波の付加または熱圧着に
よって、一括して行うことが可能であるからである。さ
らに、感光性を備えた樹脂を使用した場合、バンプピッ
チが狭い場合でも、バンプ周辺部分以外に樹脂が存在す
るように接続前に樹脂パターンを形成することができる
からである。
子デバイスと接続する際、接続と同時に気密封止するこ
とが可能になり、更に、SAWフィルターを接続した電
子デバイスに新たなる電子デバイスをフリップチップ接
続することが可能になる点である。
電極部のように樹脂によってデバイス特性が影響を受け
る部分の周辺の樹脂を除去し、電子デバイスを接続した
後、パッケージ外周をハーメッチク・シーム溶接等で封
止していた。これに対して、本発明によれば、電子デバ
イスの接続と同時に気密封止を行うことが可能になり、
更に、SAWフィルターを接続した電子デバイスに新た
なる電子デバイスをフリップチップ接続することが可能
である。
なバンプの配列にも対応でき、キャリア基板を介せず
に、3次元的に実装構造を形成できる点である。
樹脂パターンを形成する場合、例えば、アスペクト比が
1の樹脂を用いるならば、膜厚10μmで約10μmピ
ッチの樹脂パターンを形成することができる。このた
め、近年の狭ピッチのエリアバンプ配列に対応した樹脂
パターンを形成することが可能になり、キャリア基板と
呼ばれる回路基板を必要とせずに電子デバイスを3次元
的に実装することが可能となる。
ある。
AWフィルターを半導体装置に接続した接続体を、さら
に、半導体装置へ接続する工程の断面図である。
ロセスを示す各工程における断面図である。
び熱硬化性を備えた封止樹脂のパターンとが形成された
機能素子及び機能素子搭載用基板を接続させる際の各工
程における断面図である。
置とを接続させた接続構造を示す断面図である。
Claims (7)
- 【請求項1】 一つの電子デバイスに、複数個かつ数種
類の電子デバイスが接続されている電子デバイスの集合
体であって、 前記電子デバイスは導通部分を介して相互に接続され、
絶縁部分を介して相互に絶縁されており、前記導通部分
は金属からなり、前記絶縁部分は接着性及び封止性を有
し、かつ、パターン化された樹脂層からなる電子デバイ
スの集合体。 - 【請求項2】 前記樹脂層が感光性及び熱硬化性を有す
るものであることを特徴とする請求項1に記載の電子デ
バイスの集合体。 - 【請求項3】 前記樹脂層はフリップチップ接続用の機
能とパッシベーションの機能とを備えるものであること
を特徴とする請求項1又は2に記載の電子デバイスの集
合体。 - 【請求項4】 前記樹脂層は、前記電子デバイスの突出
した配線部分の周辺、接続される電子デバイス間におい
て実装されている受動素子の周辺、前記電子デバイスの
回路面において、前記樹脂層を構成する樹脂によりデバ
イス特性が影響を受ける部分の周辺、電極パッドの周
辺、及び、前記電極パッド上に形成されるバンプの周辺
には前記樹脂層が存在しないようにパターン化されてい
ることを特徴とする請求項1乃至3の何れか一項に記載
の電子デバイスの集合体。 - 【請求項5】 請求項1乃至4の何れか一項に記載の電
子デバイスの集合体における二つ以上の電子デバイスを
接続する方法であって、 接着性及び封止性を有する樹脂と電極とを一括して熱圧
着する工程を備える二つ以上の電子デバイスの接続方
法。 - 【請求項6】 請求項1乃至4の何れか一項に記載の電
子デバイスの集合体における二つ以上の電子デバイスを
接続する方法であって、 バンプと、該バンプに対応する電極パッドとを接触させ
た状態の下で、超音波を印加することにより、導通部分
を接続する第一の工程と、 何れかの電子デバイスに形成された樹脂層と、該樹脂層
に対応する機能素子側密着面との間の接続を熱圧着によ
り行う第二の工程と、を備え、 前記第二の工程は、前記第一の工程の後に続けて行わ
れ、又は、前記第一の工程と同時に行われるものである
二つ以上の電子デバイスの接続方法。 - 【請求項7】 請求項1乃至4の何れか一項に記載の電
子デバイスの集合体を形成する方法であって、 熱硬化性及び封止性を有する樹脂層を介して二つ以上の
電子デバイスを接続する接続工程を備え、 前記接続工程においては、前記電子デバイスに実装され
た受動素子、又は、前記電子デバイスの回路面におい
て、前記樹脂層を構成する樹脂によりデバイス特性に影
響を受ける部分の温度を他の部分より高くすることを特
徴とする電子デバイスの集合体を形成する方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35122699A JP3503133B2 (ja) | 1999-12-10 | 1999-12-10 | 電子デバイス集合体と電子デバイスの接続方法 |
US09/730,849 US6798070B2 (en) | 1999-12-10 | 2000-12-07 | Electronic device assembly and a method of connecting electronic devices constituting the same |
US09/995,722 US6576499B2 (en) | 1999-12-10 | 2001-11-29 | Electronic device assembly and a method of connecting electronic devices constituting the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35122699A JP3503133B2 (ja) | 1999-12-10 | 1999-12-10 | 電子デバイス集合体と電子デバイスの接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168265A true JP2001168265A (ja) | 2001-06-22 |
JP3503133B2 JP3503133B2 (ja) | 2004-03-02 |
Family
ID=18415911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35122699A Expired - Lifetime JP3503133B2 (ja) | 1999-12-10 | 1999-12-10 | 電子デバイス集合体と電子デバイスの接続方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6798070B2 (ja) |
JP (1) | JP3503133B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342738A (ja) * | 2003-05-14 | 2004-12-02 | Fujitsu Ltd | 半導体装置とその製造方法、および半導体装置前駆体とその製造方法 |
JP2005522861A (ja) * | 2002-04-11 | 2005-07-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイスの製造方法 |
JP2005340451A (ja) * | 2004-05-26 | 2005-12-08 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2006041401A (ja) * | 2004-07-29 | 2006-02-09 | Sharp Corp | 半導体装置及びその製造方法 |
JP2007180593A (ja) * | 2007-03-30 | 2007-07-12 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2008017540A (ja) * | 2006-07-03 | 2008-01-24 | Fuji Electric Holdings Co Ltd | 超小型電力変換装置 |
JP2015230990A (ja) * | 2014-06-05 | 2015-12-21 | 株式会社日立製作所 | パワー半導体装置および樹脂封止型モータ |
US11179748B2 (en) | 2017-05-09 | 2021-11-23 | Seiko Epson Corporation | Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus |
US11581478B2 (en) | 2016-04-27 | 2023-02-14 | Seiko Epson Corporation | Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus |
US11917922B2 (en) | 2016-04-27 | 2024-02-27 | Seiko Epson Corporation | Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2753368B1 (fr) | 1996-09-13 | 1999-01-08 | Chauvin Jean Luc | Cage d'osteosynthese expansive |
US6245108B1 (en) | 1999-02-25 | 2001-06-12 | Spineco | Spinal fusion implant |
US7247932B1 (en) | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
TW511415B (en) * | 2001-01-19 | 2002-11-21 | Matsushita Electric Ind Co Ltd | Component built-in module and its manufacturing method |
KR100415279B1 (ko) * | 2001-06-26 | 2004-01-16 | 삼성전자주식회사 | 칩 적층 패키지 및 그 제조 방법 |
TW550997B (en) * | 2001-10-18 | 2003-09-01 | Matsushita Electric Ind Co Ltd | Module with built-in components and the manufacturing method thereof |
TWI255001B (en) * | 2001-12-13 | 2006-05-11 | Matsushita Electric Ind Co Ltd | Metal wiring substrate, semiconductor device and the manufacturing method thereof |
KR100456342B1 (ko) * | 2002-02-08 | 2004-11-12 | 쿨랜스코리아 주식회사 | 반도체 칩의 수냉식 냉각 블록 |
US6838316B2 (en) * | 2002-03-06 | 2005-01-04 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method using ultrasonic flip chip bonding technique |
US6657311B1 (en) * | 2002-05-16 | 2003-12-02 | Texas Instruments Incorporated | Heat dissipating flip-chip ball grid array |
AT412313B (de) * | 2002-08-12 | 2004-12-27 | Franz Dipl Ing Dr Tech Seifert | Akustisches oberflächenwellenfilter in flip chip technologie |
DE10320579A1 (de) * | 2003-05-07 | 2004-08-26 | Infineon Technologies Ag | Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben |
US8269329B2 (en) * | 2003-07-24 | 2012-09-18 | Via Technologies, Inc. | Multi-chip package |
WO2005031863A1 (en) * | 2003-09-26 | 2005-04-07 | Tessera, Inc. | Structure and method of making capped chips having vertical interconnects |
US7265446B2 (en) * | 2003-10-06 | 2007-09-04 | Elpida Memory, Inc. | Mounting structure for semiconductor parts and semiconductor device |
KR100604334B1 (ko) * | 2003-11-25 | 2006-08-08 | (주)케이나인 | 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법 |
US20060038272A1 (en) * | 2004-08-17 | 2006-02-23 | Texas Instruments Incorporated | Stacked wafer scale package |
TWI236048B (en) * | 2004-10-21 | 2005-07-11 | Advanced Semiconductor Eng | Method for flip chip bonding by utilizing an interposer with embeded bumps |
US20060091184A1 (en) * | 2004-10-28 | 2006-05-04 | Art Bayot | Method of mitigating voids during solder reflow |
US20060183270A1 (en) * | 2005-02-14 | 2006-08-17 | Tessera, Inc. | Tools and methods for forming conductive bumps on microelectronic elements |
US8143095B2 (en) | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
US7675151B1 (en) * | 2005-06-01 | 2010-03-09 | Rockwell Collins, Inc. | Silicon-based packaging for electronic devices |
DE102005046737B4 (de) * | 2005-09-29 | 2009-07-02 | Infineon Technologies Ag | Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren |
US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
US7834464B2 (en) * | 2007-10-09 | 2010-11-16 | Infineon Technologies Ag | Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device |
US20090127686A1 (en) * | 2007-11-21 | 2009-05-21 | Advanced Chip Engineering Technology Inc. | Stacking die package structure for semiconductor devices and method of the same |
US8023269B2 (en) * | 2008-08-15 | 2011-09-20 | Siemens Energy, Inc. | Wireless telemetry electronic circuit board for high temperature environments |
US8129220B2 (en) | 2009-08-24 | 2012-03-06 | Hong Kong Polytechnic University | Method and system for bonding electrical devices using an electrically conductive adhesive |
US9735113B2 (en) * | 2010-05-24 | 2017-08-15 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP |
US9349698B2 (en) * | 2012-06-27 | 2016-05-24 | Intel Corporation | Integrated WLUF and SOD process |
US11404365B2 (en) * | 2019-05-07 | 2022-08-02 | International Business Machines Corporation | Direct attachment of capacitors to flip chip dies |
CN110416192A (zh) * | 2019-07-12 | 2019-11-05 | 南通沃特光电科技有限公司 | 一种具有电容组件的集成电路封装结构及其封装方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4744008A (en) * | 1986-11-18 | 1988-05-10 | International Business Machines Corporation | Flexible film chip carrier with decoupling capacitors |
JPS63142663A (ja) | 1986-12-04 | 1988-06-15 | Sharp Corp | 半導体装置とその製造方法 |
US5283468A (en) * | 1988-05-30 | 1994-02-01 | Canon Kabushiki Kaisha | Electric circuit apparatus |
US5468681A (en) * | 1989-08-28 | 1995-11-21 | Lsi Logic Corporation | Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias |
JPH0513663A (ja) | 1991-07-09 | 1993-01-22 | Fujitsu Ltd | 半導体装置と半導体チツプの実装方法 |
JP2953899B2 (ja) | 1993-02-17 | 1999-09-27 | 松下電器産業株式会社 | 半導体装置 |
JPH07297359A (ja) | 1993-08-05 | 1995-11-10 | Fujitsu Ltd | マルチチップモジュールとマルチチップモジュール用コネクタ |
JPH1022449A (ja) | 1996-07-02 | 1998-01-23 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP3383811B2 (ja) | 1996-10-28 | 2003-03-10 | 松下電器産業株式会社 | 半導体チップモジュール及びその製造方法 |
US5898223A (en) | 1997-10-08 | 1999-04-27 | Lucent Technologies Inc. | Chip-on-chip IC packages |
JP3451987B2 (ja) | 1998-07-01 | 2003-09-29 | 日本電気株式会社 | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 |
JP3413120B2 (ja) | 1999-02-23 | 2003-06-03 | ローム株式会社 | チップ・オン・チップ構造の半導体装置 |
-
1999
- 1999-12-10 JP JP35122699A patent/JP3503133B2/ja not_active Expired - Lifetime
-
2000
- 2000-12-07 US US09/730,849 patent/US6798070B2/en not_active Expired - Lifetime
-
2001
- 2001-11-29 US US09/995,722 patent/US6576499B2/en not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005522861A (ja) * | 2002-04-11 | 2005-07-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイスの製造方法 |
JP2004342738A (ja) * | 2003-05-14 | 2004-12-02 | Fujitsu Ltd | 半導体装置とその製造方法、および半導体装置前駆体とその製造方法 |
JP2005340451A (ja) * | 2004-05-26 | 2005-12-08 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP4561969B2 (ja) * | 2004-05-26 | 2010-10-13 | セイコーエプソン株式会社 | 半導体装置 |
JP2006041401A (ja) * | 2004-07-29 | 2006-02-09 | Sharp Corp | 半導体装置及びその製造方法 |
JP2008017540A (ja) * | 2006-07-03 | 2008-01-24 | Fuji Electric Holdings Co Ltd | 超小型電力変換装置 |
JP2007180593A (ja) * | 2007-03-30 | 2007-07-12 | Seiko Epson Corp | 半導体装置の製造方法 |
JP4591715B2 (ja) * | 2007-03-30 | 2010-12-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2015230990A (ja) * | 2014-06-05 | 2015-12-21 | 株式会社日立製作所 | パワー半導体装置および樹脂封止型モータ |
US11581478B2 (en) | 2016-04-27 | 2023-02-14 | Seiko Epson Corporation | Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus |
US11917922B2 (en) | 2016-04-27 | 2024-02-27 | Seiko Epson Corporation | Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus |
US11179748B2 (en) | 2017-05-09 | 2021-11-23 | Seiko Epson Corporation | Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
US6798070B2 (en) | 2004-09-28 |
JP3503133B2 (ja) | 2004-03-02 |
US20020042164A1 (en) | 2002-04-11 |
US20010003656A1 (en) | 2001-06-14 |
US6576499B2 (en) | 2003-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
US6710682B2 (en) | Surface acoustic wave device, method for producing the same, and circuit module using the same | |
US20030214007A1 (en) | Wafer-level package with bump and method for manufacturing the same | |
JP2003197673A (ja) | 半導体装置およびその製造方法 | |
JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
JP2001144204A (ja) | 半導体装置及びその製造方法 | |
JP2002246535A (ja) | 半導体集積回路 | |
JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3451987B2 (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
JP2001135663A (ja) | 半導体装置及びその製造方法 | |
US20080150107A1 (en) | Flip chip in package using flexible and removable leadframe | |
JP2003007921A (ja) | 回路装置およびその製造方法 | |
KR20040016399A (ko) | 반도체용 칩 사이즈 패키지형 패키지의 제조 방법 | |
JPH053183A (ja) | 半導体装置及びその製造方法 | |
JP2003297982A (ja) | 高周波電子デバイスとその製造方法 | |
JP2003100811A (ja) | 半導体装置およびその製造方法 | |
JP2001196504A (ja) | 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法 | |
JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
JPH11204560A (ja) | 半導体装置及びその製造方法 | |
JP2002231765A (ja) | 半導体装置 | |
JP3419398B2 (ja) | 半導体装置の製造方法 | |
WO2000057469A1 (fr) | Structure et procédé de montage de semi-conducteur | |
JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3503133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |