JP2004342738A - 半導体装置とその製造方法、および半導体装置前駆体とその製造方法 - Google Patents

半導体装置とその製造方法、および半導体装置前駆体とその製造方法 Download PDF

Info

Publication number
JP2004342738A
JP2004342738A JP2003135734A JP2003135734A JP2004342738A JP 2004342738 A JP2004342738 A JP 2004342738A JP 2003135734 A JP2003135734 A JP 2003135734A JP 2003135734 A JP2003135734 A JP 2003135734A JP 2004342738 A JP2004342738 A JP 2004342738A
Authority
JP
Japan
Prior art keywords
substrate
resin layer
electrodes
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003135734A
Other languages
English (en)
Other versions
JP3968051B2 (ja
Inventor
Seiki Sakuyama
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003135734A priority Critical patent/JP3968051B2/ja
Publication of JP2004342738A publication Critical patent/JP2004342738A/ja
Application granted granted Critical
Publication of JP3968051B2 publication Critical patent/JP3968051B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Abstract

【課題】基板同士の接続が容易であり、薄型化が可能な接続信頼性の高い半導体装置を提供する。
【解決手段】複数の第1の電極11を備えた第1の基板12と、複数の第2の電極16aを備えた第2の基板15と、複数の第3の電極22を備えた第3の基板21とを含む半導体装置であって、第1の基板12と第3の基板21とは、樹脂により接着されており、かつ第1の電極11と第3の電極22とは、対向して配置されているとともにバンプ20を介して電気的に接続されており、第2の基板15は、第1の基板12と第3の基板21との間に配置されており、かつ第1の電極11と第2の電極16aとは、バンプ16bを介して電気的に接続されている半導体装置とする。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法、および半導体装置前駆体とその製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置においては、実装の高密度化と高速化の要求が高まっており、かかる要求を満たす実装方式として、チップを積み重ねて実装するチップオンチップ方式が注目されている。このチップオンチップ方式による実装では、バンプを用いたフリップチップ接続とワイヤボンディングを用いたフェイスアップ接続とを組み合わせて接続する方法と、全てをワイヤボンディングで接続する方法とが採用されている(例えば、特許文献1、特許文献2、特許文献3参照。)。
【0003】
ここで、従来のチップオンチップ方式による接続方法を図面を用いて説明する。図5は、従来のチップオンチップ方式により接続した半導体装置の一例を示す断面図である。図5Aは、半導体チップ51と半導体チップ52とはワイヤ54により電気的に接続され、半導体チップ52と半導体チップ53とはバンプ55により電気的に接続されている一例を示したものである。また、図5Bは、半導体チップ51と半導体チップ52とはバンプ55により電気的に接続され、半導体チップ52と半導体チップ53とはワイヤ54により電気的に接続されている一例を示したものである。さらに、図5Cは、半導体チップ51と半導体チップ52、および、半導体チップ52と半導体チップ53とは全てワイヤ54により電気的に接続されている一例を示したものである。
【0004】
【特許文献1】
特開平6−13541号公報
【0005】
【特許文献2】
特開平11−219984号公報
【0006】
【特許文献3】
特開2001−77243号公報
【0007】
【発明が解決しようとする課題】
図5に示した従来のチップオンチップ方式により接続された半導体装置では、ワイヤ54のループを保護するために樹脂モールド56が必要となるため、半導体装置の薄型化が図れないという問題があった。また、樹脂モールド56の熱伝導率が低いため、発熱した半導体チップを冷却することが困難になるという問題もあった。具体的には、発熱量が5W以上の半導体チップを使用することができなかった。
【0008】
本発明は、基板同士の接続が容易であり、薄型化が可能な接続信頼性の高い半導体装置を提供するものである。
【0009】
【課題を解決するための手段】
本発明は、複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板と、複数の第3の電極を備えた第3の基板とを含む半導体装置であって、
前記第1の基板と前記第3の基板とは、樹脂により接着されており、かつ前記第1の電極と前記第3の電極とは、対向して配置されているとともに第1の導体部を介して電気的に接続されており、
前記第2の基板は、前記第1の基板と前記第3の基板との間に配置されており、かつ前記第1の電極と前記第2の電極とは、第2の導体部を介して電気的に接続されていることを特徴とする半導体装置を提供する。
【0010】
また、本発明は、複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、前記第1の電極と前記第2の電極とを電気的に接続し、
前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成し、
前記第2の開口部に、前記第1の電極に接するように導体部を形成し、
前記第1の基板と、複数の第3の電極を備えた第3の基板とを、前記導体部と前記第3の電極とが対向して接するように配置し、
前記第1の電極と前記第3の電極とが前記導体部を介して電気的に接続されるとともに前記第1の樹脂層と前記第2の樹脂層とが硬化するように、加熱処理を行うことを特徴とする半導体装置の製造方法を提供する。
【0011】
また、本発明は、複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板と、前記第1の基板と前記第2の基板とを覆うように配置された樹脂層とを含む半導体装置前駆体であって、
前記第2の基板は、前記第1の基板の上に配置されており、かつ前記第1の電極と前記第2の電極とは、電気的に接続されており、
前記樹脂層は、複数の開口部を備え、
前記第1の電極は、前記開口部を通して露出していることを特徴とする半導体装置前駆体を提供する。
【0012】
また、本発明は、複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、前記第1の電極と前記第2の電極とを電気的に接続し、
前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成することを特徴とする半導体装置前駆体の製造方法を提供する。
【0013】
【発明の実施の形態】
本発明の半導体装置は、第2の基板を封止効果のある第2の樹脂層で覆うことにより、第2の基板を保護することができるとともに、その第2の樹脂層を接着層として利用できるため、さらに例えば第3の基板を容易に接続できる。また、第1の基板の背面に放熱フィンを取り付けることなどにより、効率的な冷却を図ることも可能となる。
【0014】
また従来は、基板間の電気的接続を行った後に封止樹脂を基板の間に注入する必要があったため、樹脂の注入を容易にするために基板間の間隔をある程度大きく設定する必要があったが、本発明の製造方法では、あらかじめ樹脂層(接着層)を基板面に形成することにより、後工程での封止樹脂の注入工程が不要となることから、基板間の間隔を小さくして薄型化しても良好な接続ができ、また上記注入工程の削除により、低コスト化も達成することができる。
【0015】
このように、本発明は、基板同士の接続が容易であり、薄型化が可能な接続信頼性の高い半導体装置を提供することができる。
【0016】
以下、本発明の実施の形態を図面に基づき説明する。
【0017】
(実施形態1)
図1および図2は、第1の実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。先ず、図1Aに示すように、複数の第1の電極11を備えた第1の基板12の上に、第1の電極11を覆うように第1の樹脂層13を形成する。次に、図1Bに示すように、第1の樹脂層13に、第1の電極11が露出するように第1の開口部14を形成する。次に、図1Cに示すように、第1の樹脂層13の上に、複数の第2の電極16aとバンプ16bとを備えた第2の基板15をフェイスダウンの状態で配置する。次に、図1Dに示すように、加熱および加圧を経て第1の電極11と第2の電極16aとを、バンプ16bを介して電気的に接続するとともに、第1の基板12と第2の基板15とを第1の樹脂層13を介して接着する。次に、図1Eに示すように、第1の樹脂層13と第2の基板15との上に、第1の開口部14と第2の基板15とを覆うように第2の樹脂層17を形成する。次に、図1Fに示すように、第2の樹脂層17に、第1の開口部14に連通する第2の開口部18を形成する。これにより、本実施形態に係る半導体装置前駆体10が得られる。
【0018】
即ち、本実施形態に係る半導体装置前駆体10は、複数の第1の電極11を備えた第1の基板12と、複数の第2の電極16aを備えた第2の基板15と、第1の基板12と第2の基板15とを覆うように配置された第2の樹脂層17とを備えており、第2の基板15は、第1の基板12の上に接着されており、かつ第1の電極11と第2の電極16aとは、バンプ16bを介して電気的に接続されており、第2の樹脂層17は、複数の第2の開口部18を備え、第1の電極11は、第2の開口部18を通して露出している。
【0019】
第1の樹脂層13および第2の樹脂層17の形成においては、フィルム状の樹脂組成物を、第1の基板12の上に載置した後、50〜140℃で加熱しつつ圧着する。第1の樹脂層13および第2の樹脂層17は、接着層として機能する。
【0020】
第1の樹脂層13および第2の樹脂層17を形成するための樹脂組成物は、熱硬化性樹脂である主剤および硬化剤の両方またはいずれか一方、並びに無機フィラーを含んで、フィルム状に成形できる。第1の樹脂層13のフィルムの厚さは、第1の基板12の電極ピッチ、電極サイズ、接合信頼性の観点から推定される接続高さなどに基づいて決定できる。また、第2の樹脂層17のフィルムの厚さは、第2の基板15の厚さ以上とする。これにより、第2の基板15を第2の樹脂層17で完全に覆うことができる。
【0021】
上記熱硬化性樹脂である主剤としてはエポキシ樹脂が好ましい。金属や無機物質との接着性が良好で、電気絶縁性も高いからである。エポキシ樹脂としては、例えば、固形タイプまたは液状タイプの、ビスフェノールA型エポキシ、ビスフェノールF型エポキシ、ナフタレン型エポキシ、臭素化エポキシ、フェノールノボラック型エポキシ、クレゾールノボラック型エポキシ、ビフェニル型エポキシなどを用いることができる。
【0022】
硬化剤としては、イミダゾール系硬化剤、酸無水物硬化剤、アミン系硬化剤、フェノール系硬化剤などを用いることができる。イミダゾール系硬化剤としては、例えば、2−フェニル−4−メチルイミダゾール、2−ウンデシルイミダゾール、2,4−ジアミノ−6−[2−メチルイミダゾール−(1)]−エチル−S−トリアジン、1−シアノエチル−2−エチル−4−メチルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾールなどを用いることができる。酸無水物硬化剤としては、例えば、無水フタル酸、無水マレイン酸、テトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水ハイミック酸、テトラブロモ無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物などを用いることができる。アミン系硬化剤としては、例えば、ジエチレントリアミン、トリエチレンテトラミン、メンセンジアミン、イソホロンジアミン、メタキシレンジアミン、ジアミノジフェニルメタン、メタフェニレンジアミン、ジアミノジフェニルスルフォンなどを用いることができる。
【0023】
無機フィラーとしては、例えば、シリカ(酸化ケイ素)、アルミナ(酸化アルミニウム)、窒化ケイ素、窒化アルミニウム、酸化チタン、炭酸カルシウムなどの粉末を用いることができる。第1の樹脂層13および第2の樹脂層17を形成するための樹脂組成物において、無機フィラーの含有率は30〜70質量%とするのが好ましい。
【0024】
上記樹脂層に感光性を付与する場合には、樹脂層を形成するための樹脂組成物に対してアクリルモノマーおよび光重合開始剤を添加する。アクリルモノマーとしては、例えば、イソブチルアクリレート、t−ブチルアクリレート、1,6−ヘキサンジオールアクリレート、ラウリルアクリレート、アルキルアクリレート、セチルアクリレート、ステアリルアクリレート、シクロヘキシルアクリレート、イソボルニルアクリレート、ベンジルアクリレート、2−メトキシエチルアクリレート、3−メトキシブチルアクリレート、エチルアカルビートルアクリレート、フェノキシエチルアクリレート、テトラヒドロフルフリルアクリレート、フェノキシポリエチレンアクリレート、メトキシトリプロピレングリコールアクリレート、2−ヒドロキシエチルアクリレート、2−ヒドロキシプロピルアクリレート、2−アクリロイルオキシエチル−2−ヒドロキシプロピルフタレート、2−ヒドロキシ−3−フェノキシプロピルアクリレート、2−アクリロイルオキシエチルハイドロゲンフタレート、2−アクリロイルオキシプロピルヘキサヒドロハイドロゲンフタレート、2−アクリロイルオキシプロピルテトラヒドロハイドロゲンフタレート、シクロヘキサン−1,2−ジカルボン酸モノ−(2−アクリロイルオキシ−1−メチル−エチル)エステル、4−シクロヘキセン−1,2−ジカルボン酸モノ−(2−アクリロイルオキシ−1−メチル−エチル)エステル、ジメチルアミノエチルアクリレート、トリフルオロエチルアクリレート、ヘキサフルオロプロピルアクリレートなどの単官能モノマーや、1,4−ブタンジオールジアクリレート、1,6−ヘキサンジオールジアクリレート、1,9−ノナンジオールジアクリレート、ネオペンチルグリコールジアクリレート、テトラエチレングリコールジアクリレート、トリプロピレングリコールジアクリレート、ビスフェノールA,EO付加物ジアクリレート、グリセリンメタクリレートアクリレートなどの2官能モノマーや、トリメチロールプロパントリアクリレート、トリメチルプロパンEO付加トリアクリレート、ペンタエリスリトールトリアクリレート、ジペンタエリスリトールヘキサアクリレート、トリメチロールプロパンEO付加物トリアクリレート、グリセリンPO付加物トリアクリレート、トリスアクリロイルオキシエチルフォスフェート、ペンタエリスリトールテトラアクリレートなどの多官能モノマーなどを用いることができる。ただし、アクリルモノマーに代えて、またはこれとともにビスフェノールA−ジエポキシ−アクリル酸付加物などのオリゴマーを用いることもできる。第1の樹脂層13および第2の樹脂層17を形成するための樹脂組成物において、アクリルモノマーの含有率は、1〜50質量%が好ましい。
【0025】
光重合開始剤としては、例えば、2,2−ジメトキシ−1,2−ジフェニルエタン−1−オン、1−ヒドロキシ−シクロヘキシル−フェニル−ケトン、2−メチル−1−[4−(メチルチオ)フェニル]−2−モノフォリノプロパン−1−オン、2−ベンジル−2−ジメチルアミノ−1−(4−モノフォリノフェニル)−ブタン−1−オン、2−ヒドロキシ−2−メチル−1−フェニル−プロパン−1−オン、1−[4−(2−ヒドロキシエトキシ)−フェニル]−2−ヒドキシ−2−メチル−1−プロパン−1−オン、ビス(シクロペンタジエニル)−ビス(2,6−ジフルオロ−3−(ビル−1−イル)チタニウムなどを用いることができる。第1の樹脂層13および第2の樹脂層17を形成するための樹脂組成物において、光重合開始剤の含有率は、0.1〜4質量%が好ましい。
【0026】
第1の樹脂層13および第2の樹脂層17を形成するための樹脂組成物には、さらに、エポキシアクリレートを添加することが好ましい。これは、エポキシアクリレートが樹脂組成物の主剤およびエポキシ樹脂の硬化剤ともなりうるからである。エポキシアクリレートとしては、例えば、酸ペンダント型エポキシアクリレート、グリシジルメタクリレート、ビスフェノールA型エポキシアクリレート、ビスフェノールF型エポキシアクリレート、ビスフェノールS型エポキシアクリレートなどを用いることができる。
【0027】
また、上記樹脂組成物には、重合禁止剤やレベリング剤などを添加することもできる。
【0028】
第1の開口部14および第2の開口部18の形成には、YAGレーザ、UV−YAGレーザ、炭酸ガスレーザ、エキシマレーザなどを用いることができる。感光性を有する樹脂層を形成した場合には、これらの開口部の形成にはフォトリソグラフィを採用することができる。電極へのダメージを抑制するという観点からは、フォトリソグラフィを採用するのが好ましい。フォトリソグラフィを採用する場合には、第1の樹脂層13および第2の樹脂層17に対して、所定のフォトマスク(図示せず)を介しての露光処理およびその後の現像処理を施すことにより、第1の開口部14および第2の開口部18を形成できる。
【0029】
第1の基板12および第2の基板15には、半導体チップ、ウエハ、配線基板などが含まれるが、それぞれ同種の基板でも、異なる基板でもよい。
【0030】
第2の基板15に設けたバンプ16bは、Sn、Pb、Ag、Cu、In、Bi、Zn、Sbなどから選択される単体金属、または、これらから選択される複数の単体金属からなる合金から形成できる。
【0031】
続いて、図2Aに示すように、第2の開口部18に、金属ペースト19を充填する。次に、図2Bに示すように、加熱処理を経て第1の電極11に接するようにバンプ20を形成する。次に、図2Cに示すように、第1の基板12と、複数の第3の電極22を備えた第3の基板21とを、バンプ20と第3の電極22とが対向して接するように配置する。次に、図2Dに示すように、加熱および加圧を経て第1の電極11と第3の電極22とを、バンプ20を介して電気的に接続するとともに、第1の基板12と第3の基板21とを、第1の樹脂層13と第2の樹脂層17とを介して接着する。この際、第1の樹脂層13と第2の樹脂層17とは完全に硬化する。これにより、本実施形態に係る半導体装置23が完成する。
【0032】
即ち、本実施形態に係る半導体装置23は、複数の第1の電極11を備えた第1の基板12と、複数の第2の電極16aを備えた第2の基板15と、複数の第3の電極22を備えた第3の基板21とを備えており、第1の基板12と第3の基板21とは、樹脂により接着されており、かつ第1の電極11と第3の電極22とは、対向して配置されているとともにバンプ20を介して電気的に接続されており、第2の基板15は、第1の基板12と第3の基板21との間に配置されており、かつ第1の電極11と第2の電極16aとは、バンプ16bを介して電気的に接続されている。
【0033】
第3の基板21には、第1の基板12および第2の基板15と同様に半導体チップ、ウエハ、配線基板などが含まれるが、それらはそれぞれ同種の基板でも、異なる基板でもよい。
【0034】
金属ペースト19の充填は、スキージ(図示略)を用いた印刷法により行うことができる。スキージは、第2の樹脂層17に損傷を与えることを回避ないし軽減するため、ウレタンゴムスキージを用いる。ウレタンゴムスキージの硬度は、JIS K6253に準じた方法で測定した場合において、50〜80度が好ましい。
【0035】
金属ペースト19は、例えば、金属粉末とフラックスビヒクルとから調製できる。金属粉末は、例えば、Sn、Pb、Ag、Cu、In、Bi、Zn、Sbなどから選択される単体金属、または、これらから選択される複数の単体金属からなる合金を粉末化したものである。フラックスビヒクルには、ロジン、活性剤、チクソ剤、溶剤が含まれる。ロジンとしては、重合ロジン、水素添加ロジン、エステル化ロジンなどを用いることができる。活性剤としては、例えば、セバシン酸、コハク酸、アジピン酸、グルタル酸、トリエタノールアミン、モノエタノールアミン、トリブチルアミンなどから選択された1または2以上の有機酸、有機アミンなどを使用することができる。チクソ剤としては、硬化ヒマシ油、ヒドロキシステアリン酸などを用いることができる。溶剤としては、2−メチル−2,4−ペンタンジオールやジエチレングリコールモノブチルエーテルなどを用いることができる。
【0036】
バンプ20の形成は、先ず、加熱により第2の開口部18に充填されている金属ペースト19を溶融させる。これにより、金属ペースト19に含まれているフラックスビヒクルが揮発するとともに、金属粉末が溶融して寄り集まる。その後の冷却によって、バンプ20が形成される。また、エポキシ系の樹脂を含む金属ペーストを用いてバンプ20を形成してもよい。
【0037】
本実施形態では、第1の電極11と第3の電極22とは、バンプ20を用いて電気的に接続したが、これ以外にバンプを形成せずに金属ペーストそのもの、金属ボール、めっき、などにより接続することもできる。また、本実施形態では、バンプ20は、金属ペースト印刷法により形成したが、スタッドバンピング法により形成してもよい。さらに、上記工程を組み合わせることにより、より多くの基板を積層することも可能である。
【0038】
(実施形態2)
図3および図4は、第2の実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。先ず、図3Aに示すように、複数の第1の電極31を備えた第1の基板32の上に、第1の電極31を覆うように第1の樹脂層33を形成する。次に、図3Bに示すように、第1の樹脂層33に、第1の電極31が露出するように第1の開口部34を形成する。次に、図3Cに示すように、第1の樹脂層33の上に、複数の第2の電極36aを備えた第2の基板35をフェイスアップの状態で配置する。次に、図3Dに示すように、加熱および加圧を経て第1の電極31と第2の電極36aとを、ワイヤ36bを介して電気的に接続するとともに、第1の基板32と第2の基板35とを第1の樹脂層33を介して接着する。次に、図3Eに示すように、第1の樹脂層33と第2の基板35との上に、第1の開口部34と第2の基板35とを覆うように第2の樹脂層37を形成する。次に、図3Fに示すように、第2の樹脂層37に、第1の開口部34に連通する第2の開口部38を形成する。これにより、本実施形態に係る半導体装置前駆体30が得られる。
【0039】
即ち、本実施形態に係る半導体装置前駆体30は、複数の第1の電極31を備えた第1の基板32と、複数の第2の電極36aを備えた第2の基板35と、第1の基板32と第2の基板35とを覆うように配置された第2の樹脂層37とを備えており、第2の基板35は、第1の基板32の上に接着されており、かつ第1の電極31と第2の電極36aとは、ワイヤ36bを介して電気的に接続されており、第2の樹脂層37は、複数の第2の開口部38を備え、第1の電極31は、第2の開口部38を通して露出している。
【0040】
以上の工程は、ワイヤ36bを用いた以外は、ほぼ実施形態1で説明したものと同様の材料および方法により実施できる。ワイヤ36bは、Au、Cu、Alなどの単体金属、またはAuまたはSnでメッキしたCuなどから形成できる。
【0041】
続いて、図4Aに示すように、第2の開口部38に、金属ペースト39を充填する。次に、図4Bに示すように、加熱処理を経て第1の電極31に接するようにバンプ40を形成する。次に、図4Cに示すように、第1の基板32と、複数の第3の電極42を備えた第3の基板41とを、バンプ40と第3の電極42とが対向して接するように配置する。次に、図4Dに示すように、加熱および加圧を経て第1の電極31と第3の電極42とを、バンプ40を介して電気的に接続するとともに、第1の基板32と第3の基板41とを、第1の樹脂層33と第2の樹脂層37とを介して接着する。この際、第1の樹脂層33と第2の樹脂層37とは完全に硬化する。以上の工程は、実施形態1で説明したものと同様の材料および方法により実施できる。これにより、本実施形態に係る半導体装置43が完成する。
【0042】
即ち、本実施形態に係る半導体装置43は、複数の第1の電極31を備えた第1の基板32と、複数の第2の電極36aを備えた第2の基板35と、複数の第3の電極42を備えた第3の基板41とを備えており、第1の基板32と第3の基板41とは、樹脂により接着されており、かつ第1の電極31と第3の電極42とは、対向して配置されているとともにバンプ40を介して電気的に接続されており、第2の基板35は、第1の基板32と第3の基板41との間に配置されており、かつ第1の電極31と第2の電極36aとは、ワイヤ36bを介して電気的に接続されている。
【0043】
本実施形態では、第1の電極31と第3の電極42とは、バンプ40を用いて電気的に接続したが、これ以外にバンプを形成せずに金属ペーストそのもの、金属ボール、めっきなどにより接続することもできる。また、本実施形態では、バンプ40は、金属ペースト印刷法により形成したが、スタッドバンピング法により形成してもよい。さらに、上記工程を組み合わせることにより、より多くの基板を積層することも可能である。
【0044】
【実施例】
以下、実施例に基づき本発明をより具体的に説明する。ただし、本発明は以下の実施例には限定されない。
【0045】
(実施例1)
先ず、基板として以下のものを準備した。
【0046】
電極径80μm、電極ピッチ200μmの電極を3000個備える縦22mm、横22mmのLSIチップを基板(1)とし、電極径80μm、電極ピッチ200μmの電極を300個備える縦4mm、横4mm、厚さ0.06mmのLSIチップを基板(2)とし、電極径80μm、電極ピッチ200μmの電極を2700個備える縦40mm、横40mmの三菱瓦斯化学社製のトリアジン系樹脂“BTレジン”(商品名)からなる樹脂配線基板を基板(3)として準備した。
【0047】
次に、樹脂フィルムを以下のようにして作製した。
【0048】
主剤およびエポキシ樹脂の硬化剤として日本ユピカ社製の酸ペンダント型エポキシアクリレートを45質量%、主剤およびエポキシアクリレートの硬化剤としてジャパンエポキシレジン社製のビフェニル型エポキシ樹脂“エピコートYX4000”(商品名)を15質量%、アクリルモノマーとして東亜合成社製のジペンタエリスリトールヘキサアクリレートを15質量%、光重合開始剤としてチバスペシャリティケミカルズ社製の“イルガキュア907”(商品名)を15質量%、溶剤としてカルビトールアセテート2質量%とメチルエチルケトン8質量%とを含有する樹脂組成物を調製した。この樹脂組成物と、平均粒径4μmのシリカ粉末とを、質量比1:1(シリカ粉末の添加率は50質量%)で混合し、このシリカ粉末を添加および混合した後の樹脂組成物を厚さ20μmのポリエチレンテレフタレート(PET)フィルムに塗布し、90℃で3分間の乾燥を行い、その後PETフィルムを剥離することにより、厚さ15μmの樹脂フィルム(1)と厚さ60μmの樹脂フィルム(2)とを作製した。
【0049】
また、金属ペーストを以下のようにして作製した。
【0050】
理化ハーキュレス社製の重合ロジン“ポリペール”(商品名)を53質量%、溶剤として2−メチル−2,4−ペンタンジオールおよびジエチレングリコールモノブチルエーテルを各々20質量%、活性剤としてコハク酸を2質量%、チクソ剤として硬化ヒマシ油を5質量%含有するフラックスビヒクルを調製した。このフラックスビヒクルと平均粒径13μmのSn−3.5%Ag合金粉末とを、質量比1:9(Sn−3.5%Ag合金粉末の添加率は90質量%)で混合して金属ペースト(はんだペースト)を調製した。
【0051】
次に、上述のようにして作製した厚さ15μmの樹脂フィルム(1)を、基板(1)に対して、電極を覆うように、エム・シー・ケー社製のロールマウンタを用いて80℃の加熱下で貼り付けて接着膜(1)を形成した。次に、この接着膜(1)に対して、露光および現像を施して、電極が露出するように直径100μmの開口部(1)を形成した。上記現像には2.38質量%の水酸化テトラメチルアンモニウム(TMAH)水溶液を用いた。
【0052】
続いて、あらかじめ電極上にSn−3.5%Ag合金からなるバンプを形成した基板(2)を、基板(1)の開口部(1)内の電極にフェイスダウンの状態で位置合わせを行い、3000gの荷重を加えながら、240℃で30秒間の加熱を行った。その結果、基板(1)と基板(2)とはバンプを介して電気的に接続されるとともに、接着膜(1)が接着剤として機能して基板(1)と基板(2)とが接着された。
【0053】
次に、上述のようにして作製した厚さ60μmの樹脂フィルム(2)を、接着膜(1)と基板(2)に対して、開口部(1)と基板(2)とを覆うように、上記ロールマウンタを用いて80℃の加熱下で貼り付けて接着膜(2)を形成した。その後、この接着膜(2)に対して、露光および現像を施して、開口部(1)に連通した直径100μmの開口部(2)を形成した。上記現像には、2.38質量%のTMAH水溶液を用いた。
【0054】
このようにして形成した開口部(2)に対して、上述のようにして調製した金属ペーストを、開口径100μm、厚さ20μmのメタルマスクを介してウレタンスキージを用いて充填し、240℃で40秒間の加熱を行った。その結果、開口部(2)に充填した金属ペーストが溶融し、その後の冷却により良好なバンプが形成された。
【0055】
その後、上述のようにして基板(1)に形成したバンプと、基板(3)の電極とをフェイスダウンの状態で位置合わせを行い、5000gの荷重を加えながら、全体を250℃で1分間の加熱を行った。その後、170℃で15分間の熱処理を行い、接着膜(1)、(2)を完全に硬化させることにより、基板(1)、基板(2)および基板(3)の相互間に良好な接合部が形成された半導体装置を得た。
【0056】
良好な接合部が形成されていることを確認するため、本実施例で作製した半導体装置の接続信頼性を試験した。先ず、上記半導体装置の試験前の抵抗を測定した。次に、−55℃〜125℃の間で昇温降温を繰り返す温度サイクル試験を2000サイクル行った後に同様にしてその半導体装置の抵抗を測定した。その結果、半導体装置の抵抗上昇は10%以下と良好であった。
【0057】
次に、本実施例で作製した別の半導体装置の試験前の抵抗を測定した。続いて、温度121℃、湿度85%の環境下に1000時間放置する耐久試験を行った後に同様にしてその半導体装置の抵抗を測定した。その結果、サイクル試験と同様に抵抗上昇は10%以下と良好であった。
【0058】
(実施例2)
実施例1と同様にして、基板(1)、基板(2)、基板(3)、樹脂フィルム(1)、樹脂フィルム(2)、および金属ペーストを準備した。ただし、本実施例では、基板(1)の中央部(縦4mm、横4mm)には電極は設けなかった。
【0059】
上述のようにして準備した厚さ15μmの樹脂フィルム(1)を、基板(1)に対して、電極を覆うように、エム・シー・ケー社製のロールマウンタを用いて80℃の加熱下で貼り付けて接着膜(1)を形成した。次に、この接着膜(1)に対して、露光および現像を施して、電極が露出するように直径100μmの開口部(1)を形成した。上記現像には、2.38質量%のTMAH水溶液を用いた。
【0060】
続いて、基板(2)を、基板(1)の上記中央部の上にフェイスアップの状態で位置合わせを行い、1000gの荷重を加えながら、全体を240℃で30秒間の加熱を行った。その結果、接着膜(1)が接着剤として機能して基板(1)と基板(2)とが接着した。その後、基板(1)と基板(2)との電極相互間を金製ワイヤにて電気的に接続した。
【0061】
次に、上述のようにして準備した厚さ60μmの樹脂フィルム(2)を、接着膜(1)と基板(2)に対して、開口部(1)と基板(2)とを覆うように、上記ロールマウンタを用いて80℃の加熱下で貼り付けて接着膜(2)を形成した。その後、この接着膜(2)に対して、露光および現像を施して、開口部(1)に連通した直径100μmの開口部(2)を形成した。上記現像には、2.38質量%のTMAH水溶液を用いた。
【0062】
このようにして形成した開口部(2)に対して、上述のようにして調製した金属ペーストを、開口径100μm、厚さ20μmのメタルマスクを介してウレタンスキージを用いて充填し、240℃で40秒間の加熱を行った。この結果、開口部(2)に充填した金属ペーストが溶融し、その後の冷却により良好なバンプが形成された。
【0063】
その後、上述のようにして基板(1)に形成したバンプと、基板(3)の電極とをフェイスダウンの状態で位置合わせを行い、5000gの荷重を加えながら、全体を250℃で1分間の加熱を行った。その後、170℃で15分間の熱処理を行い、接着膜(1)、(2)を完全に硬化させることにより、基板(1)、基板(2)および基板(3)の相互間に良好な接合部が形成された半導体装置を得た。
【0064】
良好な接合部が形成されていることを確認するため、本実施例で作製した半導体装置の接続信頼性を試験した。先ず、上記半導体装置の試験前の抵抗を測定した。次に、−55℃〜125℃の間で昇温降温を繰り返す温度サイクル試験を2000サイクル行った後に同様にしてその半導体装置の抵抗を測定した。その結果、半導体装置の抵抗上昇は10%以下と良好であった。
【0065】
次に、本実施例で作製した別の半導体装置の試験前の抵抗を測定した。続いて、温度121℃、湿度85%の環境下に1000時間放置する耐久試験を行った後に同様にしてその半導体装置の抵抗を測定した。その結果、サイクル試験と同様に抵抗上昇は10%以下と良好であった。
【0066】
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
【0067】
(付記1) 複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板と、複数の第3の電極を備えた第3の基板とを含む半導体装置であって、
前記第1の基板と前記第3の基板とは、樹脂により接着されており、かつ前記第1の電極と前記第3の電極とは、対向して配置されているとともに第1の導体部を介して電気的に接続されており、
前記第2の基板は、前記第1の基板と前記第3の基板との間に配置されており、かつ前記第1の電極と前記第2の電極とは、第2の導体部を介して電気的に接続されていることを特徴とする半導体装置。
【0068】
(付記2) 前記第1の導体部および前記第2の導体部が、バンプにより形成されている付記1に記載の半導体装置。
【0069】
(付記3) 前記第1の導体部がバンプにより形成されており、前記第2の導体部がワイヤにより形成されている付記1に記載の半導体装置。
【0070】
(付記4) 複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、前記第1の電極と前記第2の電極とを電気的に接続し、
前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成し、
前記第2の開口部に、前記第1の電極に接するように導体部を形成し、
前記第1の基板と、複数の第3の電極を備えた第3の基板とを、前記導体部と前記第3の電極とが対向して接するように配置し、
前記第1の電極と前記第3の電極とが前記導体部を介して電気的に接続されるとともに前記第1の樹脂層と前記第2の樹脂層とが硬化するように、加熱処理を行うことを特徴とする半導体装置の製造方法。
【0071】
(付記5) 前記第1の樹脂層および前記第2の樹脂層から選ばれる少なくとも一つは、フィルム状に成形されている付記4に記載の半導体装置の製造方法。
【0072】
(付記6) 前記第1の開口部および前記第2の開口部は、フォトリソグラフィおよびレーザ加工から選ばれる少なくとも一つの方法で形成される付記4または5に記載の半導体装置の製造方法。
【0073】
(付記7) 前記第2の樹脂層の厚さは、前記第2の基板の厚さ以上である付記4〜6のいずれかに記載の半導体装置の製造方法。
【0074】
(付記8) 前記導体部は、金属バンプ、金属ペースト、金属ボールおよびめっきから選ばれる少なくとも一つにより形成される付記4〜7のいずれかに記載の半導体装置の製造方法。
【0075】
(付記9) 前記第1の基板と前記第2の基板とは、金属バンプおよびワイヤから選ばれるいずれか一つを用いて電気的に接続される付記4〜8のいずれかに記載の半導体装置の製造方法。
【0076】
(付記10) 前記第1の基板、前記第2の基板および前記第3の基板は、半導体チップ、ウエハおよび配線基板から選ばれる少なくとも一つである付記4〜9のいずれかに記載の半導体装置の製造方法。
【0077】
(付記11) 複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板と、前記第1の基板と前記第2の基板とを覆うように配置された樹脂層とを含む半導体装置前駆体であって、
前記第2の基板は、前記第1の基板の上に配置されており、かつ前記第1の電極と前記第2の電極とは、電気的に接続されており、
前記樹脂層は、複数の開口部を備え、
前記第1の電極は、前記開口部を通して露出していることを特徴とする半導体装置前駆体。
【0078】
(付記12) 複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、前記第1の電極と前記第2の電極とを電気的に接続し、
前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成することを特徴とする半導体装置前駆体の製造方法。
【0079】
(付記13) 前記第1の樹脂層および前記第2の樹脂層から選ばれる少なくとも一つは、フィルム状に成形されている付記12に記載の半導体装置前駆体の製造方法。
【0080】
(付記14) 前記第1の開口部および前記第2の開口部は、フォトリソグラフィおよびレーザ加工から選ばれる少なくとも一つの方法で形成される付記12または13に記載の半導体装置前駆体の製造方法。
【0081】
(付記15) 前記第2の樹脂層の厚さは、前記第2の基板の厚さ以上である請求項12〜14のいずれかに記載の半導体装置前駆体の製造方法。
【0082】
(付記16) 前記第1の基板、前記第2の基板および前記第3の基板は、半導体チップ、ウエハおよび配線基板から選ばれる少なくとも一つである付記12〜15のいずれかに記載の半導体装置前駆体の製造方法。
【0083】
【発明の効果】
以上説明したように本発明は、基板同士の接続が容易であり、薄型化が可能な接続信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施形態1に係る半導体装置の製造方法の一部の工程を示す断面図である。
【図2】本発明の実施形態1に係る半導体装置の製造方法の一部の工程を示す断面図である。
【図3】本発明の実施形態2に係る半導体装置の製造方法の一部の工程を示す断面図である。
【図4】本発明の実施形態2に係る半導体装置の製造方法の一部の工程を示す断面図である。
【図5】従来のチップオンチップ方式により接続した半導体装置の一例を示す断面図である。
【符号の説明】
10、30 半導体装置前駆体
11、31 第1の電極
12、32 第1の基板
13、33 第1の樹脂層
14、34 第1の開口部
15、35 第2の基板
16a、36a 第2の電極
16b バンプ
36b ワイヤ
17、37 第2の樹脂層
18、38 第2の開口部
19、39 金属ペースト
20、40 バンプ
21、41 第3の基板
22、42 第3の電極
23、43 半導体装置
51、52、53 半導体チップ
54 ワイヤ
55 バンプ
56 樹脂モールド

Claims (5)

  1. 複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板と、複数の第3の電極を備えた第3の基板とを含む半導体装置であって、
    前記第1の基板と前記第3の基板とは、樹脂により接着されており、かつ前記第1の電極と前記第3の電極とは、対向して配置されているとともに第1の導体部を介して電気的に接続されており、
    前記第2の基板は、前記第1の基板と前記第3の基板との間に配置されており、かつ前記第1の電極と前記第2の電極とは、第2の導体部を介して電気的に接続されていることを特徴とする半導体装置。
  2. 複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
    前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
    前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、前記第1の電極と前記第2の電極とを電気的に接続し、
    前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
    前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成し、
    前記第2の開口部に、前記第1の電極に接するように導体部を形成し、
    前記第1の基板と、複数の第3の電極を備えた第3の基板とを、前記導体部と前記第3の電極とが対向して接するように配置し、
    前記第1の電極と前記第3の電極とが前記導体部を介して電気的に接続されるとともに前記第1の樹脂層と前記第2の樹脂層とが硬化するように、加熱処理を行うことを特徴とする半導体装置の製造方法。
  3. 前記第2の樹脂層の厚さは、前記第2の基板の厚さ以上である請求項2に記載の半導体装置の製造方法。
  4. 複数の第1の電極を備えた第1の基板と、複数の第2の電極を備えた第2の基板と、前記第1の基板と前記第2の基板とを覆うように配置された樹脂層とを含む半導体装置前駆体であって、
    前記第2の基板は、前記第1の基板の上に配置されており、かつ前記第1の電極と前記第2の電極とは、電気的に接続されており、
    前記樹脂層は、複数の開口部を備え、
    前記第1の電極は、前記開口部を通して露出していることを特徴とする半導体装置前駆体。
  5. 複数の第1の電極を備えた第1の基板の上に、前記第1の電極を覆う第1の樹脂層を形成し、
    前記第1の樹脂層に、前記第1の電極が露出するように第1の開口部を形成し、
    前記第1の樹脂層の上に、複数の第2の電極を備えた第2の基板を配置して、前記第1の電極と前記第2の電極とを電気的に接続し、
    前記第1の樹脂層と前記第2の基板との上に、前記第1の開口部と前記第2の基板とを覆う第2の樹脂層を形成し、
    前記第2の樹脂層に、前記第1の開口部に連通する第2の開口部を形成することを特徴とする半導体装置前駆体の製造方法。
JP2003135734A 2003-05-14 2003-05-14 半導体装置とその製造方法、および半導体装置前駆体とその製造方法 Expired - Fee Related JP3968051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003135734A JP3968051B2 (ja) 2003-05-14 2003-05-14 半導体装置とその製造方法、および半導体装置前駆体とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003135734A JP3968051B2 (ja) 2003-05-14 2003-05-14 半導体装置とその製造方法、および半導体装置前駆体とその製造方法

Publications (2)

Publication Number Publication Date
JP2004342738A true JP2004342738A (ja) 2004-12-02
JP3968051B2 JP3968051B2 (ja) 2007-08-29

Family

ID=33525902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003135734A Expired - Fee Related JP3968051B2 (ja) 2003-05-14 2003-05-14 半導体装置とその製造方法、および半導体装置前駆体とその製造方法

Country Status (1)

Country Link
JP (1) JP3968051B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218576A (ja) * 2008-01-22 2009-09-24 Sychip Inc Mcmパッケージ
JP2011192852A (ja) * 2010-03-16 2011-09-29 Casio Computer Co Ltd 半導体装置の製造方法及び半導体装置の実装方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040915A1 (fr) * 1997-03-10 1998-09-17 Seiko Epson Corporation Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
JPH11177020A (ja) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
JP2001168265A (ja) * 1999-12-10 2001-06-22 Nec Corp 電子デバイス集合体と電子デバイスの接続方法
JP2001185675A (ja) * 1999-12-22 2001-07-06 Kyocera Corp 半導体装置
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
WO2001073843A1 (fr) * 2000-03-29 2001-10-04 Rohm Co., Ltd. Dispositif semi-conducteur
JP2002170918A (ja) * 2000-12-01 2002-06-14 Nec Corp 半導体装置及びその製造方法
JP2002343904A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2003046026A (ja) * 2001-07-26 2003-02-14 Taiyo Yuden Co Ltd 半導体装置及びその製造方法
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040915A1 (fr) * 1997-03-10 1998-09-17 Seiko Epson Corporation Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
JPH11177020A (ja) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
JP2001168265A (ja) * 1999-12-10 2001-06-22 Nec Corp 電子デバイス集合体と電子デバイスの接続方法
JP2001185675A (ja) * 1999-12-22 2001-07-06 Kyocera Corp 半導体装置
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
WO2001073843A1 (fr) * 2000-03-29 2001-10-04 Rohm Co., Ltd. Dispositif semi-conducteur
JP2002170918A (ja) * 2000-12-01 2002-06-14 Nec Corp 半導体装置及びその製造方法
JP2002343904A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2003046026A (ja) * 2001-07-26 2003-02-14 Taiyo Yuden Co Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218576A (ja) * 2008-01-22 2009-09-24 Sychip Inc Mcmパッケージ
JP2011192852A (ja) * 2010-03-16 2011-09-29 Casio Computer Co Ltd 半導体装置の製造方法及び半導体装置の実装方法

Also Published As

Publication number Publication date
JP3968051B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
JP3866591B2 (ja) 電極間接続構造体の形成方法および電極間接続構造体
JP2006049482A (ja) 半導体装置製造方法およびウエハ加工用テープ
JP6094884B2 (ja) 半導体装置の製造方法とそれに使用される半導体封止用アクリル樹脂組成物
US10734350B2 (en) Method for manufacturing semiconductor device
JP2013216804A (ja) 感光性樹脂組成物、フィルム状樹脂、樹脂シート、樹脂パターン、樹脂層付半導体ウェハ、樹脂層付透明基板、半導体装置及び半導体装置の製造方法
JP2017220519A (ja) 半導体装置の製造方法
JP2017045891A (ja) 半導体装置及びそれを製造する方法
JPWO2019163861A1 (ja) 封止用樹脂組成物、積層シート、硬化物、半導体装置及び半導体装置の製造方法
JP2019137866A (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
TWI827512B (zh) 半導體用膜狀接著劑、半導體裝置的製造方法及半導體裝置
JP2004063770A (ja) 電極間接続構造体の形成方法
JP6094885B2 (ja) 半導体装置の製造方法とそれに使用される半導体封止用アクリル樹脂組成物
JP4702271B2 (ja) 導電性バンプの形成方法
JP6767698B2 (ja) 封止用アクリル樹脂組成物、半導体装置及び半導体装置の製造方法
JP6796788B2 (ja) 封止用アクリル樹脂組成物、半導体装置及び半導体装置の製造方法
JPWO2004070826A1 (ja) 電極間接続構造体の形成方法および電極間接続構造体
JP3929922B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
JP2017122193A (ja) 半導体用接着剤及び半導体装置の製造方法
JP3968051B2 (ja) 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
JP6857837B2 (ja) 封止用熱硬化性樹脂組成物、半導体装置の製造方法及び半導体装置
JP2008141114A (ja) スタックトチップ用半導体チップの製造方法及びスタックトチップの製造方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP4899095B2 (ja) 半導体装置の製造方法及び該方法に用いられる接着剤
JP2021093412A (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees