JP2009218576A - Ｍｃｍパッケージ - Google Patents

Ｍｃｍパッケージ Download PDF

Info

Publication number
JP2009218576A
JP2009218576A JP2009011873A JP2009011873A JP2009218576A JP 2009218576 A JP2009218576 A JP 2009218576A JP 2009011873 A JP2009011873 A JP 2009011873A JP 2009011873 A JP2009011873 A JP 2009011873A JP 2009218576 A JP2009218576 A JP 2009218576A
Authority
JP
Japan
Prior art keywords
ipd
chip
substrate
array
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009011873A
Other languages
English (en)
Inventor
Yinon Degani
デガニ イーノン
Yu Fan
ファン ユ
Charley Chunlei Gao
チュンレイ ガオ チャーリー
Kunquan Sun
サン クンクヮン
Linguo Sun
サン リゴ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sychip Inc
Original Assignee
Sychip Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sychip Inc filed Critical Sychip Inc
Publication of JP2009218576A publication Critical patent/JP2009218576A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Abstract

【課題】熱管理を改良したＲＦ／ＩＰＤパッケージで構成されたＭＣＭパッケージを提供する。
【解決手段】ＩＰＤ基板２４は、ＩＰＤ基板２４とシステム基板２１との間のスタンドオフに取り付けられる薄肉のＲＦチップ２６を用いてシステム基板２１に取り付けられる。ＲＦ相互接続は、ＲＦチップ２６の頂部とＩＰＤ基板２４の底部との間で行われる。放熱は、ＲＦチップ２６上のヒートシンク層をシステム基板上のヒートシンク層に接続することによって行われる。また、ヒートシンクは、接地平面接続部として役立つこともできる。集積装置の他のタイプの組合せをこのアプローチを用いて製作することができる。
【選択図】図２

Description

本発明は、マルチチップモジュール（ＭＣＭ）集積回路パッケージに関し、より詳細には、熱管理を改良した集積受動素子（ＩＰＤ）パッケージに関する。
ＭＣＭパッケージのサイズを小さくする産業界の取り組みは、引き続き進歩をもたらしている。リソグラフィ設計ルールをさらに見事に縮小して、ＩＣチップ面積の縮小が劇的に減らされている。ＭＣＭパッケージの厚さを減少する際の矛盾のない成果は、これまで達成することが一層困難であった。
一般に、ＩＰＤパッケージングは特別なケースを示す。ＩＰＤ／ＲＦパッケージング技術におけるサイズの縮小は、ＩＣＭＣＭパッケージングに一歩遅れをとっている。このことは、一部分は、ＩＰＤ基板の本質的により大きなサイズに起因するものである。また、ＩＰＤパッケージングは、ＲＦサブアセンブリおよびＩＰＤサブアセンブリ内のアナログ・コンポーネントの存在、ならびに漂遊電磁効果を明らかにする必要性によっても影響される。したがって、トランジスタＩＣＭＣＭパッケージで通常行われるように他の回路要素と共に各ＩＰＤを集積することは、制約されている。
ＲＦチップを含むＭＣＭ集積回路パッケージは、例えば、米国特許第５８６９８９４号において説明されている。そこで説明されるＭＣＭ形状構成は、ＭＣＭパッケージの厚さに関する制限についての１つの態様を明らかにしている。ＲＦチップは、例えばロジックチップのメモリなどの比較的より大きなＩＣ親チップと基板との間のスタンドオフに配置される。ＲＦチップは上記親チップに接続され、この対が基板にフリップチップ接続される。この配置により、ＲＦチップの接地平面が基板上の接地平面に都合のよいことに直接相互接続できるようになる。必要とされるスタンドオフを形成するために中間相互接続基板が使用される。
米国特許第５８６９８９４号
しかし、このパッケージ全体は、現行規格のせいで依然として比較的大きい。パッケージの厚さのさらなる減少が望ましいであろう。
積層型ＭＣＭに積み重ねられているＲＦチップが例えばＲＦ電力増幅器である場合には特別な問題に遭遇する。これらのチップは大量の熱を発生し、制限された空間内にそれらを挿入すると、熱管理という問題を提起する。
著しく厚さを減少し、熱管理を改良した、改良されたＲＦ／ＩＰＤパッケージが開発されている。改良されたパッケージの実施形態は、一般に、次のように説明される。ＩＰＤ基板が、システム基板に取り付けられる。非常に薄肉のＲＦチップが、ＩＰＤ基板とシステム基板との間のスタンドオフに取り付けられる。ＲＦ相互接続は、ＲＦチップの頂部とＩＰＤ基板の底部との間で行われる。非常に薄肉のＲＦチップは、熱放散を得るために従来とは異なる手段を必要とする。本発明によれば、ヒートシンクが、ＲＦチップとシステム基板との間に設けられる。また、ヒートシンクは、接地平面接続部として役立つこともできる。ＩＰＤに特別に取り付けられる非常に薄肉のＲＦチップの組合せは、本発明によるサブアセンブリを表す。好ましい実施形態では、このサブアセンブリはＲＦ／ＩＰＤ組合せである。しかし、ＲＦ／ＩＣ組合せ、ＩＣ／ＩＰＤ組合せ、またはＩＣ／ＩＣ組合せを、これらの教示に従って作り出してもよい。
従来配置の積層型ＭＣＭの概略説明図である。 図１のものと似ている図であるが、本発明の技術的進歩を示す図である。 本発明の１つの態様によるサブアセンブリの製作について代表的なステップを概略的に示す図である。 本発明の１つの態様によるサブアセンブリの製作について代表的なステップを概略的に示す図である。 本発明の１つの態様によるサブアセンブリの製作について代表的なステップを概略的に示す図である。 本発明の１つの態様によるサブアセンブリの製作について代表的なステップを概略的に示す図である。 本発明の１つの態様によるサブアセンブリの製作について代表的なステップを概略的に示す図である。 本発明の１つの態様によるサブアセンブリの製作について代表的なステップを概略的に示す図である。 本発明の１つの態様によるサブアセンブリの製作について代表的なステップを概略的に示す図である。 システム基板を準備し、図９のサブアセンブリを用いて完成したＲＦ／ＩＰＤパッケージを組み立てるためのステップを示す図である。 システム基板を準備し、図９のサブアセンブリを用いて完成したＲＦ／ＩＰＤパッケージを組み立てるためのステップを示す図である。 システム基板を準備し、図９のサブアセンブリを用いて完成したＲＦ／ＩＰＤパッケージを組み立てるためのステップを示す図である。 システム基板を準備し、図９のサブアセンブリを用いて完成したＲＦ／ＩＰＤパッケージを組み立てるためのステップを示す図である。
図１を参照して、基板１１を有する従来の積層型ＭＣＭが示され、中間相互接続基板（ＩＩＳ）１２は半田バンプ１３を用いて基板に接続される。第１のＭＣＭＩＣチップ１４が、ＩＩＳの頂部に取り付けられ、半田バンプ１５を用いて装着される。第１のＭＣＭＩＣチップ１４と基板１１との間の空間を占める第２のＭＣＭＩＣチップ１６が示される。ＩＣチップの底部と基板１１との間の空間は、スタンドオフ空間と呼ばれ、図では高さｓを有する。
スタンドオフ空間の高さは重要である。この空間にＩＣチップを収容するために十分な高さが必要とされる。図１の配置では、スタンドオフ空間はＩＩＳ１２によって作り出される。ＩＣコンポーネントがスタンドオフ空間に取り付けられる代表的な積層型ＭＣＭパッケージは、スタンドオフを作り出すために１つまたは複数のＩＩＳ要素を有することになる。
装置の寸法が減少すると、スタンドオフ空間が縮小される。このことは、パッケージのための適切なスタンドオフを提供するという１つまたは複数のＩＩＳ要素の役割をさらにより必須にし、このパッケージは、追加のＩＣ要素を取り付けるためにスタンドオフ空間を利用している。
図２は、本発明の好ましい実施形態によるＲＦ／ＩＰＤパッケージを示す。初めに提起したように、好ましい実施形態は、ＲＦ／ＩＰＤ組合せを含み、その組合せは、ＩＰＤ／ＩＣおよびＩＣ／ＩＣについてのより広いカテゴリの例として使用されるであろう。このような関係において、用語「集積装置」は、ＩＣ装置とＩＰＤ装置の両方を包含するように使用される。
半田バンプ２３を用いてシステム基板２１に直接取り付けられるＩＰＤ装置２４が示されている。ＩＰＤ装置の基板は、積層体、セラミック、珪素、または他の適切な材料であってもよい。基板２１は、例えば単一またはマルチレベルのプリント配線板などの、単一またはマルチレベルの相互接続基板であってもよい。基板がシステムボードであってもよく、かつ、いくつかのＩＰＤ装置およびＩＣ装置を収容するように上記ＩＰＤ装置よりもかなり大きくてもよいことを例示するために、基板の破断部分が図では示されている。
ＲＦＩＣチップ２６は、半田バンプ２７を用いてＩＰＤ装置２４に取り付けられる。図面の形は、ある尺度で描くことになっておらず、図２の配置でのスタンドオフ空間は、小さく、従来の配置に追加のチップを収容するにはあまりにも小さいことを理解されたい。このことは、主としてＩＩＳの省略に起因するものである。スタンドオフ空間にＩＣチップを嵌めるために、ＩＣチップ２６は非常に薄肉である。しかし、それは、図１に示す方法でスタンドオフに依然として嵌らず、図１では、スタンドオフ空間Ｓは、ＲＦＩＣチップ１６と基板１１との間で隙間を形成する。ＲＦチップ２６と基板との間で隙間を形成する代わりに、ＩＣチップは、半田取付け２８を介して基板に取り付けられる。この実施形態では、ＩＣチップ２６は、例えば電力増幅器のようなＲＦパワーチップであり、このＲＦパワーチップは、電磁ノイズおよび電磁熱の両方の著しい量を発生する。示される配置では、半田取付け２８は、ＲＦＩＣチップ２６のヒートシンクとして機能する。また、これは、基板の接地平面にＲＦチップを接続する。
ここで説明されたもののようなフリップチップ配置では、主にパッケージの物理的一体性を増進するために、チップとシステム基板との間の隙間にエポキシアンダーフィルを充満することが普通である。しかし、図２に示す配置では、ヒートシンク２８は、アンダーフィル機能の等価物となり、追加のアンダーフィルを必要としないことがある。しかし、多くの場合、追加のアンダーフィルは、全体の構造的一体性を得るために望ましいかもしれない。
ＩＰＤ基板とシステム基板との間の直接相互接続のための空間を設けるために、ＩＰＤ基板はＲＦＩＣチップよりも著しく大きくすべきであることが上記から明白である。
図３〜図６は、図２のものと似ている積層型ＲＦ／ＩＰＤパッケージのための製造シーケンスを示す。このシーケンス（好ましい実施形態）では、フリップチップ組立技術が使用される。積層型ＲＦチップ／ＩＰＤサブアセンブリ、および基板が別々に準備され、次いで、積層型ＲＦ／ＩＰＤサブアセンブリが、基板にフリップチップ接続される。他の適切なオプションを使用してもよい。図３は、半田取付け３２を用いてＩＰＤ装置の表面に取り付けられるＲＦパワーチップ３１を有するＩＰＤ装置３３を示す。コンポーネント３１およびコンポーネント３３の両方には、通常、ボンド・パッドおよびアンダー・バンプ・メタライゼーションが設けられる。アンダー・バンプ・メタライゼーション（ＵＢＭ）は、よく知られている。これは、半田相互接続を得るために頑丈な、湿潤可能な、腐食がないインターフェースを提供する。この説明を簡単にするために、ボンド・パッドおよびＵＢＭは示されていない。しかし、本明細書において説明した半田取付けには、信頼性のある半田取付けを得るために必要な従来の手段が設けられることを理解されたい。
ヒートシンク層３４は、図示のようにＲＦチップの裏面に塗布される。適切な場合には、ヒートシンク層はまた、フリップチップボンディングを得るためのメタライゼーション層として役立つ場合もある。当業者には明らかなように、ヒートシンク・メタライゼーションは、半導体に直接施されるべきであり、成長しまたは堆積している任意の酸化物、あるいは処理中に形成される自然酸化物は、ヒートシンク層を塗布する前に取り除かれるべきである。しかし、チップがＲＦチップでない場合、またはヒートシンク・メタライゼーションが接地平面コンタクトとして必要とされない場合には他の配置が適切であるかもしれない。例えば、いくつかの場合には、チップの最上層。ウェハステージにおいてチップにヒートシンク層を塗布することが好ましく、このヒートシンク層は、ウェハ製造シーケンスの任意の好都合な時点で塗布することができる。ヒートシンク層に使用される材料は、例えば、Ａｕ、Ａｕ−Ｓｎ、Ｃｒ／ＣｒＣｕ／Ｃｕ、ＴｉＰｄＡｕ、Ａｌ、Ａｇ−Ｓｎ、Ａｇ−Ｓｎ−Ｃｕ等のような任意の適切な熱伝導性材料であることができる。ＴｉＰｄＡｕなどの優れた半田濡れ性の金属は、基板のヒートシンク層に直接半田付けすることを容易にするので好ましい場合がある。
ＩＰＤ基板の代表的な厚さ（高さ）は、１００〜３５０ミクロンであり、２５０ミクロンよりも小さく、あるいはさらに２００ミクロンよりも小さいことが好ましい。ＲＦパワーチップ３１は、通常、５０〜３００ミクロンの厚さであり、１００ミクロンよりも小さいことが好ましく、７５ミクロンよりも小さいことが最適である。１００ミクロンよりも小さい厚さを有するＩＣチップは、最先端技術、多くの場合薄ＩＣチップ化技術を用いて製造することができる。
図４は、基板上のボンド・パッド（図示せず）への半田バンプ４３の使用を示している。この半田は、例えばＡｕ−ＳｎまたはＡｇ−Ｓｎなどの鉛フリー合金であることが好ましい。これは、熱伝導性および高導電性の両方を得るために選択されるものである。金合金、銀合金、および銅合金が好ましい。半田バンプ４３は、接合体という包括的な用語によって説明することができ、この接合体のサイズが、主として、ＩＰＤ基板の底面とシステム基板の上面との間のスタンドオフを決定する。上記で述べたように、接合体は、ボンド・パッドおよびＵＢＭの上に形成される。スタンドオフを増加するために、接合体の下のボンド・パッドおよび／またはＵＢＭの厚さを増すことができる。伝導性スペーサを、同じ目的のために加えることができる。
接合体は、さまざまな構築物と見なすことができる。半田は、上記で述べられている。金属ポストまたは柱を使用することができ、これらは、適切な方法で形成することができる。もう一つの別法が、図５Ａおよび図５Ｂに示されている。図５Ａでは、金ワイヤボンドが、ＩＰＤ表面に取り付けられる。ＩＰＤ表面は、通常、一連のボンド・パッド（図示せず）を担持することになる。代表的なワイヤボンドでは、金ワイヤの端部はアーク溶接によって１つの表面に取り付けられる。これが、金バンプ４６の形成物になる。残存する金ワイヤは、４７で示され、金バンプ４６から突出している。他の端部は、通常、もう一つのボンド・パッドに取り付けられる。しかし、このワイヤは、切断することができ、金バンプ４６を後に残す。この方法で製造される金バンプは、システムボードにＲＦ／ＩＰＤサブアセンブリを取り付けるために使用することができる。取付け方法は、熱圧着接合であってもよく、または金合金半田を使用してもよい。
上記に示したように、各種の選択が、結合体の材料および構造体について存在する。特に有用なステップ・シーケンスが、図６〜図９により表されている。このシーケンスの全体としての目的は、ＲＦチップおよびＩＰＤの頑丈なサブアセンブリを製造することである。そのサブアセンブリは、システムインテグレータのユニット・コンポーネントとして製造し、販売することができる。
図６は、接合体４３がない場合の図４の構造体を示している。この構造体は、ポリマー層６１で被覆される。この層は、仕上げサブアセンブリのアンダーフィルとして役立つことができる。層６１の厚さは、ヒートシンク層３４の表面が露出したままでいるように選択されることが好ましい。層６１の材料は、任意の適切なプレポリマー材料であることができる。これは、感光性ポリアクリレートまたは感光性ポリアミドなどの光画定可能なポリマーであってもよい。これは、さまざまなフォトレジストのうちの１つであってもよい。次いで、層６１は、図７に示される構造体を製造するために光画定によってパターン化することができる。図７では、接合体のサイトは６３で示される。あるいはポリマー層６１が光画定されない場合、開口６３は、レーザ穿孔によって、フォトレジストおよびエッチングによって、あるいは任意の適切な方法によって形成することができる。図８は、半田ペースト６５で満たされた接合体のための開口を示す。図９は、リフロー後の接合体６６を示す。
図４〜図９は、好ましい実施形態を示し、基板２１にＩＰＤ装置２４（図２）を取り付ける半田手段が、ＩＰＤサブアセンブリ上に形成される。さまざまな取付けのアプローチをこの取付けを得るために使用することができる。半田バンプを基板上に設けてもよい。または、半田を、基板およびＩＰＤサブアセンブリの両方に塗布してもよい。好ましいアプローチは、上記に説明したものであり、半田バンプは、ＩＰＤサブアセンブリ上に設けられ、最終組立体に備えて基板に対して半田ペーストの塗布と組み合わされる。後者は図１０〜１３に示される。
図１０は、フリップチップボンディングの前の基板を示す。導電性ランナ６７および導電性ランナ６８が、ＩＰＤのための相互接続を形成する。パッド６９は、基板１１上のヒートシンク層を表す。ヒートシンク層はまた、例えばシステムボードの共通接地のための接地平面接続部のような、電気回路装置の一部として機能することもできる。ボンド・パッド６７およびボンド・パッド６８と同じレベルにヒートシンク層６９を配置することが好ましいが、他の配置も有効な場合がある。これらの要素を同じレベルに配置することは、示されたフリップチップ実装配置を容易にし、ＲＦチップ上のヒートシンク層とシステム基板上のヒートシンク層との間の接合が行われ、同時にＩＰＤ基板がシステムボードに電気的に接続される。
ヒートシンク層６９は、有効なヒートシンクを与えるために示されるように、ＲＦチップのフットプリントとほぼ同一の広がりをもつことが好ましい。ヒートシンク層が接地平面相互接続部として役立つ場合に、これは、面ランナ（ｓｕｒｆａｃｅ ｒｕｎｎｅｒ）を介して他の回路装置と接続することができ、またはマルチレベルの相互接続基板のより低いレベルにおいて層間プラグを通して接地平面まで接続することができる。
システム基板へＲＦ／ＩＰＤサブアセンブリを組み立てる場合の、システム基板の準備を示す１つの実施形態が、図１１および図１２に示されている。図１１は、ＩＰＤ相互接続サイト７３およびヒートシンク取付けサイト７４を除いて、システム基板の例示した部分の表面を覆っている半田マスク層７１を示す。図１２は、ＩＰＤ相互接続サイト７５、およびヒートシンク取付けサイト７７を含む基板の表面に塗布される半田ペースト７５を示す。このステージにおいて、図９のＲＦ／ＩＰＤサブアセンブリは、図１２のシステム基板、および取付けを行うためにリフローされた半田の上にフリップチップ配置することができる。
結果として得られる組立体を図１３に示している。図１３は、システム基板１１にフリップチップ接続された積層型ＲＦ／ＩＰＤサブアセンブリを示す。ＲＦチップ３１のヒートシンク層３４は、放熱のために基板１１上のヒートシンク層６９に接合される。図１３に示される組立体は、前もって製作されたアンダーフィルの利点を有するが、必要とすれば追加のアンダーフィルを設けてもよい。
フリップチップ接続に使用される技術、および接合部の構成は、多くのオプションの例として上記で説明される。あるいは、接合部は、大きな半田バンプまたはボールの簡単な配列を含むことができる。また、導電性エポキシ等は、接合部の１つまたは複数と交替させることもできる。接合部自体が、本明細書において接合体と呼ばれることがあり、ここで説明した実施形態では、接合体は、ＲＦＩＣチップ（ＲＦＩＣチップ上のヒートシンク層を含む）の厚さにほぼ等しい厚さを有する。
各図は、フリップチップの製造シーケンスを示し、ここに半田は、ＲＦ／ＩＰＤチップ組立体に塗布され、ＲＦ／ＩＰＤチップ組立体は、ＲＦ／ＩＰＤチップ組立体上の半田をリフローすることによってシステム基板に取り付けられる。あるいは、半田は、システム基板上の選択されたサイトにまず塗布されることができ、ＲＦ／ＩＰＤチップ組立体は、システム基板上の半田をリフローすることによってシステム基板に取り付けられる。
まさに述べたように、他の組立て方法を使用してもよい。例えば、ＲＦチップは最終組立体において基板に取り付けられるので、これは、図３に示されるようにＩＰＤ装置に初めに半田付けされるのではなくて、初めに基板に取り付けることができる。しかし、上記で詳細に説明したステップ・シーケンスは、本発明の好ましい実施形態である。示したように、これは、それ自身現実性のある製品である中間生成物になる。この組立てシーケンスの１つの利点は、ＲＦチップおよびＩＰＤの組み立てられた組合せをシステム基板に取り付ける前に完全に試験できることである。このことは、ＲＦチップがシステム基板にまず第１に取り付けられるシーケンスの場合の事例ではない。
本発明を実施するために、ＩＰＤ装置がシステム基板に接続される場合にＲＦチップおよび接合層の寸法（特に厚さ）は、ＲＦチップのヒートシンク層の表面がシステムボードのヒートシンク層とほとんど接触しているようなものであるべきなのは明らかである。したがって、この結果を実現するために、半田取付け（図４での４３）の高さは、ＲＦチップの厚さ、およびヒートシンク層３４の厚さの和とほぼ同じであるべきである。
また、本発明、特にＲＦチップがＩＰＤ装置に相互接続される形状構成、を画定する目的のために、ＲＦチップは、ＩＣが製作される回路側面、および本発明によりヒートシンク層を有するヒートシンク側面を有する。ＲＦチップがＩＰＤ装置にフリップチップ接続されると、この回路側面は、ＩＰＤ装置に接続され、ヒートシンク層の表面は、露出される。また、ＩＰＤ装置は、システム基板に「さかさまに」接続され、その結果、ＩＰＤ装置がシステム基板に取り付けられると、ＲＦチップの露出されたヒートシンク層表面はシステム基板のヒートシンク層に接して、それらの間で直接接続することができる。
説明された好ましい実施形態では、スタンドオフ空間に取り付けられるＩＣ装置はＲＦパワーＩＣチップであり、ＲＦチップが取り付けられる基板はＩＰＤ基板である。あるいは、大きな基板は、例えば、半導体メモリまたはロジックチップなどの半導体ＩＣチップであってもよい。他のＩＣチップ、特にＩＣパワーチップを有するこれらのＩＣチップの組合せは、潜在的に魅力的である。初めに述べたようにこれらのオプションのすべては、大きな基板が集積装置の基板であり、スタンドオフに取り付けられるより小さな装置がＩＣチップであるシステムに包含されることが意図される。
本発明のさまざまな追加の改変が、当業者には考えられるであろう。その原理に基本的に頼る本明細書の中の特定の教示からの逸脱、および当業界が進歩させているその均等物は、説明され、クレームに記載されるように本発明の範囲の範囲内で適切に考慮される。

Claims (25)

  1. システム基板と集積装置基板とＩＣチップを有する電子パッケージであって、
    （ａ）システム基板は、システム基板相互接続サイトの配列とヒートシンク層を備え、
    （ｂ）集積装置基板は、（１）ＩＣチップに相互接続できるように形成した集積装置相互接続サイトの第１の配列と（２）集積装置基板の集積装置相互接続サイトの第１の配列と同じ側面上にあって、システム基板相互接続サイトと相互接続できるように形成した相互接続サイトの第２の配列とを備え、
    （ｃ）ＩＣチップは、ＩＣ回路側面とヒートシンク側面を備え、ＩＣ回路側面上にＩＣチップ相互接続サイトの配列、およびヒートシンク側面上にヒートシンク層を有し、ＩＣチップ相互接続サイトの配列が集積装置相互接続サイトの第１の配列に接続された状態で、ＩＣチップは集積装置基板にフリップチップ接続され、
    相互接続サイトの第２の配列がシステム基板相互接続サイトに接続され、ＩＣチップ上のヒートシンク層とシステム基板上のヒートシンク層が互いに接続された状態で、集積装置基板がシステム基板に直接に取り付けられることを特徴とする電子パッケージ。
  2. 集積装置がＩＰＤ基板を備え、ＩＣチップがＲＦＩＣチップである請求項１に記載の電子パッケージ。
  3. ＩＰＤ相互接続サイトの第２の配列が、厚さｔ１の半田体を用いてシステム基板相互接続サイトに接続される請求項２に記載の電子パッケージ。
  4. ＲＦＩＣチップが厚さｔ２を有し、ｔ２がｔ１とほぼ等しい請求項３に記載の電子パッケージ。
  5. ＲＦＩＣチップの前記厚さが３００ミクロンよりも小さい請求項２に記載の電子パッケージ。
  6. ＲＦＩＣチップの厚さが１００ミクロンよりも小さい請求項２に記載の電子パッケージ。
  7. ＩＰＤ基板の厚さが３５０ミクロンよりも小さい請求項２に記載の電子パッケージ。
  8. ＩＰＤ基板の厚さが２５０ミクロンよりも小さい請求項２に記載の電子パッケージ。
  9. ＩＰＤ基板が、金ボール、鉛フリー半田、および導電性エポキシから成るグループから選択される接合体を用いてシステム基板に直接取り付けられる請求項２に記載の電子パッケージ。
  10. 前記接合体が金合金および銀合金から成るグループから選択される鉛フリー半田である請求項９に記載の電子パッケージ。
  11. 集積装置基板にＩＣチップをフリップチップ接続する工程と、
    システム基板に集積装置基板を接続する工程と、
    ＩＣチップとシステム基板との間にヒートシンクを形成する工程とを含む電子パッケージ製作方法。
  12. 集積装置がＩＰＤ基板を備え、ＩＣチップがＲＦＩＣチップである請求項１１に記載の方法。
  13. ＩＰＤ基板が、金ボール、鉛フリー半田、および導電性エポキシから成るグループから選択される接合体を用いてシステム基板に接続され、前記接合体が厚さｔ１を有する請求項１２に記載の方法。
  14. ＲＦＩＣチップが厚さｔ２を有し、ｔ１およびｔ２がほぼ等しい請求項１２に記載の方法。
  15. ＩＰＤ基板が第１の側面を有し、ＲＦＩＣチップは第１の側面に接続され、ＩＰＤ基板が、第１の側面に配置される半田体を用いてシステム基板に接続される請求項１２に記載の方法。
  16. ＲＦＩＣチップ上に第１のヒートシンク層を形成する工程と、システム基板上に第２のヒートシンク層を形成する工程と、第１のヒートシンク層および第２のヒートシンク層を互いに接続する工程とを含む請求項１２に記載の方法。
  17. 第１のヒートシンク層が、半田を用いて第２のヒートシンク層に接続される請求項１６に記載の方法。
  18. 前記接合体が鉛フリー半田であり、鉛フリー半田が金合金または銀合金を含む請求項１３に記載の方法。
  19. ＲＦＩＣチップの厚さが１００ミクロンよりも小さい請求項１２に記載の方法。
  20. （ａ）システム基板相互接続サイトの配列とヒートシンク層を有するシステム基板を形成する工程と、
    （ｂ）（１）ＲＦチップに相互接続できるように形成したＩＰＤ相互接続サイトの第１の配列と（２）ＩＰＤ基板の基板相互接続サイトの第１の配列と同じ側面上にあって、システム基板相互接続サイトと相互接続できるように形成したＩＰＤ相互接続サイトの第２の配列とを備える集積受動素子（ＩＰＤ）基板を形成する工程と、
    （ｃ）ＲＦ回路側面とヒートシンク側面を備え、ＦＲ回路側面上にＲＦチップ相互接続サイトの配列、およびヒートシンク側面上にヒートシンク層を有するＲＦチップをＩＰＤ基板に接続する工程であって、ＲＦチップ相互接続サイトの配列がＩＰＤ相互接続サイトの第１の配列に接続された状態で、ＲＦチップをＩＰＤ基板にフリップチップ接続する工程と、
    （ｄ）ＩＰＤ基板上のＩＰＤ相互接続サイトの第２の配列がシステム基板相互接続サイトの配列に接続された状態で、ＩＰＤ基板をシステム基板に直接に取り付ける工程と、
    （ｅ）ＲＦチップ上のヒートシンク層とシステム基板上のヒートシンク層を互いに接続する工程とを含む、ＲＦ／ＩＰＤパッケージの製作する方法。
  21. ＩＰＤ基板とＲＦチップとを有するＲＦ／ＩＰＤパッケージ・サブアセンブリであって、
    （ａ）ＩＰＤ基板は、（１）ＲＦチップに相互接続できるように形成したＩＰＤ相互接続サイトの第１の配列、（２）ＩＰＤ基板の基板相互接続サイトの第１の配列と同じ側面上にあって、システム基板と相互接続できるように形成したＩＰＤ相互接続サイトの第２の配列、（３）ＩＰＤ相互接続サイトの第２の配列に取り付けられ、厚さｔ１を有する接合体の配列を備え、
    （ｂ）ＲＦチップは、ｔ１とほぼ等しい厚さｔ２を有し、ＲＦ回路側面とヒートシンク側面を備え、ＲＦ回路側面上にＲＦチップ相互接続サイトの配列、およびヒートシンク側面上にヒートシンク層を有し、ＲＦチップ相互接続サイトの配列がＩＰＤ相互接続サイトの第１の配列に接続された状態で、ＲＦチップはＩＰＤ基板にフリップチップ接続されることを特徴とするＲＦ／ＩＰＤパッケージ・サブアセンブリ。
  22. 前記接合体が、金ボール、鉛フリー半田、および導電性エポキシから成るグループから選択される請求項２１に記載のＲＦ／ＩＰＤパッケージ・サブアセンブリ。
  23. 前記接合体が、金合金および銀合金から成るグループから選択される鉛フリー半田である請求項２２に記載のＲＦ／ＩＰＤパッケージ・サブアセンブリ。
  24. ＲＦ／ＩＰＤパッケージ・サブアセンブリの製作方法であって、
    （ａ）（１）ＲＦチップに相互接続できるように形成したＩＰＤ相互接続サイトの第１の配列、（２）ＩＰＤ基板の基板相互接続サイトの第１の配列と同じ側面上にあって、システム基板と相互接続できるように形成したＩＰＤ相互接続サイトの第２の配列、（３）ＩＰＤ相互接続サイトの第２の配列に取り付けられ、厚さｔ１を有する接合体の配列を備えるＩＰＤ基板を形成する工程と、
    （ｂ）ｔ１とほぼ等しい厚さｔ２を有し、ＲＦ回路側面とヒートシンク側面を備え、ＲＦ回路側面上にＲＦチップ相互接続サイトの配列、およびヒートシンク側面上にヒートシンク層を有るＲＦチップを、ＲＦチップ相互接続サイトの配列がＩＰＤ相互接続サイトの第１の配列に接続された状態で、ＩＰＤ基板にフリップチップ接続する工程とを含むことを特徴とする方法。
  25. ＩＰＤ基板を、ＩＰＤ相互接続サイトの第１の配列を形成し、ＩＰＤ相互接続サイトの第２の配列を形成し、ＲＦチップをＩＰＤ基板にフリップチップ接続した後に、接合体の配列を形成することにより形成し、さらに、
    （ｃ）ＲＦチップの表面を露出する厚さのポリマー層をＩＰＤ基板上に塗布する工程と、
    （ｄ）前記ポリマー層に開口を形成する工程とを実行した後に、
    （ｅ）前記接合体の配列を前記開口において形成する請求項２４に記載の方法。
JP2009011873A 2008-01-22 2009-01-22 Ｍｃｍパッケージ Pending JP2009218576A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/009,805 US20090184416A1 (en) 2008-01-22 2008-01-22 MCM packages

Publications (1)

Publication Number Publication Date
JP2009218576A true JP2009218576A (ja) 2009-09-24

Family

ID=40791395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009011873A Pending JP2009218576A (ja) 2008-01-22 2009-01-22 Ｍｃｍパッケージ

Country Status (7)

Country Link
US (1) US20090184416A1 (ja)
EP (1) EP2093798A3 (ja)
JP (1) JP2009218576A (ja)
KR (1) KR20090080914A (ja)
CN (1) CN101599486A (ja)
CA (1) CA2647863A1 (ja)
SG (1) SG154406A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814443B (zh) * 2010-03-31 2011-07-20 中国人民解放军国防科学技术大学 一种带光接口的高性能处理器多芯片组件芯片设计方法
US9904814B2 (en) * 2014-03-18 2018-02-27 Hewlett-Packard Development Company, L.P. Secure element
KR102287396B1 (ko) 2014-10-21 2021-08-06 삼성전자주식회사 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
KR102445515B1 (ko) * 2017-09-29 2022-09-21 현대자동차주식회사 차량용 전력모듈
US11812545B2 (en) 2020-01-08 2023-11-07 Delta Electronics (Shanghai) Co., Ltd Power supply system and electronic device
CN113098234B (zh) * 2020-01-08 2022-11-01 台达电子企业管理（上海）有限公司 供电系统
CN113097190A (zh) 2020-01-08 2021-07-09 台达电子企业管理（上海）有限公司 电源模块及电子装置
CN112509998A (zh) * 2020-11-18 2021-03-16 杰群电子科技（东莞）有限公司 一种高功率半导体产品晶圆级封装工艺及半导体产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964099A (ja) * 1995-08-23 1997-03-07 Shinko Electric Ind Co Ltd 半導体装置及びその実装構造
JP2001257234A (ja) * 2000-03-08 2001-09-21 Kobe Steel Ltd 半導体装置及びその製造方法
JP2003203943A (ja) * 2001-12-28 2003-07-18 Matsushita Electric Ind Co Ltd フリップチップ実装基板、製造方法及び無線装置
JP2004342738A (ja) * 2003-05-14 2004-12-02 Fujitsu Ltd 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
WO2006064534A1 (ja) * 2004-12-13 2006-06-22 Renesas Technology Corp. 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869894A (en) 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
DE19746835A1 (de) * 1997-10-23 1999-05-06 Jenoptik Jena Gmbh Verfahren zum Montieren einer einseitig mit einer HR-Schicht beschichteten Laserkristallscheibe auf einen Kühlkörper und verfahrensgemäß hergestellte Schichtanordnung
JP2000243467A (ja) * 1999-02-17 2000-09-08 Toyota Motor Corp 電子部品基板のはんだ付け方法
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
KR100543729B1 (ko) * 2004-03-24 2006-01-20 아바고테크놀로지스코리아 주식회사 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964099A (ja) * 1995-08-23 1997-03-07 Shinko Electric Ind Co Ltd 半導体装置及びその実装構造
JP2001257234A (ja) * 2000-03-08 2001-09-21 Kobe Steel Ltd 半導体装置及びその製造方法
JP2003203943A (ja) * 2001-12-28 2003-07-18 Matsushita Electric Ind Co Ltd フリップチップ実装基板、製造方法及び無線装置
JP2004342738A (ja) * 2003-05-14 2004-12-02 Fujitsu Ltd 半導体装置とその製造方法、および半導体装置前駆体とその製造方法
WO2006064534A1 (ja) * 2004-12-13 2006-06-22 Renesas Technology Corp. 半導体装置

Also Published As

Publication number Publication date
EP2093798A2 (en) 2009-08-26
KR20090080914A (ko) 2009-07-27
CN101599486A (zh) 2009-12-09
SG154406A1 (en) 2009-08-28
US20090184416A1 (en) 2009-07-23
EP2093798A3 (en) 2012-11-14
CA2647863A1 (en) 2009-07-22

Similar Documents

Publication Publication Date Title
TWI379364B (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US7314817B2 (en) Microelectronic device interconnects
JP5639368B2 (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
US6852564B2 (en) Semiconductor device and method of fabricating the same
US6765288B2 (en) Microelectronic adaptors, assemblies and methods
JP3481444B2 (ja) 半導体装置及びその製造方法
US7045391B2 (en) Multi-chips bumpless assembly package and manufacturing method thereof
TWI280641B (en) Chip structure
JP2009218576A (ja) Ｍｃｍパッケージ
US9129818B2 (en) Semiconductor device having conductive pads and a method of manufacturing the same
US6365980B1 (en) Thermally enhanced semiconductor ball grid array device and method of fabrication
US7420814B2 (en) Package stack and manufacturing method thereof
TWI460844B (zh) 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
US20070200251A1 (en) Method of fabricating ultra thin flip-chip package
TW201701404A (zh) 封裝結構及封裝方法
JP2005019895A (ja) フリップチップ実装構造
KR20060079754A (ko) 반도체 패키지용 칩 패드가 라우트된 리드 프레임
KR20040092411A (ko) 배선 기판 및 전자 부품 실장 구조
US6518161B1 (en) Method for manufacturing a dual chip in package with a flip chip die mounted on a wire bonded die
JP2006228897A (ja) 半導体装置
US20050167817A1 (en) Microelectronic adaptors, assemblies and methods
TWI459512B (zh) 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組
US6956293B2 (en) Semiconductor device
JP7044653B2 (ja) 半導体装置および半導体装置の製造方法
US20100015762A1 (en) Solder Interconnect

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110623

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111130