CN101814443B - 一种带光接口的高性能处理器多芯片组件芯片设计方法 - Google Patents
一种带光接口的高性能处理器多芯片组件芯片设计方法 Download PDFInfo
- Publication number
- CN101814443B CN101814443B CN 201010136002 CN201010136002A CN101814443B CN 101814443 B CN101814443 B CN 101814443B CN 201010136002 CN201010136002 CN 201010136002 CN 201010136002 A CN201010136002 A CN 201010136002A CN 101814443 B CN101814443 B CN 101814443B
- Authority
- CN
- China
- Prior art keywords
- chip
- chip substrate
- opto
- electronic conversion
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种带光接口的高性能处理器多芯片组件芯片设计方法,目的是解决基于MT定位针的光接口管脚与高性能微处理器的高速电接口球栅阵列BGA管脚混合集成、高速数字电路与模拟电路混合集成问题。技术方案是先制造光电转换芯片基板与微处理器芯片基板PCB,进行基板测试后集成光电转换裸芯片与光电转换芯片基板PCB,然后进行多芯片装配,将装配有多芯片的微处理器芯片基板PCB进行封装,得到MCM芯片;最后测试MCM芯片。采用本发明解决了光、电管脚、器件、电路的混合集成问题,可设计带光接口的高性能处理器多芯片组件芯片,且芯片抗电磁干扰能力强,信号传输特性好。
Description
技术领域
本发明涉及计算机工程领域多芯片组件(Multi-Chip Module,MCM)芯片设计方法,尤其是带高速光接口的高性能处理器MCM芯片的设计方法。
背景技术
集成电路芯片的集成密度、I/O管脚密度与速率、芯片性能的不断提高,给集成电路和印制电路板PCB设计带来很多技术难题。芯片性能的增长速度已远远超越了互连性能的增长速度。传统的芯片间电互连存在带宽受限、串扰严重、功耗过高等问题,不能满足大容量数据传输、新一代通信设备和高性能计算机等方面的系统应用需求。芯片间光互连方法可以有效解决高互连密度电子系统的互连瓶颈问题。光互连具有带宽高、功耗低、抗干扰等许多电互连不可比拟的优点,在长距离、电信通信骨干网传输中,光纤通信技术已经比较成熟。高性能计算机系统中,机柜之间、印刷电路板之间的光互连解决方案也已经广泛使用。光互连技术的互连距离正在向芯片间、芯片内、片上发展。目前,芯片间光互连技术能够以较少的管脚数提供Tbps以上带宽的互连性能。
当前的半导体工艺很难在单片硅晶片上实现多通道高速光电集成电路芯片设计,而分立器件组成的光互连集成电路尺寸大,系统可靠性低。从I/O管脚密度来看,虽然现在的倒装晶片封装接点间距可达10mil的数量级,但这种封装工艺在大晶片加工时需要在裸芯片上淀积I/O结构,接点结构需要在基片上进行附加的印制布线装配扩充,以支持淀积的I/O,芯片制造工艺复杂,成本高。从I/O管脚速率来看,大量的高速电管脚会削弱单芯片的稳定性和可靠性。此外,集成电路芯片设计时,数字功能和模拟功能的电路比较难集成在一起,有源器件和无源器件集成时得考虑相互干扰问题,当芯片面积大于100平方毫米时圆片的利用率将降低。且当把大量的集成电路芯片焊接在印制电路板PCB上组成电子系统时,PCB的层数和原理图都将变复杂,电子系统的抗电磁干扰能力和环境适应能力也受到限制。
多芯片组件集成技术是将多个“已知好芯片”(Known Good Die,简称KGD),不论裸芯片或是经过初步封装的芯片,按照实际应用需求集成封装在较小的空间内,获得微型化高密度的集成电路芯片。封装基板可以是印制电路板、厚膜陶瓷、薄膜陶瓷或者是带有互连图形的硅片。多芯片组件MCM芯片可以实现多种技术的高密度集成,数字和模拟电路可以集成在一起;高互连密度的子系统可以集成到一个MCM芯片中,从而减少印制电路板PCB的层数,简化了高密度PCB电路的设计。MCM芯片中高速元器件可更紧密地相互靠近安装,数据速度和信号质量更好,抗电磁干扰能力更强,可以适应更复杂的使用环境。
利用多芯片组件技术,将现有的VCSEL激光器光源芯片、PIN光源探测器芯片、微处理器芯片进行集成封装,设计具有多通道光接口的微处理器光电集成MCM芯片,可以解决高速芯片之间的通信瓶颈问题,为实现大容量、高速率、低功耗的芯片间光互连奠定基础。微处理器芯片选用带高速输入输出I/O管脚,包含微处理器硬核和高速信号收发控制器的现场可编程门阵列(Field Programmable Gate s Array,FPGA)芯片,大部分功能由数字电路实现,采用球栅阵列BGA方式封装。光电转换裸芯片(包括VCSEL光源、PIN探测器)是以III-V化合物为基底的光器件,相应的驱动器和放大器由射频模拟电路实现。
欧盟EUROPRACTICE公司《MCM设计手册》第三版发表了一种多芯片组件技术原型工艺流程。该流程主要包括六个步骤:
1制造基板,按照掩模布局数据、Gerber钻孔数据等生产文件的要求,采用标准印制电路板工艺,制造基板。基板可以是印制电路板、厚膜陶瓷、薄膜陶瓷或者是带有互连图形的硅片。
2基板测试,依据基板测试数据进行基板测试。测试基板的电特性、机械特性、热特性是否符合要求。
3组装,将裸芯片或者初步封装后的芯片通过丝焊、倒装焊等方法与基板连接在一起,进行多芯片装配。
4测试,使用测试向量对多芯片装配后的电子系统进行性能测试。测试前面步骤的正确性。
5封装,采用合适的材料和工艺进行MCM芯片外封装,材料可以是金属、陶瓷、聚合物薄膜,封装工艺为标准QFP、BGA、PGA等。
6最终测试,按照设计目标,使用测试向量对封装后的MCM芯片进行最终测试。
上述多芯片组件技术流程中,步骤1中的基板都是很小的简单印制电路板,芯片间信号传输速度不高,被封装的芯片与基板之间只涉及电信号管脚的连接,不涉及光信号管脚。步骤3中裸芯片或者初步封装后的芯片都是相同型号的硅基半导体集成电路芯片数量少,一般只有两个,没有以III-V族化合物为基底的光器件。
在进行带光接口的高性能处理器MCM芯片集成设计时,需要解决光接口管脚与电接口管脚的混合集成问题、硅基半导体芯片与III-V族化合物基底光器件的混合集成问题、高速数字电路与模拟电路混合集成问题、高速信号干扰与隔离措施、大功率光电转换芯片散热问题、MCM芯片密封保护问题,但目前还没有能解决这些问题的带光接口的高性能处理器多芯片组件芯片设计方法公布。
发明内容
本发明要解决的技术问题是提供一种带光接口的高性能处理器多芯片组件芯片设计方法,使得基于业内标准MT(Mechanical Transfer)定位针的光接口管脚与高性能微处理器的高速电接口球栅阵列BGA(Ball Grid Array)管脚混合集成到同一基板上,并解决硅基半导体芯片与III-V族化合物基底光器件的混合集成问题、高速数字电路与模拟电路混合集成问题,同时提供良好的高速信号完整性保证,并解决MCM芯片的散热与密封保护问题。
本发明的技术方案是:
第一步,制造光电转换芯片基板PCB与微处理器芯片基板PCB,方法是:
首先制造光电转换芯片基板PCB:
1.1 选择能支持5GHZ以上信号的高速印制电路板板材(比如,Rogers4350B),按照光电转换芯片基板掩模布局数据、Gerber钻孔数据、MT定位针区域、热通孔的要求,采用标准印制电路板工艺,制造光电转换芯片基板PCB,印制电路板线宽大于等于8mil,线间距大于等于8mil,过孔直径为10mil,多层板设计。
1.2 在光电转换芯片基板PCB上表面设计丝焊焊盘、无源器件焊盘和球栅阵列BGA(Ball Grid Array)焊盘。丝焊焊盘执行《MCM设计手册》中的设计标准,无源器件指表贴型封装的电阻、电容和电感器件,球栅阵列BGA采用1.27~1.50mm的标准阵列间距。
1.3 光电转换芯片基板PCB上预留热通孔和MT(Mechanical Transfer)定位针安装孔,热通孔直径大于等于10mil,MT定位针安装孔直径为0.7mm,MT定位针安装孔间距为4.6mm。
1.4 采用无铅焊球进行球栅阵列BGA植球操作,得到光电转换芯片基板PCB。
接下来,设计制造微处理器芯片基板PCB,方法是:
1.5 选择能支持5GHZ以上信号的高速印制电路板板材(比如,Rogers4350B),按照微处理器芯片基板掩模布局数据、Gerber钻孔数据、MT定位针区域的要求,采用标准印制电路板工艺,制作微处理器芯片基板PCB,印制电路板线宽大于等于8mil,线间距大于等于8mil,过孔直径为10mil,多层板设计。
1.6 进行多芯片组装布局布线规划,在微处理器芯片基板PCB上,对应于光电转换芯片基板MT定位针安装位置的正下方,矩形通孔长度尺寸大于7mm,宽度尺寸大于3mm,预留为光接口管脚MT连接器的装配位置。
1.7 在微处理器芯片基板PCB上表面设计球栅阵列BGA焊盘和无源器件焊盘,无源器件指表贴型封装的电阻、电容和电感器件。
1.8 在微处理器芯片基板PCB下表面设计球栅阵列BGA焊盘,作为MCM芯片到下一级封装的电气连接接口。
1.9在微处理器芯片基板PCB表面进行球栅阵列BGA植球操作,上表面采用无铅焊球,下表面采用有铅焊球。
第二步,依据基板测试数据进行基板测试,测试光电转换芯片基板与微处理器芯片基板PCB的电特性、机械特性、热特性是否符合要求。
第三步,集成光电转换裸芯片与光电转换芯片基板PCB,方法是:
3.1用环氧树脂胶将光电转换裸芯片粘接在光电转换芯片基板PCB上,以防后续倒装焊时器件脱落。
3.2采用丝焊方法将光电转换裸芯片输入输出管脚与光电转换芯片基板PCB上丝焊焊盘电气连接。
3.3采用表贴方式将电阻、电感和电容焊接在光电转换芯片基板PCB上,将MT定位针成对地插入光电转换芯片基板PCB上MT定位针安装孔中,沿孔壁渗入环氧树脂胶,将MT定位针与光电转换芯片基板PCB粘接在一起。
第四步,多芯片装配,方法是:
4.1采用倒装焊工艺,通过球栅阵列BGA焊接方式,将光电转换芯片基板PCB与微处理器芯片基板PCB进行电气连接,确保步骤1.3中光电转换芯片基板PCB上MT定位针安装孔中粘接的MT定位针插入步骤1.6设计的矩形通孔中。BGA焊接温度230摄氏度。
4.2采用球栅阵列BGA焊接的方式将微处理器芯片和微处理器芯片基板PCB电气连接。BGA焊接温度230摄氏度。
4.3在步骤1.6设计的矩形通孔区域,用环氧树脂胶把MT定位针和MT连接器粘接起来,得到装配有多芯片(含微处理器芯片和光电转换芯片基板PCB)的微处理器芯片基板PCB,表贴方式焊接电感、电容、电阻。
第五步,将装配有多芯片的微处理器芯片基板PCB进行封装。方法是:
首先设计封装外壳:
5.1 采用合金金属材质,一般是铜合金,设计MCM芯片封装外壳。
5.2 封装外壳尺寸尽量小,内腔长度与宽度与微处理器芯片基板PCB长宽一致,内腔高度比被封装芯片高1mm;外壳壁尽量薄,厚度小于1mm,采用整块金属铣削成型。
5.3 封装外壳壁设计成台阶状,构成卡槽,方便微处理器芯片基板PCB装配,卡槽为封装外壳内腔壁上的台阶状机械结构,形状按照具体需要进行设计。
接下来,集成装配有多芯片的微处理器芯片基板PCB与封装外壳,方法是:
5.4 在微处理器芯片上表面和光电转换芯片基板PCB上表面涂上导热硅胶,导热硅胶填充在微处理器芯片上表面和光电转换芯片基板PCB上表面与封装外壳内腔壁封闭形成的空间中。导热硅胶用作导热介质,将微处理器芯片和光电转换芯片内部的热量传导到金属外封装,提供散热通道。
5.5 将微处理器芯片基板PCB紧密嵌在封装外壳的卡槽内,连接处使用环氧树脂胶粘接,得到MCM芯片。
第六步,采用业内标准规范,测试MCM芯片的电气性能、光通道性能、封装的稳定性和可靠性。
采用本发明可以达到以下技术效果:
1 采用本发明解决了基于MT定位针的光接口管脚与高性能微处理器的高速电接口球栅阵列BGA管脚混合集成到同一基板的问题,也解决了硅基半导体芯片与III-V族化合物基底光器件的混合集成问题、高速数字电路与模拟电路混合集成问题,可设计微型化高互连密度的带光接口的高性能处理器多芯片组件芯片。
2第三步采用的光电转换裸芯片和第四步采用的微处理器芯片,都已经进行了初步封装,这样的集成方法可以隔离高速信号之间的干扰,提供优异的信号完整性保障,抗电磁干扰能力强,信号传输特性好。
3采用金属外壳封装,为元器件提供结构支撑和散热通道,可靠性更高,不但满足常规环境下稳定工作的要求,还适应更复杂的使用环境。
4第四步将微处理器芯片和经过第三步集成后的光电转换芯片基板PCB进行集成封装,缩减了微处理器芯片对外的数据管脚数量,简化下一级封装印制电路板PCB的设计。
5采用MT定位针进行阵列光纤通道的对准耦合,可支撑12路稳定的高速高密度光互连通道。
国防科大采用本发明制备的带光接口的高性能微处理器MCM芯片提供高速高密度光互连通道,单通道速率达5~10Gbps,球栅阵列BGA管脚间距为1.27~1.50mm,MT定位针支撑的阵列光纤通道间隔为250μm。
附图说明
图1为背景技术《MCM设计手册》所述的多芯片组件流程图。
图2为本发明的流程图。
图3为本发明所述的光电转换芯片基板PCB框图。
图4为本发明所述的微处理器芯片基板PCB框图
图5为采用本发明制备的带光接口的高性能处理器MCM芯片的框图。
具体实施方式
图1为背景技术《MCM设计手册》所述的多芯片组件流程图。
图2为本发明的流程图,图3是光电转换芯片基板PCB框图,图4为微处理器芯片基板PCB框图,图5为采用本发明制备的带光接口的高性能处理器MCM芯片的框图。结合图3、图4、图5对图2进行说明:
第一步,制造光电转换芯片基板与微处理器芯片基板PCB,方法是:
如图3所示,首先采用高速印制电路板板材设计光电转换芯片基板PCB1。基板上表面设计丝焊焊盘3、球栅阵列BGA焊盘2和无源器件焊盘,无源器件焊盘包括电阻焊盘16、电容焊盘17、电感焊盘18,选用表贴型封装的无源器件。球栅阵列BGA采用1.27~1.50mm的标准阵列间距。基板上预留热通孔4和MT(Mechanical Transfer)定位针安装孔5。在光电转换芯片基板PCB上,采用无铅焊球进行球栅阵列BGA植球操作。
如图4所示,接着采用高速印制电路板板材设计微处理器芯片基板PCB7,线宽大于等于8mil,线间距大于等于8mil,过孔直径为10mil,多层板设计。进行多芯片组装布局布线规划,在微处理器芯片基板PCB 7上,对应于光电转换芯片基板MT定位针安装位置的正下方19,铣出矩形通孔6,预留为光接口管脚MT连接器的装配位置。在微处理器芯片基板PCB上表面设计球栅阵列BGA焊盘2和无源器件焊盘,无源器件焊盘包括电阻焊盘16、电容焊盘17、电感焊盘18,选用表贴型封装的无源器件。在微处理器芯片基板PCB下表面设计球栅阵列BGA焊盘2,作为MCM芯片到下一级封装的电气连接接口。如图5所示,微处理器芯片基板PCB7上,进行球栅阵列BGA植球操作,上表面采用无铅焊球10,下面采用有铅焊球21。
第二步,依据基板测试数据对光电转换芯片基板PCB 1与微处理器芯片基板PCB 7进行测试。
第三步,集成光电转换裸芯片22与光电转换芯片基板PCB 1,如图5右半部分所示,用环氧树脂胶将光电转换裸芯片22粘接在光电转换芯片基板PCB 1上,以防后续倒装焊时器件脱落。通过丝焊技术将光电转换裸芯片22的输入输出管脚与光电转换芯片基板PCB 1上丝焊焊盘3电气连接。用表贴方式将电阻15、电感12和电容14焊接在光电转换芯片基板PCB1的电阻焊盘16、电感焊盘18、电容焊盘17上,将MT定位针成对地插入光电转换芯片基板PCB 1上MT定位针安装孔5中,沿孔壁渗入环氧树脂胶,将用于光通道装配定位的MT定位针13与光电转换芯片基板PCB 1粘接在一起。
第四步,多芯片装配。如图5所示,采用倒装焊工艺,通过球栅阵列BGA焊接方式,实现光电转换芯片基板PCB 1与微处理器芯片基板PCB 7的电气连接。微处理器芯片20和微处理器芯片基板PCB 7采用BGA焊接的方式实现电气连接。在矩形通孔6区域,用环氧树脂胶把MT定位针13和MT连接器粘接起来,得到装配有多芯片即含微处理器芯片20和光电转换芯片基板PCB1的微处理器芯片基板PCB7,球栅阵列BGA焊接温度230摄氏度。用表贴方式将电阻15、电感12和电容14焊接在微处理器芯片基板PCB7的电阻焊盘16、电感焊盘18、电容焊盘17上。
第五步,将装配有多芯片的微处理器芯片基板PCB进行封装,
首先设计封装外壳9,如图5所示。封装外壳9尺寸尽量小,外壳壁尽量薄,采用整块金属铣削成型。封装外壳9上设计台阶状卡槽8,方便微处理器芯片基板PCB装配。
接下来,集成装配有多芯片的微处理器芯片基板PCB与封装外壳9,方法是:
如图5所示,在第四步集成后的微处理器芯片20上表面和光电转换芯片基板PCB 1上表面涂上硅胶11。将微处理器芯片基板PCB7紧密嵌入在封装外壳的卡槽8内,连接处使用环氧树脂胶粘接。
第六步,采用业内标准规范,测试MCM芯片的电气性能、光通道性能、封装的稳定性和可靠性。
Claims (6)
1.一种带光接口的高性能处理器多芯片组件芯片设计方法,包括基板制造、基板测试、封装、最终测试这些步骤,其特征在于在基板测试和封装之间还有集成、多芯片装配步骤,具体方法为:
第一步,制造光电转换芯片基板PCB(1)与微处理器芯片基板PCB(7),方法是:
首先制造光电转换芯片基板PCB(1):
1.1 选择能支持5GHZ以上信号的高速印制电路板板材,按照光电转换芯片基板掩模布局数据、Gerber钻孔数据、MT定位针区域、热通孔的要求,采用标准印制电路板工艺,制造光电转换芯片基板PCB(1);
1.2 在光电转换芯片基板PCB(1)上表面设计丝焊焊盘(3)、球栅阵列BGA焊盘(2)和无源器件焊盘,无源器件焊盘包括电阻焊盘(16)、电容焊盘(17)、电感焊盘(18),丝焊焊盘(3)执行《MCM设计手册》中的设计标准,球栅阵列BGA采用1.27~1.50mm的标准阵列间距,选用表贴型封装的无源器件;
1.3 光电转换芯片基板PCB(1)上预留热通孔(4)和MT定位针安装孔(5);
1.4 采用无铅焊球(10)进行球栅阵列BGA植球操作,得到光电转换芯片基板PCB(1);
接下来,设计制造微处理器芯片基板PCB(7),方法是:
1.5 选择能支持5GHZ以上信号的高速印制电路板板材,按照微处理器芯片基板掩模布局数据、Gerber钻孔数据、MT定位针区域、热通孔(4)的要求,采用标准印制电路板工艺,制作微处理器芯片基板PCB(7);
1.6 进行多芯片组装布局布线规划,在微处理器芯片基板PCB(7)上,对应于光电转换芯片基板MT定位针安装位置的正下方(19),铣出矩形通孔(6),预留为光接口管脚MT连接器的装配位置;
1.7 在微处理器芯片基板PCB(7)上表面设计球栅阵列BGA焊盘(2)和无源器件焊盘,无源器件焊盘包括电阻焊盘(16)、电容焊盘(17)、电感焊盘(18),选用表贴型封装的无源器件;
1.8 在微处理器芯片基板PCB(7)下表面设计球栅阵列BGA焊盘(2),作为MCM芯片到下一级封装的电气连接接口;
1.9 在微处理器芯片基板PCB(7)表面进行球栅阵列BGA植球操作,上表面采用无铅焊球(10),下表面采用有铅焊球(21);
第二步,依据基板测试数据进行基板测试,测试光电转换芯片基板(1)与微处理器芯片基板PCB(7)的电特性、机械特性、热特性是否符合要求;
第三步,集成光电转换裸芯片(22)与光电转换芯片基板PCB(1),方法是:
3.1 用环氧树脂胶将光电转换裸芯片(22)粘接在光电转换芯片基板PCB(1)上;
3.2 采用丝焊方法将光电转换裸芯片(22)输入输出管脚与光电转换芯片基板PCB(1)上丝焊焊盘(3)电气连接;
3.3 采用表贴方式将电阻(15)、电感(12)和电容(14)焊接在光电转换芯片基板PCB(1)的电阻焊盘(16)、电感焊盘(18)、电容焊盘(17)上,将MT定位针成对地插入光电转换芯片基板PCB(1)上MT定位针安装孔(5)中,沿孔壁渗入环氧树脂胶,将MT定位针(13)与光电转换芯片基板PCB(1)粘接在一起;
第四步,多芯片装配,方法是:
4.1 采用倒装焊工艺,通过球栅阵列BGA焊接方式,将光电转换芯片基板PCB(1)与微处理器芯片基板PCB(7)进行电气连接,确保光电转换芯片基板PCB(1)上MT定位针安装孔(5)中粘接的MT定位针(13)插入矩形通孔(6)中;
4.2 采用球栅阵列BGA焊接的方式将微处理器芯片(20)和微处理器芯片基板PCB(7)电气连接;
4.3 在矩形通孔(6)区域,用环氧树脂胶把MT定位针(13)和MT连接器粘接起来,得到装配有多芯片即含微处理器芯片(20)和光电转换芯片基板PCB(1)的微处理器芯片基板PCB(7),用表贴方式将电阻(15)、电感(12)和电容(14)焊接在微处理器芯片基板PCB(7)的电阻焊盘(16)、电感焊盘(18)、电容焊盘(17)上;
第五步,将装配有多芯片的微处理器芯片基板PCB(7)进行封装,方法是:
首先设计封装外壳(9):
5.1 采用合金金属材质,设计MCM芯片封装外壳(9);
5.2 封装外壳(9)内腔长度与宽度与微处理器芯片基板PCB(7)长宽一致,内腔高度比被封装芯片高1mm;外壳壁厚度小于1mm,采用整块金属铣削成型;
5.3 封装外壳(9)壁设计成台阶状,构成卡槽(8),卡槽(8)为封装外壳(9)内腔壁上的台阶状机械结构;
接下来,集成装配有多芯片的微处理器芯片基板PCB(7)与封装外壳(9),方法是:
5.4 在微处理器芯片(20)上表面和光电转换芯片基板PCB(1)上表面涂上导热硅胶(11),导热硅胶(11)填充在微处理器芯片上表面和光电转换芯片基板PCB(1)上表面与封装外壳(9)内腔壁封闭形成的空间中;
5.5 将微处理器芯片基板PCB(7)紧密嵌在封装外壳(9)的卡槽内,连接处使用环氧树脂胶粘接,得到MCM芯片;
第六步,采用业内标准规范,测试MCM芯片的电气性能、光通道性能、封装的稳定性和可靠性。
2.如权利要求1所述的一种带光接口的高性能处理器多芯片组件芯片设计方法,其特征在于制造光电转换芯片基板PCB(1)和微处理器芯片基板PCB(7)时印制电路板线宽大于等于8mil,线间距大于等于8mil,过孔直径为10mil,多层板设计。
3.如权利要求1所述的一种带光接口的高性能处理器多芯片组件芯片设计方法,其特征在于所述光电转换芯片基板PCB(1)上预留的热通孔(4)直径大于等于10mil,MT定位针安装孔(5)直径为0.7mm,MT定位针安装孔(5)间距为4.6mm。
4.如权利要求1所述的一种带光接口的高性能处理器多芯片组件芯片设计方法,其特征在于所述微处理器芯片基板PCB(7)铣出的矩形通孔(6)长度尺寸大于7mm,宽度尺寸大于3mm。
5.如权利要求1所述的一种带光接口的高性能处理器多芯片组件芯片设计方法,其特征在于多芯片装配时BGA焊接温度为230摄氏度。
6.如权利要求1所述的一种带光接口的高性能处理器多芯片组件芯片设计方法,其特征在于设计封装外壳(9)时采用铜合金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010136002 CN101814443B (zh) | 2010-03-31 | 2010-03-31 | 一种带光接口的高性能处理器多芯片组件芯片设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010136002 CN101814443B (zh) | 2010-03-31 | 2010-03-31 | 一种带光接口的高性能处理器多芯片组件芯片设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101814443A CN101814443A (zh) | 2010-08-25 |
CN101814443B true CN101814443B (zh) | 2011-07-20 |
Family
ID=42621653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010136002 Expired - Fee Related CN101814443B (zh) | 2010-03-31 | 2010-03-31 | 一种带光接口的高性能处理器多芯片组件芯片设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101814443B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102364666A (zh) * | 2011-09-30 | 2012-02-29 | 常熟市广大电器有限公司 | 一种抗电磁干扰的芯片封装方法 |
US8854123B1 (en) * | 2013-03-15 | 2014-10-07 | Nvidia Corporation | On-package multiprocessor ground-referenced single-ended interconnect |
CN105226037B (zh) * | 2015-08-26 | 2018-05-01 | 中国科学院微电子研究所 | 一种带有光接口的封装上光电集成结构及其制作方法 |
CN106783654B (zh) * | 2016-11-28 | 2019-12-13 | 深圳市宏旺微电子有限公司 | 裸芯片测试用保护结构的制作方法 |
CN107957541B (zh) * | 2017-11-21 | 2019-11-08 | 华北电力大学 | 一种功率半导体模块内部并联芯片筛选方法及系统 |
CN112382628B (zh) * | 2020-11-11 | 2022-09-20 | 歌尔微电子有限公司 | 数模混合封装结构、电子设备及封装工艺 |
CN114578497B (zh) * | 2022-03-02 | 2023-12-15 | Nano科技(北京)有限公司 | 一种基于硅基光电子集成芯片的封装结构及封装方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101026148A (zh) * | 2007-03-27 | 2007-08-29 | 日月光半导体制造股份有限公司 | 光电芯片的多芯片增层封装构造及其制造方法 |
KR20080107870A (ko) * | 2007-06-08 | 2008-12-11 | 한국광기술원 | 광전배선 모듈 장치 및 그의 제작 방법 |
CN101599486A (zh) * | 2008-01-22 | 2009-12-09 | 赛骑有限公司 | Mcm封装 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1079563A (ja) * | 1996-09-02 | 1998-03-24 | Omron Corp | 電子回路基板およびその製造方法、それを備えた光電スイッチならびにそれを備えた近接スイッチ |
JP2009229704A (ja) * | 2008-03-21 | 2009-10-08 | Panasonic Corp | 半導体装置および半導体回路システム |
-
2010
- 2010-03-31 CN CN 201010136002 patent/CN101814443B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101026148A (zh) * | 2007-03-27 | 2007-08-29 | 日月光半导体制造股份有限公司 | 光电芯片的多芯片增层封装构造及其制造方法 |
KR20080107870A (ko) * | 2007-06-08 | 2008-12-11 | 한국광기술원 | 광전배선 모듈 장치 및 그의 제작 방법 |
CN101599486A (zh) * | 2008-01-22 | 2009-12-09 | 赛骑有限公司 | Mcm封装 |
Non-Patent Citations (2)
Title |
---|
JP特开2009-229704A 2009.10.08 |
JP特开平10-79563A 1998.03.24 |
Also Published As
Publication number | Publication date |
---|---|
CN101814443A (zh) | 2010-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101814443B (zh) | 一种带光接口的高性能处理器多芯片组件芯片设计方法 | |
CN109524373A (zh) | 嵌入式微流道的三维主动散热封装结构及其制作工艺 | |
CN103296008B (zh) | Tsv或tgv转接板,3d封装及其制备方法 | |
CN102376687A (zh) | 半导体元件封装结构及其制造方法 | |
CN102683302A (zh) | 一种用于单芯片封装和系统级封装的散热结构 | |
CN104937715A (zh) | 包含内插器结构的集成电子器件及其制造方法 | |
CN102709275B (zh) | 同轴型非接触式3d-mcm垂直互连方法 | |
CN111199926B (zh) | 一种带有微隔腔的半导体封装结构 | |
CN104795380A (zh) | 一种三维封装结构 | |
CN111698824B (zh) | 一种自气密封装功能模块的一体化互联结构及实现方法 | |
CN114759015B (zh) | 一种大功率射频芯片三维堆叠集成结构及其制备方法 | |
CN103762205B (zh) | 兼容pcb工艺的多功能基板及其制作方法 | |
Tian et al. | Design and implementation of a compact 3-D stacked RF front-end module for micro base station | |
CN203774293U (zh) | 一种集成电路的3d封装结构 | |
Unchwaniwala et al. | Electrical analysis of IC packaging with emphasis on different ball grid array packages | |
CN104833960A (zh) | 一种t/r器件 | |
CN115274568A (zh) | 一种射频前端三维集成结构 | |
CN105390477B (zh) | 一种多芯片3d二次封装半导体器件及其封装方法 | |
CN204464262U (zh) | 一种三维叠层封装结构 | |
CN205140962U (zh) | 一种多芯片3d二次封装半导体器件 | |
Yu et al. | Integrated Circuit Package Types | |
CN213635986U (zh) | 一种基于FPGA与DSP高性能通用数字信号处理SiP电路 | |
WO2022170775A1 (zh) | 一种功率结构体和制备方法以及设备 | |
CN219457583U (zh) | 基于引线框架类垂直封装的sip模组 | |
CN103281876A (zh) | 凹坑埋置型电路基板立体组装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110720 Termination date: 20140331 |