JP2017122193A - 半導体用接着剤及び半導体装置の製造方法 - Google Patents

半導体用接着剤及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2017122193A
JP2017122193A JP2016002615A JP2016002615A JP2017122193A JP 2017122193 A JP2017122193 A JP 2017122193A JP 2016002615 A JP2016002615 A JP 2016002615A JP 2016002615 A JP2016002615 A JP 2016002615A JP 2017122193 A JP2017122193 A JP 2017122193A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor
connection
semiconductor device
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016002615A
Other languages
English (en)
Inventor
一尊 本田
Kazutaka Honda
一尊 本田
敬司 小野
Takashi Ono
敬司 小野
幸一 茶花
Koichi Chabana
幸一 茶花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2016002615A priority Critical patent/JP2017122193A/ja
Publication of JP2017122193A publication Critical patent/JP2017122193A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

【課題】短い圧着時間で半導体装置を生産可能なアクリル硬化系接着剤において、耐リフロ性、接着性及び接続特性に優れ、ボイドや剥離の発生を抑制することができる半導体用接着剤を提供すること。【解決手段】(a)5個以上のグリシジル基を有し、かつ重量平均分子量が10000以上の高分子量成分、(b)(メタ)アクリレート、(c)過酸化物、並びに(d)第1級アミン化合物及び/又は第2級アミン化合物、を含有する半導体用接着剤。【選択図】なし

Description

本発明は、半導体用接着剤及び半導体装置の製造方法に関する。
これまで、半導体チップと基板を接続するには金ワイヤなどの金属細線を用いるワイヤーボンディング方式が広く適用されてきたが、半導体装置に対する高機能・高集積・高速化等の要求に対応するため、半導体チップ又は基板にバンプと呼ばれる導電性突起を形成して、半導体チップと基板間で直接接続するフリップチップ接続方式(FC接続方式)が広まりつつある。
フリップチップ接続方式としては、はんだ、スズ、金、銀、銅等を用いて金属接合させる方法、超音波振動を印加して金属接合させる方法、樹脂の収縮力によって機械的接触を保持する方法などが知られているが、接続部の信頼性の観点から、はんだ、スズ、金、銀、銅等を用いて金属接合させる方法が一般的である。
例えば、基板と半導体チップ間の接続においては、BGA(Ball Grid Array)、CSP(Chip Size Package)等に盛んに用いられているCOB(Chip On Board)型の接続方式もFC接続方式である。
CPU、MPU等に用いられるエリアアレイ型の半導体パッケージでは、高機能化が強く要求され、チップの大型化、ピン(バンプ、配線)数の増加、ピッチやギャップの高密度化が挙げられる。
FC接続方式は半導体チップ上にバンプ又は配線を形成して、半導体チップ間で接続するCOC(Chip On Chip)型接続方式にも広く用いられている。
さらなる小型化、薄型化、高機能化が強く要求されたパッケージでは、上述した接続方式を積層・多段化したチップスタック型パッケージ、POP(Package On Package)、TSV(Through−Silicon Via)等も広く普及し始めている。
平面状でなく立体状に配置することでパッケージを小さくできることから、上記の技術は多用される。当該技術は半導体の性能向上、ノイズ低減、実装面積の削減、省電力化等にも有効であり、次世代の半導体配線技術として注目されている。
生産性向上の観点から、ウエハ上に半導体チップを圧着(接続)し、後に個片化して半導体パッケージを作製するCOW(Chip On Wafer)、ウエハ同士を圧着(接続)し、後に個片化して半導体パッケージを作製するWOW(Wafer On Wafer)も注目されている。
さらに、ウエハ上又はマップ基板にチップを位置合わせして複数仮圧着し、複数のチップを一括に圧着して接続を確保するギャングボンディング方式も生産性向上の観点から注目されている。
特開2008−294382号公報
ところで、上述した様々な半導体装置に用いられる半導体用接着剤は、吸湿後に例えば260℃前後のリフロ炉に通しても、接続不良、剥離やボイド発生を抑制可能な耐リフロ性が強く必要とされている。一方で、生産性を向上するべく、半導体用接着剤には短い圧着時間で半導体装置を製造できるような特性も求められている。
しかしながら、従来の半導体用接着剤では耐熱性や吸湿後の接着力が低いため、耐リフロ性が低く、接続不良や剥離等の不良が発生する場合がある。特に、アクリル硬化系接着剤のような、短時間でボイドなく半導体装置を製造できる半導体用接着剤では、接着力向上が困難であるというのが現状である。
本発明は上記事情に鑑みてなされたものであり、短い圧着時間で半導体装置を生産可能なアクリル硬化系接着剤において、耐リフロ性、接着性及び接続特性に優れ、ボイドや剥離の発生を抑制することができる半導体用接着剤を提供することを目的とする。本発明はまた、そのような半導体用接着剤を用いた半導体装置の製造方法を提供することを目的とする。
(1)本発明は、(a)5個以上のグリシジル基を有し、かつ重量平均分子量が10000以上の高分子量成分、(b)(メタ)アクリレート、(c)過酸化物、並びに(d)第1級アミン化合物及び/又は第2級アミン化合物、を含有する半導体用接着剤を提供する。本発明の接着剤は、短い圧着時間で半導体装置を生産可能なアクリル硬化系接着剤でありながら、耐リフロ性、接着性及び接続特性に優れ、ボイドや剥離の発生を抑制できる。
(2)本発明において、(a)成分の重量平均分子量が30000以上であり、かつガラス転移温度が100℃以下であることが好ましい。
(3)本発明において、(d)成分がイミダゾールであることが好ましい。
(4)本発明の半導体用接着剤はフィルム状であってもよい。
(5)本発明の半導体接着剤は、接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの接続部が互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの接続部が互いに電気的に接続された半導体装置において、接続部の少なくとも一部の封止に用いられてもよい。
(6)本発明は、接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの接続部が互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの接続部が互いに電気的に接続された半導体装置の製造方法であって、上記の半導体用接着剤によって、接続部の少なくとも一部を封止する工程を備える、半導体装置の製造方法を提供する。
本発明によれば、短い圧着時間で半導体装置を生産可能なアクリル硬化系接着剤でありながら、耐リフロ性、接着性及び接続特性に優れ、ボイドや剥離の発生を抑制できる半導体用接着剤を提供することができる。また、本発明によれば、そのような半導体用接着剤を用いた半導体装置の製造方法を提供することができる。
半導体装置の一実施形態を示す模式断面図である。 半導体装置の他の一実施形態を示す模式断面図である。 半導体装置の他の一実施形態を示す模式断面図である。 半導体装置の製造方法の一実施形態を模式的に示す工程断面図である。
以下、場合により図面を参照しつつ本発明の実施形態について詳細に説明する。なお、図面中、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。
<半導体用接着剤>
本実施形態の半導体用接着剤(以下、単に「接着剤」ともいう)は、(a)5個以上のグリシジル基を有し、かつ重量平均分子量が10000以上の高分子量成分、(b)(メタ)アクリレート、(c)過酸化物、並びに(d)第1級アミン化合物及び/又は第2級アミン化合物、を含有する。
(a)成分:5個以上のグリシジル基を有し、かつ重量平均分子量が10000以上の高分子量成分
(a)成分としては、フェノキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリカルボジイミド樹脂、シアネートエステル樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリエーテルスルホン樹脂、ポリエーテルイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂、アクリルゴム等が挙げられ、その中でも耐熱性及びフィルム形成性に優れるフェノキシ樹脂、ポリイミド樹脂、アクリル樹脂、アクリルゴム、シアネートエステル樹脂、ポリカルボジイミド樹脂等が好ましく、(b)成分との相溶性の観点から、フェノキシ樹脂、ポリイミド樹脂、アクリル樹脂、アクリルゴムがより好ましい。これらの高分子量成分は単独又は2種以上の混合体や共重合体として使用することもできる。グリシジル基は10個以上であることが好ましく、100個以上であることがより好ましい。
接着力向上の観点から、(a)成分におけるエポキシ当量は1000〜10000g/eqが好ましく、1000〜6000g/eqが好ましい。
(a)成分のガラス転移温度(Tg)は、基板やチップへの接着剤の貼付性に優れる観点から、100℃以下であることが好ましく、85℃以下であることがより好ましい。一方、(a)成分のTgが120℃を超える場合には、半導体チップに形成されたバンプや、基板に形成された電極や配線パターン等の凹凸を接着剤により埋め込むことが困難となり易く(硬化反応が始まる恐れがある)、気泡が残存してボイドが発生し易くなる傾向がある。なお、本明細書において、Tgとは、DSC(パーキンエルマー社製DSC−7型)を用いて、サンプル量10mg、昇温速度10℃/分、測定雰囲気:空気の条件で測定したときのTgを意味する。
(a)成分の重量平均分子量は、ポリスチレン換算で10000以上であるが、単独で良好なフィルム形成性を示すために、30000以上が好ましく、40000以上がより好ましく、50000以上がさらに好ましい。重量平均分子量が10000未満である場合にはフィルム形成性が低下する傾向がある。なお、本明細書において、重量平均分子量とは、高速液体クロマトグラフィー(島津製作所製C−R4A)を用いて、ポリスチレン換算で測定したときの重量平均分子量を意味する。
(b)成分:(メタ)アクリレート
(b)成分としては、分子内に1個以上の(メタ)アクリロイル基を有するものであれば特に制限はなく、例えば、ビスフェノールA型、ビスフェノールF型、ナフタレン型、フェノールノボラック型、クレゾールノボラック型、フェノールアラルキル型、ビフェニル型、トリフェニルメタン型、ジシクロペンタジエン型、フルオレン型、アダマンタン型等の(メタ)アクリレート、各種多官能(メタ)アクリレートなどを使用することができる。これらは単独又は2種以上の混合体として使用することができる。耐熱性の観点から、ビスフェノールA型、ビスフェノールF型、ナフタレン型、フルオレン型、アダマンタン型の(メタ)アクリレート、あるいはイソシアヌル酸骨格を有する(メタ)アクリレートが好ましい。なお、(メタ)アクリレートとはアクリレート及びそれに対応するメタクリレートを示す。
(b)成分の含有量は、接着剤の全体を100質量部としたときに、10〜50質量部が好ましく、15〜40質量部がより好ましい。(b)成分の含有量が10質量部未満の場合、硬化成分が少な過ぎるため、硬化後も樹脂の流動を十分に制御することが難しくなる傾向があり、一方、当該含有量が50質量部超では硬化物が硬くなり過ぎるため、PKGの反りが大きくなる傾向がある。
(a)成分に対する(b)成分の含有割合は、特に制限されないが、(a)成分を1質量部としたときに、(b)成分は0.01〜10質量部であることが好ましく、0.05〜5質量部であることがより好ましく、0.1〜5質量部であることがさらに好ましい。(b)成分の含有割合が0.01質量部より小さいと硬化性が低下し、接着力が低下する恐れがあり、10質量部より大きいとフィルム形成性が低下する恐れがある。
(b)成分は室温(25℃)で固形であることが好ましい。液状に比べて固形の方が、耐熱性の観点からボイドが発生し難く、また、硬化前(Bステージ)の接着剤の粘性(タック)が小さく取り扱いに優れる。
(b)成分としては、3官能以下の(メタ)アクリレートが好ましい。4官能以上の(メタ)アクリレートであると、官能基数が多過ぎるため、短時間での硬化が十分に進行せず、硬化反応率が低下し易い(硬化のネットワークが急速に進み、未反応基が残存し易い)傾向がある。
(c)成分:過酸化物
(c)成分としては、熱によるラジカル発生剤又は光によるラジカル発生剤として機能するものが挙げられるが、熱ラジカル発生剤として機能する過酸化物の方が、取り扱い性の観点から好ましい。
熱ラジカル発生剤としては、取り扱い性及び保存安定性に優れる観点から、有機過酸化物が好ましい。有機過酸化物としては、ケトンパーオキサイド、パーオキシケタール、ハイドロパーオキサイド、ジアルキルパーオキサイド、ジアシルパーオキサイド、パーオキシジカーボネイト、パーオキシエステル等が挙げられる。保存安定性の観点から、ハイドロパーオキサイド、ジアルキルパーオキサイド、パーオキシエステルが好ましい。さらに、耐熱性の観点から、ハイドロパーオキサイド、ジアルキルパーオキサイドが好ましい。これらは単独又は2種以上の混合体として使用することができる。
(c)成分の含有量は、(b)成分100質量%に対して0.5〜10質量%が好ましく、1〜5質量%がさらに好ましい。(c)成分の含有量が0.5質量%未満の場合、十分に硬化が進行し難い傾向があり、10質量%超の場合、硬化が急激に進行し、反応点が多くなるため、分子鎖が短くなったり未反応基が残存したりすることにより、ボイド発生や信頼性が低下し易い傾向がある。
200℃(はんだ溶融温度以下)で5秒加熱した時の接着剤の硬化反応率は80%以上が好ましく、90%以上がより好ましい。当該硬化反応率が80%より低いと、接続時(はんだ溶融温度以上)ではんだが飛散、流動し易くなるため、接続不良、絶縁信頼性不良が発生し易い傾向がある。
硬化系としてはラジカル重合を用いたものが好ましい。アニオン重合を用いた場合、例えばエポキシ樹脂等を含有すると、硬化反応率を80%以上にする事が難しい。本実施形態においては、アクリル硬化系とエポキシ硬化系の併用系よりも、主としてアクリル硬化系のみを用いたものが好ましい。すなわち、アクリル硬化系のアクリレート80質量部に対して、エポキシ硬化系のエポキシ樹脂は20質量部以下が好ましく、0質量部(無添加)がより好ましい。
また、例えば(a)成分に代えて重量平均分子量が10000より小さいエポキシ樹脂と硬化促進剤、(b)成分、及び(c)成分を併用して用いると硬化反応率が低下するだけでなく、接着力も低下する。
(d)成分:第1級アミン化合物及び/又は第2級アミン化合物
(d)成分としては、特に制限されないが、例えば、アミン系硬化剤やイミダゾール系硬化剤が挙げられる。
アミン系硬化剤としては、例えばジシアンジアミドを使用することができる。
イミダゾール系硬化剤としては、例えば、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、2−ウンデシルイミダゾール、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−ウンデシルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−エチル−4’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジンイソシアヌル酸付加体、2−フェニルイミダゾールイソシアヌル酸付加体、2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、及び、エポキシ樹脂とイミダゾール類の付加体が挙げられる。これらの中でも、優れた硬化性、保存安定性及び接続信頼性の観点から、2−ウンデシルイミダゾール、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジンイソシアヌル酸付加体、2−フェニルイミダゾールイソシアヌル酸付加体、2−フェニル−4,5−ジヒドロキシメチルイミダゾール及び2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾールが好ましい。これらは単独で又は2種以上を併用して用いることができる。また、これらをマイクロカプセル化した潜在性硬化剤としてもよい。
(d)成分の含有量は、(a)成分100質量部に対して、0.1〜40質量部が好ましく、0.5〜20質量部がより好ましい。当該含有量が0.1質量部未満であると接着力向上効果を十分に得られ難く、また、40質量部超であると保存安定性が低下し易い傾向がある。
本実施形態の半導体用接着剤にはフラックス成分、すなわち、フラックス活性(酸化物や不純物を除去する活性)を示す化合物であるフラックス活性剤を含有することができる。フラックス活性剤としては、イミダゾール類やアミン類のように非共有電子対を有する含窒素化合物(ただし、(d)成分に含まれるものを除く)、カルボン酸類、フェノール類及びアルコール類が挙げられる。なお、アルコール類に比べて有機酸の方がフラックス活性を強く発現し、接続性を向上し易い。
本実施形態の接着剤には、粘度や硬化物の物性を制御するため、及び、半導体装置を製造した際のボイドの発生や吸湿率の抑制のために、フィラを配合してもよい。絶縁性無機フィラとしては、例えば、ガラス、シリカ、アルミナ、酸化チタン、カーボンブラック、マイカ、窒化ホウ素等が挙げられ、その中でも、取り扱い性、加工性(汎用性)の観点から、シリカ、アルミナ、酸化チタン、窒化ホウ素が好ましく、樹脂への分散性、易粒径制御性の観点から、シリカ、アルミナ、窒化ホウ素がより好ましい。ウィスカーとしてはホウ酸アルミニウム、チタン酸アルミニウム、酸化亜鉛、珪酸カルシウム、硫酸マグネシウム、窒化ホウ素等が挙げられる。樹脂フィラとしては、ポリウレタン、ポリイミド、メタクリル酸メチル樹脂、メタクリル酸メチル−ブタジエン−スチレン共重合樹脂(MBS)、などを用いることができる。これらのフィラ及びウィスカーは単独又は2種以上の混合体として使用することもできる。フィラの形状、粒径、及び配合量については、特に制限されない。
分散性や接着力向上の観点から、フィラは表面処理フィラであることが好ましい。表面処理としては、グリシジル系(エポキシ系)、アミン系、フェニル系、フェニルアミノ系、(メタ)アクリル系、ビニル系処理が挙げられる。特に、分散性、流動性、接着力の観点から、グリシジル系、フェニルアミノ系、(メタ)アクリル系処理が好ましい。保存安定性の観点からは、フェニル系、(メタ)アクリル系処理が好ましい。なお、上記処理は、その表面処理のし易さから、シラン処理が好ましい(エポキシシラン系、アミノシラン系、(メタ)アクリルシラン系等)。
フィラの粒径に関しては、フリップチップ接続時のかみ込み防止の観点から、平均粒径が1.5μm以下が好ましく、さらに視認性(透明性)の観点から、平均粒径が1.0μm以下がより好ましい。また、高粘度化による接続不良を抑制するという観点から、フィラの平均粒径は0.01μm以上であることが好ましい。フィラの平均粒径は、例えば、粒度分布計(SHIMADZU製、SALD−7500nano)を用いて測定することができる。
樹脂フィラは無機フィラに比べて、260℃等の高温で柔軟性を付与することができるため、耐リフロ性向上に適している。また、柔軟性付与のため、フィルム形成性向上にも効果がある。
絶縁信頼性の観点から、フィラは絶縁性であることが好ましい。すなわち、銀フィラ、はんだフィラ等導電性の金属フィラは含有していないことが好ましい。
フィラの含有量は、接着剤の固形分全体を基準として、30〜90質量%が好ましく、40〜80質量%がより好ましい。当該含有量が30質量%未満では放熱性が低く、また、ボイド発生、吸湿率が大きくなる等の傾向がある。一方、当該含有量が90質量%を超えると、粘度が高くなって接着剤の流動性の低下や接続部へのフィラの噛み込み(トラッピング)が生じ、接続信頼性が低下する傾向がある。
本実施形態の接着剤には、さらにイオントラッパー、酸化防止剤、チタンカップリング剤、レベリング剤配合してもよい。これらは1種を単独で用いてもよいし、2種以上組み合わせて用いてもよい。これらの配合量については、各添加剤の効果が発現するように適宜調整すればよい。
本実施形態の接着剤は200℃以上の高温での圧着が可能である。また、はんだ等金属を溶融させて接続を形成するフリップチップPKGではより効果を発現する。
本実施形態の接着剤はフィルム状であることが好ましい。フィルム状であると生産性が向上する。
<半導体用接着剤の製造方法>
本実施形態の接着剤(フィルム状)の製造方法を以下に示す。まず、(a)成分〜(d)成分、フィラ、その他添加剤等を有機溶媒中に加え、攪拌混合、混錬などにより、溶解又は分散させて、樹脂ワニスを調製する。その後、離型処理を施した基材フィルム上に、樹脂ワニスをナイフコーター、ロールコーター、アプリケーター、ダイコーター、コンマコーター等を用いて塗布した後、加熱により有機溶媒を減少させて、基材フィルム上にフィルム状接着剤を形成することができる。あるいは、樹脂ワニスをウエハなどにスピンコートして膜を形成して、その後、加熱により有機溶媒を減少させることにより、ウエハ上に直接接着剤を形成してもよい。
基材フィルムとしては、有機溶媒を揮発させる際の加熱条件に耐え得る耐熱性を有するものであれば特に制限はなく、ポリエステルフィルム、ポリプロピレンフィルム、ポリエチレンテレフタレートフィルム、ポリイミドフィルム、ポリエーテルイミドフィルム、ポリエーテルナフタレートフィルム、メチルペンテンフィルム等が例示できる。基材フィルムは、これらのフィルムからなる単層のものに限られず、2種以上の材料からなる多層フィルムであってもよい。
塗布後の樹脂ワニスから有機溶媒を揮発させる際の条件は、具体的には、50〜200℃で、0.1〜90分間の加熱を行うことが好ましい。実装後のボイドや粘度調整に影響がなければ、有機溶媒が1.5%以下まで揮発する条件とすることが好ましい。
<半導体装置>
本実施形態の接着剤を用いて製造される半導体装置について、図1及び図2を用いて以下説明する。図1は半導体チップと基板間で接続が行われる場合、図2は半導体チップ間で接続が行われる場合の断面構造を示している。図1は、半導体装置の一実施形態を示す模式断面図である。図1(a)に示す半導体装置100は、互いに対向する半導体チップ10及び基板(回路配線基板)20と、半導体チップ10及び基板20の互いに対向する面にそれぞれ配置された配線15と、半導体チップ10及び基板20の配線15を互いに接続する接続バンプ30と、半導体チップ10及び基板20間の空隙に隙間なく充填された接着剤層40とを有している。半導体チップ10及び基板20は、配線15及び接続バンプ30によりフリップチップ接続されている。配線15及び接続バンプ30は、接着剤層40により封止されており外部環境から遮断されている。
図1(b)に示す半導体装置200は、互いに対向する半導体チップ10及び基板20と、半導体チップ10及び基板20の互いに対向する面にそれぞれ配置されたバンプ32と、半導体チップ10及び基板20間の空隙に隙間なく充填された接着剤層40とを有している。半導体チップ10及び基板20は、対向するバンプ32が互いに接続されることによりフリップチップ接続されている。バンプ32は、接着剤層40により封止されており外部環境から遮断されている。半導体装置100、200において接着剤層40は、本実施形態の接着剤の硬化物である。
図2は、半導体装置の他の一実施形態を示す模式断面図である。図2(a)に示す半導体装置300は、2つの半導体チップ10が配線15及び接続バンプ30によりフリップチップ接続されている点を除き、半導体装置100と同様である。図2(b)に示す半導体装置400は、2つの半導体チップ10がバンプ32によりフリップチップ接続されている点を除き、半導体装置200と同様である。
このように、接続部はバンプと配線、バンプとバンプによる金属接合のどちらでもよい。接着剤を介した電気的な接続を必要とするフリップチップ接続の半導体装置の製造のために、本実施形態の接着剤を用いることができる。
半導体チップ10としては、特に限定はなく、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体、ガリウムヒ素、インジウムリン等の化合物半導体などを用いることができる。
基板20(半導体基板ともいう)としては、回路基板であれば特に制限はなく、ガラスエポキシ樹脂、ポリイミド、ポリエステル、セラミック、エポキシ樹脂、ビスマレイミドトリアジン等を主な成分とする絶縁基板の表面に、金属膜の不要な個所をエッチング除去して形成された配線15(配線パターン)を有する回路基板、上記絶縁基板の表面に金属めっき等によって配線15が形成された回路基板、上記絶縁基板の表面に導電性物質を印刷して配線15が形成された回路基板などを用いることができる。
配線15やバンプ32(導電性突起)等の接続部は、主成分として、金、銀、銅、はんだ(主成分は、例えばスズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅、スズ−銀−銅)、ニッケル、スズ、鉛等を含有しており、複数の金属を含有していてもよい。
上記金属の中でも、接続部の電気伝導性・熱伝導性に優れたパッケージとする観点から、金、銀及び銅が好ましく、銀及び銅がより好ましい。安価であることによりコストが低減されたパッケージとする観点から、銀、銅及びはんだが好ましく、銅及びはんだがより好ましく、はんだが更に好ましい。室温において金属の表面に酸化膜が形成されると、生産性が低下する場合やコストが増加する場合があるため、酸化膜の形成を抑制する観点から、金、銀、銅及びはんだが好ましく、金、銀及びはんだがより好ましく、金及び銀が更に好ましい。
上記配線15及びバンプ32の表面には、金、銀、銅、はんだ(主成分は、例えば、スズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅、スズ−銀−銅)、スズ、ニッケル等を主な成分とする金属層が、例えばめっきにより形成されていてもよい。この金属層は、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。また、上記金属層は、単層又は複数の金属層が積層された構造を有していてもよい。
半導体装置100〜400に示すような構造(パッケージ)が複数積層されていてもよい。この場合、半導体装置100〜400は、金、銀、銅、はんだ(主成分は、例えばスズ−銀、スズ−鉛、スズ−ビスマス、スズ−銅、スズ−銀−銅)、スズ、ニッケル等を含むバンプや配線で互いに電気的に接続されていてもよい。
半導体装置を複数積層する手法としては、図3に示すように、例えばTSV(Through−Silicon Via)技術が挙げられる。TSV技術では、半導体用接着剤を半導体チップ間に介してフリップチップ接続又は積層する。図3は、半導体装置の他の一実施形態を示す模式断面図であり、TSV技術を用いた半導体装置である。図3に示す半導体装置500では、インターポーザ50上に形成された配線15が半導体チップ10の配線15と接続バンプ30を介して接続されることにより、半導体チップ10とインターポーザ50とはフリップチップ接続されている。半導体チップ10とインターポーザ50との間の空隙には接着剤層40が隙間なく充填されている。上記半導体チップ10におけるインターポーザ50と反対側の表面上には、配線15、接続バンプ30及び接着剤層40を介して半導体チップ10が繰り返し積層されている。半導体チップ10の表裏におけるパターン面の配線15は、半導体チップ10の内部を貫通する孔内に充填された貫通電極34により互いに接続されている。貫通電極34の材質としては、銅、アルミニウム等を用いることができる。
このようなTSV技術により、通常は使用されない半導体チップの裏面からも信号を取得することが可能となる。さらには、半導体チップ10内に貫通電極34を垂直に通すため、対向する半導体チップ10間や、半導体チップ10及びインターポーザ50間の距離を短くし、柔軟な接続が可能である。本実施形態の半導体用接着剤は、このようなTSV技術において、対向する半導体チップ10間や、半導体チップ10及びインターポーザ50間の半導体用接着剤として適用することができる。
エリヤバンプチップ技術等の自由度の高いバンプ形成方法では、インターポーザを介さないでそのまま半導体チップをマザーボードに直接実装できる。本実施形態の半導体用接着剤は、このような半導体チップをマザーボードに直接実装する場合にも適用することができる。本実施形態の半導体用接着剤は、2つの配線回路基板を積層する場合に、基板間の空隙を封止する際にも適用することができる。
<半導体装置の製造方法>
本実施形態の半導体装置の製造方法は、例えば、半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置の製造方法であって、上記半導体用接着剤によって前記接続部の少なくとも一部を封止する工程を備える。
なお、このような観点から、本実施形態の半導体接着剤は、接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの接続部が互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの接続部が互いに電気的に接続された半導体装置において、接続部の少なくとも一部の封止に用いられる、半導体用接着剤ということもできる。
本実施形態の半導体装置の製造方法について、図4を用いて以下説明する。図4は、半導体装置の製造方法の一実施形態を模式的に示す工程断面図である。図4に示す製造方法は、基板上に銅配線が形成され、半導体チップに銅ピラー及びはんだ(以下はんだバンプ)が形成されているパッケージを製造する方法であり得る。
まず、図4(a)に示すように、配線15を有する基板20上に、接続バンプ30を形成する位置に開口を有するソルダーレジスト60を形成する。このソルダーレジスト60は必ずしも設ける必要はない。しかしながら、基板20上にソルダーレジスト60を設けることにより、配線15間のブリッジの発生を抑制し、接続信頼性・絶縁信頼性を更に向上させることができる。ソルダーレジスト60は、例えば、市販のパッケージ用ソルダーレジストインキを用いて形成することができる。市販のパッケージ用ソルダーレジストインキとしては、具体的には、SRシリーズ(日立化成株式会社製、商品名)及びPSR4000−AUSシリーズ(太陽インキ製造株式会社製、商品名)が挙げられる。
次に、図4(a)に示すように、ソルダーレジスト60の開口に接続バンプ30を形成する。そして、図4(b)に示すように、接続バンプ30及びソルダーレジスト60が形成された基板20上に、フィルム状の半導体用接着剤(以下、場合により「フィルム状接着剤」という。)41を貼付する。フィルム状接着剤41の貼付は、加熱プレス、ロールラミネート、真空ラミネート等によって行うことができる。フィルム状接着剤41の供給面積や厚みは、半導体チップ10及び基板20のサイズや、接続バンプ30の高さによって適宜設定される。
上記のとおりフィルム状接着剤41を基板20に貼り付けた後、半導体チップ10の配線15と接続バンプ30とをフリップチップボンダー等の接続装置を用いて位置合わせする。続いて、半導体チップ10と基板20とを接続バンプ30の融点以上の温度で加熱しながら圧着し、図4(c)に示すように、半導体チップ10と基板20とを接続すると共に、フィルム状接着剤41の硬化物である接着剤層40によって、半導体チップ10及び基板20間の空隙を封止充填する。以上により、半導体装置600が得られる。
本実施形態の半導体装置の製造方法では、位置合わせをした後に仮固定し(半導体用接着剤を介している状態)、リフロー炉で加熱処理することによって、接続バンプ30を溶融させて半導体チップ10と基板20とを接続してもよい。仮固定の段階では、金属接合を形成することが必ずしも必要ではないため、上記の加熱しながら圧着する方法に比べて低荷重、短時間、低温度による圧着でよく、生産性が向上すると共に接続部の劣化を抑制することができる。
半導体チップ10と基板20とを接続した後、オーブン等で加熱処理を行って接続信頼性・絶縁信頼性を更に高めてもよい。加熱温度としては、フィルム状接着剤の硬化が進行する温度が好ましく、完全に硬化する温度がより好ましい。加熱温度及び加熱時間は適宜設定される。
本実施形態の半導体装置の製造方法では、フィルム状接着剤41を半導体チップ10に貼付した後に基板20を接続してもよい。また、半導体チップ10及び基板20を配線15及び接続バンプ30により接続した後、半導体チップ10及び基板20間の空隙にペースト状の半導体用接着剤を充填し、硬化させてもよい。
生産性が向上する観点から、複数の半導体チップ10が連結した半導体ウエハに半導体用接着剤を供給した後、ダイシングして個片化することによって、半導体チップ10上に半導体用接着剤が供給された構造体を得てもよい。半導体用接着剤がペースト状の場合は、特に制限されるものではないが、スピンコート等の塗布方法により、半導体チップ10上の配線やバンプを埋め込み、厚みを均一化させればよい。この場合、樹脂の供給量が一定となるため生産性が向上すると共に、埋め込み不足によるボイドの発生及びダイシング性の低下を抑制することができる。一方、半導体用接着剤がフィルム状の場合は、特に制限されるものではないが、加熱プレス、ロールラミネート及び真空ラミネート等の貼付方式により半導体チップ10上の配線やバンプを埋め込むようにフィルム状の半導体用接着剤を供給すればよい。この場合、樹脂の供給量が一定となるため生産性が向上し、埋め込み不足によるボイドの発生及びダイシング性の低下を抑制することができる。
接続荷重は、接続バンプ30の数や高さのばらつき、接続バンプ30、又は、接続部のバンプを受ける配線の加圧による変形量を考慮して設定される。接続温度は、接続部の温度が接続バンプ30の融点以上であることが好ましいが、それぞれの接続部(バンプや配線)の金属接合が形成される温度であればよい。接続バンプ30がはんだバンプである場合は、約240℃以上が好ましい。
接続時の接続時間は、接続部の構成金属により異なるが、生産性が向上する観点から短時間であるほど好ましい。接続バンプ30がはんだバンプである場合、接続時間は、20秒以下が好ましく、10秒以下がより好ましく、5秒以下が更に好ましい。銅−銅又は銅−金の金属接続の場合、接続時間は60秒以下が好ましい。
上述した様々なパッケージ構造のフリップチップ接続部においても、本実施形態の半導体用接着剤は、優れた耐リフロー性及び接続信頼性を示す。
フィルム状接着剤の供給面積や厚みは、半導体チップ又は基板のサイズやバンプ高さなどによって適宜設定される。フィルム状接着剤は半導体チップに貼付してもよく、半導体ウエハにフィルム状接着剤を貼付した後、ダイシングして、半導体チップに個片化することによって、フィルム状接着剤を貼付した半導体チップを作製してもよい。フィルム状接着剤を基板又は半導体チップに貼り付けた後、半導体チップのはんだバンプと基板の銅配線をフリップチップボンダーなどの接続装置を用いて、位置合わせした後、半導体チップと基板をはんだバンプの融点以上の温度で加熱しながら押し付けて(接続部にはんだを用いる場合は、はんだ部分に240℃以上かかることが好ましい)、半導体チップと基板を接続するとともに、フィルム状接着剤によって半導体チップと基板の間の空隙を封止充てんすることができる。接続荷重は、バンプ数に依存するが、バンプの高さばらつき吸収や、バンプ変形量の制御を考慮して設定される。接続時間は生産性向上の観点から、短時間であるほど好ましく、はんだを溶融させ、酸化膜や表面の不純物を除去し、金属接合を接続部に形成する方が好ましい。
位置合わせをした後、仮固定して、リフロー炉で加熱処理することによってはんだバンプを溶融させて半導体チップと基板を接続することによって半導体装置を製造してもよい。仮固定は、金属接合を形成する必要性が顕著に要求されないため、上述の本圧着に比べて低荷重、短時間、低温度でもよく、生産性向上、接続部の劣化防止等メリットが生じる。半導体チップと基板を接続した後、オーブン等で加熱処理を行って、半導体用接着剤を硬化させてもよい。加熱温度は、半導体用接着剤の硬化が進行し、好ましくは完全に硬化することであり、加熱温度、加熱時間は適宜設定すればよい。
短時間圧着とは、接続形成時間(本圧着時間)中に、接続部に、はんだであれば240℃以上かかる時間が5秒以下であることをいう。この時間は好ましくは3秒以下、さらに好ましくは2秒以下である。本圧着時間は10秒以下が好ましく、さらに好ましくは5秒以下である。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではない。
以下、実施例を挙げて本発明についてさらに具体的に説明する。ただし、本発明はこれら実施例に限定されるものではない。
各実施例及び比較例で使用した化合物は以下のとおりである。
(i)5個以上のグリシジル基を有し、かつ分子量が10000以上の高分子量成分(高分子量成分A)
・アクリルゴム(日立化成株式会社製、KH−CT865、Tg:0〜12℃、Mw:450000〜650000、グリシジル基:約100〜250個)
(ii)5個未満のグリシジル基を有し、かつ分子量が10000以上の高分子量成分(高分子量成分B)
・フェノキシ樹脂(東都化成株式会社製、ZX1356−2、Tg:約71℃、Mw:約63000、グリシジル基:約3〜4個)
(iii)5個以上のグリシジル基を有し、かつ分子量が10000未満の成分(エポキシ樹脂)
・トリフェノールメタン骨格含有多官能固形エポキシ樹脂(ジャパンエポキシレジン株式会社製、EP1032H60、グリシジル基:約5〜12個)
(iv)(メタ)アクリレート
・フルオレン骨格アクリレート(大阪ガスケミカル株式会社、EA0200、2官能基)
(v)過酸化物
・ジクミル過酸化物(日油株式会社、パークミルD)
(vi)第1級アミン化合物又は第2級アミン化合物(アミン化合物A)
・2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン(四国化成株式会社製、2MZA)
・2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジンイソシアヌル酸付加体(四国化成株式会社製、2MAOK)
・2−フェニル−4,5−ジヒドロキシメチルイミダゾール(四国化成株式会社製、2PHZ)
(vii)第1級アミン化合物及び第2級アミン化合物ではないアミン化合物(アミン化合物B)
・1−シアノエチル−2−メチルイミダゾール(四国化成株式会社製、2MZ−CN)
・1−シアノエチル−2−フェニルイミダゾール(四国化成株式会社製、2PZ−CN)
(viii)無機フィラ
・シリカフィラ(株式会社アドマテックス、SE2050、平均粒径0.5μm)
・メタクリル表面処理ナノシリカフィラ(株式会社アドマテックス、YA050C−SM、平均粒径約50nm)
(ix)樹脂フィラ
・有機フィラ(ロームアンドハースジャパン(株)社製、EXL−2655:コアシェルタイプ有機微粒子、平均粒径約0.05μm)
(x)カップリング剤
・3−メタクリロキシプロピルトリエトキシキシシラン(信越化学工業株式会社、KBE−503)
<フィルム状半導体用接着剤の作製>
(実施例1)
表1に示す質量割合のアクリレート(EA0200)、カップリング剤(KBE−503)、無機フィラ(SE2050、YA050C−SM)、樹脂フィラ(EXL−2655)、及びアミン化合物A(2MZA)に対し、NV60%(溶媒40質量%に対し、液状成分、固形成分、フィラ等の接着剤を構成する成分全てが60質量%)になるように有機溶媒(メチルエチルケトン)を添加した。その後、Φ1.0mm及びΦ2.0mmのビーズを固形分と同質量加え、ビーズミル(フリッチュ・ジャパン株式会社製、遊星型微粉砕機P−7)で30分撹拌した。その後、高分子量成分A(KH−CT865)を加え、再度、ビーズミルで30分撹拌した。撹拌後、硬化剤(ジクミル過酸化物)を添加して攪拌し、その後攪拌に用いたビーズをろ過によって除去し、樹脂ワニスを得た。
作製した樹脂ワニスを、表面が離型処理された基材フィルム上に小型精密塗工装置(廉井精機)で塗工し、塗工された樹脂ワニスをクリーンオーブン(ESPEC製)で乾燥(70℃/10min)することで、フィルム状半導体用接着剤を得た。
(その他の実施例及び比較例)
使用した材料を表1に示すように変更したことを除いては、実施例1と同様にして、フィルム状半導体用接着剤を得た。
Figure 2017122193
<評価>
各実施例及び比較例で得られたフィルム状半導体用接着剤を以下のとおり評価した。結果を表2に示す。
(1)半導体装置の製造方法
作製したフィルム状接着剤を切り抜き(8mm×8mm×0.045mm)、ガラスエポキシ基板(ガラスエポキシ基材:420μm厚、銅配線:9μm厚、ピッチ80μm、銅配線と銅配線の間隔は40μm)上に、真空ラミネーター(ニチゴモートン製、V130)を用いて80℃/60秒で貼付し、はんだバンプ付き半導体チップ(チップサイズ:7.3mm×7.3mm×0.15mm、バンプ高さ:銅ピラー+はんだ計約45μm、バンプ数328、窒化膜コーティング)をFCB3(パナソニック製)で実装した(実装条件:圧着ヘッド温度130℃/1秒+250℃/4秒、75N)。半導体装置は、図4(c)と同様の断面を有していた。ステージ温度は80℃とした。
(2)ボイド評価
上記の圧着後の半導体装置のサンプルの外観画像を、超音波映像診断装置(Insight−300、インサイト製)によって撮影した。スキャナGT−9300UF(EPSON社製)でチップ上の接着剤層の画像を取り込み、画像処理ソフトAdobe Photoshop(登録商標)を用いて、色調補正、二階調化によりボイド部分を識別し、ヒストグラムによりボイド部分の占める割合を算出した。チップ上の接着剤層の面積を100%とした。ボイド発生率が10%以下である場合を「A:良好」、ボイド発生率が10%より多い場合を「B:不良」とした。
(3)接続評価
ガラスエポキシ基板とはんだバンプ付き半導体チップ(デイジーチェーン接続)とを上記のとおりFCB3で実装した後に、マルチメータ(ADVANTEST製、R6871E)を用いて初期導通の可否を測定した。初期接続抵抗値が10.0〜15.0Ωである場合を「A:接続良好」、それ以外である場合を「B:接続不良」と評価した。
(4)接着力評価
作製したフィルム状接着剤を切り抜き(5mm×5mm×0.045mm)、上側シリコンチップ(5mm×5mm×0.725mm、窒化膜コーティング)に真空ラミネータを用いて80℃/60秒で貼付け、さらに熱圧着試験機(日立化成テクノプラント株式会社製)を用いて下側シリコンチップ(10mm×8mm×0.725mm、窒化膜コーティング)に圧着して積層体を得た(圧着条件:180℃/5秒+250℃/5秒、0.5MPa)。次に、積層体をクリーンオーブン(ESPEC製)中でアフターキュアした(175℃/2時間)。その後、積層体を85℃/85%の恒温恒湿器(ESPEC製、PR−2KP)に24時間放置した後取り出し、260℃のホットプレート上で接着力測定装置(DAGE社製、万能型ボンドテスタDAGE4000型)を用いて、吸湿後の接着剤の接着力を測定した(測定条件:基板からのツール高さ0.05mm、ツール速度0.05mm/秒)。接着力が15kg以上である場合を「A」、10kg以上15kg未満である場合を「B」、10kg未満である場合を「C」と評価した。
(5)耐リフロ性評価
(1)で作製したパッケージ(半導体装置)を封止材(日立化成製、CEL9750ZHF10)を用いて、モールドした(条件:180℃/6.75MPa/90秒)。次に、クリーンオーブン(ESPEC製)中で175℃で5時間アフターキュアを行った。その後、JEDEC level 2条件にて、高温吸湿後の耐リフロ性(FURUKAWA ELECTRIC製、SALAMANDER)評価を行った。評価に際しては、サンプルをリフロ炉に3回通した。リフロ炉を通した後であっても、剥離なく接続良好である場合を「A」、剥離や接続不良が生じた場合を「B」と評価した。接続評価方法は(3)と同様の方法で行った。
Figure 2017122193
本発明の半導体用接着剤は、アクリル硬化系接着剤でありながら、耐リフロ性及び接続特性に優れ、ボイドや剥離の発生を抑制することができる。
10…半導体チップ、15…配線(接続部)、20…基板(配線回路基板)、30…接続バンプ、32…バンプ(接続部)、34…貫通電極、40…接着剤層、41…半導体用接着剤(フィルム状接着剤)、50…インターポーザ、60…ソルダーレジスト、100,200,300,400,500,600…半導体装置。

Claims (6)

  1. (a)5個以上のグリシジル基を有し、かつ重量平均分子量が10000以上の高分子量成分、
    (b)(メタ)アクリレート、
    (c)過酸化物、並びに
    (d)第1級アミン化合物及び/又は第2級アミン化合物、
    を含有する半導体用接着剤。
  2. 前記(a)成分の重量平均分子量が30000以上であり、かつガラス転移温度が100℃以下である、請求項1に記載の半導体用接着剤。
  3. 前記(d)成分がイミダゾールである、請求項1又は2に記載の半導体用接着剤。
  4. フィルム状である、請求項1〜3のいずれか一項に記載の半導体用接着剤。
  5. 請求項1〜4のいずれか一項に記載の半導体用接着剤であって、
    接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの前記接続部が互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの前記接続部が互いに電気的に接続された半導体装置において、前記接続部の少なくとも一部の封止に用いられる、半導体用接着剤。
  6. 接続部を有する半導体チップ及び接続部を有する配線回路基板を備え、それぞれの前記接続部が互いに電気的に接続された半導体装置、又は、接続部を有する複数の半導体チップを備え、それぞれの前記接続部が互いに電気的に接続された半導体装置の製造方法であって、
    請求項1〜5のいずれか一項に記載の半導体用接着剤によって、前記接続部の少なくとも一部を封止する工程を備える、半導体装置の製造方法。
JP2016002615A 2016-01-08 2016-01-08 半導体用接着剤及び半導体装置の製造方法 Pending JP2017122193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016002615A JP2017122193A (ja) 2016-01-08 2016-01-08 半導体用接着剤及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016002615A JP2017122193A (ja) 2016-01-08 2016-01-08 半導体用接着剤及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2017122193A true JP2017122193A (ja) 2017-07-13

Family

ID=59306495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016002615A Pending JP2017122193A (ja) 2016-01-08 2016-01-08 半導体用接着剤及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2017122193A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200105150A (ko) 2019-02-28 2020-09-07 주식회사 케이씨씨 접착제 조성물
KR20220168487A (ko) 2021-06-16 2022-12-23 주식회사 이엔에프테크놀로지 이중경화형 에폭시 접착제 조성물 및 이의 경화물
JP7363798B2 (ja) 2018-10-02 2023-10-18 株式会社レゾナック 半導体用接着剤、半導体装置の製造方法及び半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012184288A (ja) * 2011-03-03 2012-09-27 Hitachi Chemical Co Ltd 回路接続用接着剤、回路接続用接着シート及び半導体装置の製造方法
JP2013087149A (ja) * 2011-10-14 2013-05-13 Dainippon Printing Co Ltd 感光性樹脂組成物及び粘接着シート
WO2015045878A1 (ja) * 2013-09-27 2015-04-02 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012184288A (ja) * 2011-03-03 2012-09-27 Hitachi Chemical Co Ltd 回路接続用接着剤、回路接続用接着シート及び半導体装置の製造方法
JP2013087149A (ja) * 2011-10-14 2013-05-13 Dainippon Printing Co Ltd 感光性樹脂組成物及び粘接着シート
WO2015045878A1 (ja) * 2013-09-27 2015-04-02 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7363798B2 (ja) 2018-10-02 2023-10-18 株式会社レゾナック 半導体用接着剤、半導体装置の製造方法及び半導体装置
KR20200105150A (ko) 2019-02-28 2020-09-07 주식회사 케이씨씨 접착제 조성물
KR20220168487A (ko) 2021-06-16 2022-12-23 주식회사 이엔에프테크놀로지 이중경화형 에폭시 접착제 조성물 및 이의 경화물

Similar Documents

Publication Publication Date Title
TWI714653B (zh) 半導體用接著劑、製造半導體裝置的方法
JP6477971B2 (ja) 半導体装置の製造方法
JP2017220519A (ja) 半導体装置の製造方法
JP2017045891A (ja) 半導体装置及びそれを製造する方法
JP2019137866A (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP2022186809A (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
JP2024023787A (ja) 半導体装置の製造方法
JP2017122193A (ja) 半導体用接着剤及び半導体装置の製造方法
JP6859708B2 (ja) 半導体装置を製造する方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
WO2019123518A1 (ja) 半導体装置、半導体装置の製造方法及び接着剤
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP6690308B2 (ja) 半導体装置を製造する方法
JP2017103289A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2017218532A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2017203138A (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP2022043572A (ja) 半導体装置の製造方法
JP2017103303A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2017103304A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
TW202410369A (zh) 半導體用膜狀接著劑、半導體裝置的製造方法及半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200414