JP3423930B2 - バンプ形成方法、電子部品、および半田ペースト - Google Patents
バンプ形成方法、電子部品、および半田ペーストInfo
- Publication number
- JP3423930B2 JP3423930B2 JP2000363235A JP2000363235A JP3423930B2 JP 3423930 B2 JP3423930 B2 JP 3423930B2 JP 2000363235 A JP2000363235 A JP 2000363235A JP 2000363235 A JP2000363235 A JP 2000363235A JP 3423930 B2 JP3423930 B2 JP 3423930B2
- Authority
- JP
- Japan
- Prior art keywords
- coating layer
- opening
- substrate
- bump
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000679 solder Inorganic materials 0.000 title claims description 421
- 238000000034 method Methods 0.000 title claims description 179
- 239000011247 coating layer Substances 0.000 claims description 293
- 239000000758 substrate Substances 0.000 claims description 243
- 239000000843 powder Substances 0.000 claims description 143
- 239000002904 solvent Substances 0.000 claims description 110
- 229910052751 metal Inorganic materials 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 62
- 239000002245 particle Substances 0.000 claims description 58
- 230000008018 melting Effects 0.000 claims description 52
- 238000002844 melting Methods 0.000 claims description 52
- 230000004907 flux Effects 0.000 claims description 43
- 238000010438 heat treatment Methods 0.000 claims description 39
- 239000010410 layer Substances 0.000 claims description 37
- 238000009835 boiling Methods 0.000 claims description 36
- 239000012190 activator Substances 0.000 claims description 35
- 239000007864 aqueous solution Substances 0.000 claims description 34
- 238000011049 filling Methods 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 26
- 239000000243 solution Substances 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000002861 polymer material Substances 0.000 claims description 4
- 230000002040 relaxant effect Effects 0.000 claims description 4
- 239000011347 resin Substances 0.000 description 60
- 229920005989 resin Polymers 0.000 description 60
- 239000004065 semiconductor Substances 0.000 description 59
- 235000012431 wafers Nutrition 0.000 description 32
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 29
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 29
- 239000000463 material Substances 0.000 description 29
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 29
- 239000003981 vehicle Substances 0.000 description 29
- CXMXRPHRNRROMY-UHFFFAOYSA-N sebacic acid Chemical compound OC(=O)CCCCCCCCC(O)=O CXMXRPHRNRROMY-UHFFFAOYSA-N 0.000 description 22
- 229910052709 silver Inorganic materials 0.000 description 20
- 238000007639 printing Methods 0.000 description 19
- 150000007524 organic acids Chemical class 0.000 description 15
- HZAXFHJVJLSVMW-UHFFFAOYSA-N 2-Aminoethan-1-ol Chemical compound NCCO HZAXFHJVJLSVMW-UHFFFAOYSA-N 0.000 description 11
- SVTBMSDMJJWYQN-UHFFFAOYSA-N 2-methylpentane-2,4-diol Chemical compound CC(O)CC(C)(C)O SVTBMSDMJJWYQN-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 10
- 229920000642 polymer Polymers 0.000 description 10
- 239000004926 polymethyl methacrylate Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910052783 alkali metal Inorganic materials 0.000 description 9
- 229910052736 halogen Inorganic materials 0.000 description 9
- 150000002367 halogens Chemical class 0.000 description 9
- 238000002156 mixing Methods 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 239000004593 Epoxy Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 8
- KDYFGRWQOYBRFD-UHFFFAOYSA-N Succinic acid Natural products OC(=O)CCC(O)=O KDYFGRWQOYBRFD-UHFFFAOYSA-N 0.000 description 8
- WNLRTRBMVRJNCN-UHFFFAOYSA-N adipic acid Chemical compound OC(=O)CCCCC(O)=O WNLRTRBMVRJNCN-UHFFFAOYSA-N 0.000 description 8
- 229940028356 diethylene glycol monobutyl ether Drugs 0.000 description 8
- JCGNDDUYTRNOFT-UHFFFAOYSA-N oxolane-2,4-dione Chemical compound O=C1COC(=O)C1 JCGNDDUYTRNOFT-UHFFFAOYSA-N 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 206010034972 Photosensitivity reaction Diseases 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 238000001816 cooling Methods 0.000 description 7
- 230000036211 photosensitivity Effects 0.000 description 7
- 229920000058 polyacrylate Polymers 0.000 description 7
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 7
- 238000009834 vaporization Methods 0.000 description 7
- 230000008016 vaporization Effects 0.000 description 7
- 150000001340 alkali metals Chemical class 0.000 description 6
- 150000001412 amines Chemical class 0.000 description 6
- 239000002585 base Substances 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 229910052774 Proactinium Inorganic materials 0.000 description 5
- 229940051250 hexylene glycol Drugs 0.000 description 5
- 229910052745 lead Inorganic materials 0.000 description 5
- 239000000178 monomer Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 4
- 229910020816 Sn Pb Inorganic materials 0.000 description 4
- 229910020922 Sn-Pb Inorganic materials 0.000 description 4
- 229910008783 Sn—Pb Inorganic materials 0.000 description 4
- GSEJCLTVZPLZKY-UHFFFAOYSA-N Triethanolamine Chemical compound OCCN(CCO)CCO GSEJCLTVZPLZKY-UHFFFAOYSA-N 0.000 description 4
- 239000001361 adipic acid Substances 0.000 description 4
- 235000011037 adipic acid Nutrition 0.000 description 4
- KDYFGRWQOYBRFD-NUQCWPJISA-N butanedioic acid Chemical compound O[14C](=O)CC[14C](O)=O KDYFGRWQOYBRFD-NUQCWPJISA-N 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 230000001771 impaired effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- -1 polyethylene Polymers 0.000 description 4
- 239000013008 thixotropic agent Substances 0.000 description 4
- RTBFRGCFXZNCOE-UHFFFAOYSA-N 1-methylsulfonylpiperidin-4-one Chemical compound CS(=O)(=O)N1CCC(=O)CC1 RTBFRGCFXZNCOE-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 239000004372 Polyvinyl alcohol Substances 0.000 description 3
- 229920002125 Sokalan® Polymers 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- JFCQEDHGNNZCLN-UHFFFAOYSA-N anhydrous glutaric acid Natural products OC(=O)CCCC(O)=O JFCQEDHGNNZCLN-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000004359 castor oil Substances 0.000 description 3
- 235000019438 castor oil Nutrition 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- ZEMPKEQAKRGZGQ-XOQCFJPHSA-N glycerol triricinoleate Natural products CCCCCC[C@@H](O)CC=CCCCCCCCC(=O)OC[C@@H](COC(=O)CCCCCCCC=CC[C@@H](O)CCCCCC)OC(=O)CCCCCCCC=CC[C@H](O)CCCCCC ZEMPKEQAKRGZGQ-XOQCFJPHSA-N 0.000 description 3
- 239000004584 polyacrylic acid Substances 0.000 description 3
- 229920002451 polyvinyl alcohol Polymers 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 229920001059 synthetic polymer Polymers 0.000 description 3
- 229920003171 Poly (ethylene oxide) Polymers 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229920001519 homopolymer Polymers 0.000 description 2
- 150000003949 imides Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 235000005985 organic acids Nutrition 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000001384 succinic acid Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 2
- 229920003169 water-soluble polymer Polymers 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- GDXHBFHOEYVPED-UHFFFAOYSA-N 1-(2-butoxyethoxy)butane Chemical compound CCCCOCCOCCCC GDXHBFHOEYVPED-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- ULQISTXYYBZJSJ-UHFFFAOYSA-N 12-hydroxyoctadecanoic acid Chemical compound CCCCCCC(O)CCCCCCCCCCC(O)=O ULQISTXYYBZJSJ-UHFFFAOYSA-N 0.000 description 1
- WQMWHMMJVJNCAL-UHFFFAOYSA-N 2,4-dimethylpenta-1,4-dien-3-one Chemical compound CC(=C)C(=O)C(C)=C WQMWHMMJVJNCAL-UHFFFAOYSA-N 0.000 description 1
- KIHBGTRZFAVZRV-UHFFFAOYSA-N 2-Hydroxyoctadecanoic acid Natural products CCCCCCCCCCCCCCCCC(O)C(O)=O KIHBGTRZFAVZRV-UHFFFAOYSA-N 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- IAYPIBMASNFSPL-UHFFFAOYSA-N Ethylene oxide Chemical compound C1CO1 IAYPIBMASNFSPL-UHFFFAOYSA-N 0.000 description 1
- 229920000219 Ethylene vinyl alcohol Polymers 0.000 description 1
- BWGVNKXGVNDBDI-UHFFFAOYSA-N Fibrin monomer Chemical class CNC(=O)CNC(=O)CN BWGVNKXGVNDBDI-UHFFFAOYSA-N 0.000 description 1
- 108010010803 Gelatin Proteins 0.000 description 1
- 229920000881 Modified starch Polymers 0.000 description 1
- ALQSHHUCVQOPAS-UHFFFAOYSA-N Pentane-1,5-diol Chemical compound OCCCCCO ALQSHHUCVQOPAS-UHFFFAOYSA-N 0.000 description 1
- 229920000361 Poly(styrene)-block-poly(ethylene glycol) Polymers 0.000 description 1
- 229930182556 Polyacetal Natural products 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229920002472 Starch Polymers 0.000 description 1
- 125000005396 acrylic acid ester group Chemical group 0.000 description 1
- 239000013543 active substance Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 125000003277 amino group Chemical group 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 150000008049 diazo compounds Chemical class 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- UHESRSKEBRADOO-UHFFFAOYSA-N ethyl carbamate;prop-2-enoic acid Chemical compound OC(=O)C=C.CCOC(N)=O UHESRSKEBRADOO-UHFFFAOYSA-N 0.000 description 1
- 239000004715 ethylene vinyl alcohol Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000000246 fibrin derivative Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000009689 gas atomisation Methods 0.000 description 1
- 229920000159 gelatin Polymers 0.000 description 1
- 239000008273 gelatin Substances 0.000 description 1
- 235000019322 gelatine Nutrition 0.000 description 1
- 235000011852 gelatine desserts Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- RZXDTJIXPSCHCI-UHFFFAOYSA-N hexa-1,5-diene-2,5-diol Chemical compound OC(=C)CCC(O)=C RZXDTJIXPSCHCI-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 125000005397 methacrylic acid ester group Chemical group 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 235000019426 modified starch Nutrition 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920005615 natural polymer Polymers 0.000 description 1
- 238000001782 photodegradation Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920002401 polyacrylamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920006324 polyoxymethylene Polymers 0.000 description 1
- 239000011118 polyvinyl acetate Substances 0.000 description 1
- 229920002689 polyvinyl acetate Polymers 0.000 description 1
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 1
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 1
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 150000003384 small molecules Chemical class 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
- 229920001567 vinyl ester resin Polymers 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0614—Circular array, i.e. array with radial symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11474—Multilayer masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0263—Details about a collection of particles
- H05K2201/0266—Size distribution
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10477—Inverted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0568—Resist used for applying paste, ink or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0574—Stacked resist layers used for different processes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0577—Double layer of resist having the same pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
- H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
電極パッド上にバンプを形成する方法、バンプが形成さ
れた電子部品、および半田ペーストに関する。
化への要求が強くなっており、ベアチップ実装方式が注
目されている。このベアチップ実装方式としては、ワイ
ヤボンディング法によるフェイスアップ方式と、金属バ
ンプを用いたフェイスダウン方式とがあるが、フェイス
ダウン方式の実装形態が主流となりつつある。フェイス
ダウン方式における金属バンプによる接続は、低抵抗な
接続が期待できる方法である反面、半導体チップの電極
パッドに対応した微細なピッチへのバンプ形成や、安定
した接続信頼性を得るためのバンプ高さの精度確保、更
には低コストに形成できるなど、多くの要求がある。
法や蒸着法などがあるが、めっきや蒸着によるバンプ形
成方法では、多大な設備投資が必要であり、バンプ高さ
や金属組成の制御が難しいなどの問題があった。そこ
で、低コストに金属ペーストを供給できる印刷法も注目
されつつある。
法の他、特開平7−273439号や特開平11−34
0270号などに開示されているように、樹脂マスクを
利用した方法もある。メタルマスクを用いる方法では、
電極パッドの形成位置に対応して予め開口部が形成され
たメタルマスクを基板上に載置するが、樹脂マスクを用
いる方法では、基板上に樹脂層を形成した後に電極パッ
ドに対応する部位を除去して開口部が形成される。その
後は、両法ともに、マスク上に載置した半田ペーストを
スキージを用いて開口部内に押し込んだ後に加熱するこ
とによりバンプが形成される。メタルマスクを用いる方
法では、開口部内に半田ペーストを充填した後にメタル
マスクが除去され、樹脂マスクを用いる方法では、バン
プの形成後に必要に応じて樹脂マスクが除去される。
ーストを構成する半田粉末のうち粒径の大きなものの割
合が大きければ、たとえば平均粒径が30〜40μmで
は、マスク上を繰り返してスキージを移動させたとき
に、一旦開口部に充填された半田粉末が掻き取られてし
まったり、半田ペーストを開口部内に充填した後にメタ
ルマスクを除去する場合には、その際に開口部の内面に
付着した半田ペーストがマスクとともに持ち去られる危
険性があった。そのため、粒径の大きな半田粉末を使用
した場合には、形成されるバンプの大きさにバラツキが
生じやすかった。
の小さい半田粉末の割合が小さいものを使用する必要が
ある。たとえば、マスクの厚みの1/3以下の粒径(汎
用されているマスクの厚みを考慮すれば、実質的に15
μm以下の粒径)の半田粉末の割合が大きいものを使用
すれば、上記した問題は著しく低減される。
ディスクアトマイズ法やガスアトマイズ法があるが、こ
れらの方法では粒径の小さな粉末を安定して作製するこ
とは困難である。そのため、ある程度の範囲の粒度分布
を有する粉末を作製した後に、分級により微粉末を採取
しているのが実情である。ところが、微粉末を分級する
ことは相当の労力を要するばかりか、多量の微粉末を採
取するのは困難である。たとえば、20μm以下の半田
粉末は、現在の技術では、全体の約20%程度しか採取
できないとされており、コスト的にも不利である。ま
た、粒径の小さい微粉末は比表面積が大きいことから酸
化しやすいため、このような半田粉末により構成される
半田ペーストは寿命が短いといった問題もある。
たものであって、基板に設けられた複数の電極パッドに
対して、コスト的に有利に、しかも高さのバラツキを少
ないバンプを形成するようにできることをその課題とす
る。
め、本発明では、次の技術的手段を講じている。
されるバンプ形成方法では、複数の電極パッドが設けら
れた基板に対して、上記複数の電極パッドに対応して複
数の開口部が形成されたマスクを設け、上記複数の電極
パッドのそれぞれが露出した状態とする工程と、上記開
口部内に半田ペーストを充填する工程と、半田ペースト
を加熱処理する工程と、を備えたバンプ形成方法であっ
て、上記半田ペーストは、半田粉末とフラックスビヒク
ルとを含み、上記半田粉末は、上記マスクの厚み以上で
この厚みの1.5倍以下の粒径のものの割合が10重量
%以下であり、上記マスクの厚みの40〜100%の粒
径を有するものの割合が30重量%以上であることを特
徴としている。
特段の限定がない限り、電極パッドが形成された全ての
基板を含み、回路基板やシリコンウエハはいうまでもな
く、半導体チップなども含むものとする。
田ペーストでは、マスクの厚みとの関係で、当該厚みと
比較して相対的に粒径の大きな半田粉末の割合が小さく
されている。これにより、開口部内への半田ペーストの
充填を確実ならしめるためにマスク上でスキージを繰り
返して移動させたとしても、一旦開口部に充填された半
田粉末が欠き取られてしまう危険性は少なくなる。ま
た、マスクとしてメタルマスクを使用した場合には、半
田ペーストを開口部内に充填した後にメタルマスクを除
去したとしても、その際に開口部の内面に付着した半田
ペーストがメタルマスクとともに持ち去られるといった
危険性は少なくなる。このため、上記方法によりバンプ
を形成すれば、バンプの大きさにバラツキが生じにくく
なる。また、半田ペーストとして、マスクの厚みの40
〜100%の粒径を有するものの割合が30重量%以上
のものを用いれば、マスクの厚みとの関係で、当該厚み
と比較して適度な粒径の半田粉末の割合が大きくされ、
相対的に粒径の小さな半田粉末の割合が小さくされてい
る。マスクの厚みが、たとえば50〜100μm程度で
あるとすると、粒径が20μm以下の半田粉末の割合が
少なくなっている。先にも述べたように、粒径が20μ
m以下の半田粉末を調整するのは労力を要するばかりか
収率も悪く、コストにも不利であったが、そのような粒
径の半田粉末を割合を低減すれば、自ずとそのような不
利益は低減される。また、粒径の小さなものの割合が少
なくなれば、半田粉末全体としては酸化されにくくな
り、半田ペーストの寿命が長くなるといった利点も得ら
れる。
5倍以下の粒径の半田粉末は、少なければ少ないほどそ
の効果が顕著に現れることから、そのような半田粉末の
割合は、最も好ましくは0重量%とされる。また、上述
した効果をさらに確実に享受するためには、開口部の開
口径の40%以上の粒子径を有するものを10重量%以
下とするのが好ましく、マスクの厚みの40〜100%
の粒径を有するもの50重量%以上とするのが好まし
い。
マスクの厚みやこれに形成された開口部の径などより適
宜設定される、たとえば5〜20μmとされる。
とえばSn、Pb、Ag、Sb、Bi、Cu、In、お
よびZnからなる群より選ばれる少なくとも1種を含む
ものが好ましく使用される。より具体的には、たとえば
63%Sn―Pb(融点:183℃)、Sn―3.5%
Ag(融点:221℃)、5%Sn―Pb(融点:31
5℃)などが好ましく使用される。
えばロジン、活性剤、および溶剤を含むものが使用され
る。
を増進する役割を果たすものである。ロジンとしては、
公知の種々のものを用いることができ、たとえば重合ロ
ジン、水素添加ロジン、エステル化ロジンなどを用いる
ことができる。
や電極パッドの表面に形成された酸化膜を、半田ペース
トを加熱処理したときに除去する役割を果たすものであ
る。活性剤としては、たとえば有機酸または有機アミン
を用いることができる。有機酸は、多くの場合、分子構
造の骨格にカルボキシル基を有し、有機アミンは、分子
構造の骨格にアミノ基を有し、ともに半田ペースト中に
おいて半田粉末表面および電極表面の酸化膜除去能力を
発揮し得るからである。
ハク酸、アジピン酸、グルタル酸、トリエタノールアミ
ン、モノエタノールアミンからなる群より選ばれる少な
くとも1種の有機酸または有機アミンが使用される。活
性剤がその作用を最大限享受するには、半田の融点付近
で分解あるいは気化するものを使用するのが好ましい。
一方、半田の融点以下の温度では、半田ペースト中の活
性剤は、酸化膜除去能力を最大限に発揮するべく半田ペ
ースト中に均一に分散する必要があることから、溶剤あ
るいはロジンと相溶性があるものを用いるのが好まし
い。このため、たとえばSn−Ag系の半田を用いる場
合には、有機酸として、セバシン酸(分解温度:230
〜290℃)、コハク酸(分解温度:200〜250
℃)、アジピン酸(分解温度:230〜280℃)など
が好ましく使用される。
量は、たとえば0.1〜2重量%とされる。活性剤の含
有量が不当に多い場合は、半田ペーストの粘度の上昇を
招いて半田ペーストの流動性が損なわれ、マスクの開口
部内への充填が困難となるからである。一方、活性剤の
含有量が不当に少ない場合には、半田粉末などの酸化膜
を十分に除去できないからである。
整する役割を果たすものであり、溶剤により半田ペース
トの粘度は、たとえば100〜400Pa・sの範囲に
調整される。半田ペーストの粘度が100Pa・sより
も小さければ、開口部に半田ペーストが充填した際に、
樹脂分(ロジン)が開口部より押し出され、半田の濡れ
性が阻害されるからである。一方、半田ペーストの粘度
が400Pa・sよりも大きければ、開口部内に半田ペ
ーストが流入しにくいからである。
有する第1の溶剤と、半田粉末の融点よりも高い沸点を
有する第2の溶剤と、組み合わせて使用するのが好まし
い。
には、半田粉末が溶融する前に第1の溶剤が気化し、半
田粉末の溶融し始めた後に第2の溶剤が気化する。これ
により、第1の溶剤および第2の溶剤により半田ペース
トの粘度の調整に必要な溶剤量を十分に確保しつつも、
半田粉末の溶融し始めた後に気化する溶剤の量を少なく
できる。その結果、溶剤の気化時に気化熱として半田か
ら奪われる熱量が少なくなり、加熱時の半田の温度の低
下が抑制され、未溶融の半田粉末が残存してしまうとい
った不都合が抑制される。
第2の溶剤が気化し始めるが、その後の一定期間は一定
量の第2の溶剤が残存することとなる。半田の溶融時に
は、ロジンなどの樹脂分の流動性を維持し、また活性剤
が溶剤の気化に伴って持ち去られることを回避して、活
性剤を半田の隅々にまで行き渡らせて活性剤を有効に作
用させるためには、半田の溶融時に一定量の溶剤が残存
していることが必要である。この役割を第2の溶剤が果
たすこととなる。
組み合わせることにより、半田ペーストの粘度を所望の
ものとしてマスクの開口部への半田ペーストの充填を確
実ならしめることができるとともに、活性剤が有効に作
用して半田粉末が相互に溶融し合ってバラツキの少ない
半田バンプを形成することができる。その結果、高精度
な半田バンプを形成することが可能となり、半導体素子
などのように、微細なピッチで設けられた電極パッド上
へ、微細なピッチで正確に半田バンプを形成することが
可能となる。
には、第1の溶剤としては、半田粉末の融点よりも5〜
50℃低い沸点を有するものを使用するのが好ましく、
第2の溶剤としては、半田粉末の融点よりも5〜50℃
高い沸点を有するものが使用するのが好ましい。つま
り、第1の溶剤の沸点が不当に低い場合には、第1の溶
剤が室温で蒸発して半田ペーストの粘度が上昇してしま
うことが懸念され、当該沸点が不当に高い場合には、当
該沸点と半田粉末の融点が近似し、半田粉末の溶融時に
第1の溶剤の気化により奪われる熱量を十分に低減でき
ないからである。一方、第2の溶剤の沸点が不当に高い
場合には、半田ペーストの加熱工程において、第2の溶
剤を十分に気化させることができず、当該沸点が不当に
低ければ、当該沸点と半田粉末の融点とが近似し、第2
の溶剤の気化に伴って活性剤が持ち去られ、活性剤を十
分に機能させることができないからである。
種類は、半田の融点、主として半田粉末の組成により決
定される。代表的な半田粉末の組成と、それに適する第
1の溶剤および第2の溶剤との組み合わせを下表1に示
す。
述したような第1の溶剤および第2の溶剤の役割を十分
に果たすべく、半田ペーストに対して各々2〜6重量%
の組成範囲で含ませるのが好ましい。
対して形態保持性を付与すべく、チクソ剤を混合しても
よい。チクソ剤としては、公知の種々のもの用いること
ができ、硬化ヒマシ油、ヒドロキシステアリン酸などを
用いることができる。
全ての成分は、ハロゲン元素及びアルカリ金属元素を含
有しないもの、もしくはその含有量が極めて少ないもの
を使用するのが好ましい。半田バンプ形成後にハロゲン
元素やアルカリ金属元素が残存すれば、腐食による半導
体素子の劣化やマイグレーションによる電極間のショー
トが生じるからである。特に、フラックスビヒクルのハ
ロゲン元素及びアルカリ金属元素の含有量は100pp
m以下であることが望ましい。
クは、上記基板上に、水溶性またはアルカリ性水溶液に
溶解し易い高分子材料により第1の被覆層を形成すると
ともに、この第1の被覆層上に第2の被覆層を形成する
工程と、上記第2の被覆層に対して、おける上記各電極
パッド上に対応する部位に、露光およびエッチング液を
用いた現像により上記開口部を形成する工程と、を経て
上記基板上に設けられ、かつ、上記第1の被覆層に対し
ては、上記第2の被覆層の現像と同時に、上記第1の被
覆層をエッチング処理する。
おける現像において、第2の被覆層における電極パッド
に対応した部分のみが選択的に除去され、第2の被覆層
に上記開口部を構成する第1の開口部が形成される。一
方、第1の被覆層は、第2の被覆層の現像に使用される
エッチング液に溶解する材料により形成されているた
め、上記エッチング液により、第1の被覆層も同時にエ
ッチング処理される。このとき、第1の被覆層は、第2
の被覆層の下層として形成されているため、第1の開口
部が形成された第2の被覆層は、第1の被覆層に対して
はエッチング用のマスクとして機能する。したがって、
第1の被覆層は、第2の被覆層に形成された第1の開口
部に対応し、かつ電極パッドに対応する部分のみが選択
的に除去されて上記開口部を構成する第2の開口部が形
成される。このように、上記したバンプ形成方法では、
開口部の形成に際して、第1の被覆層および第2の被覆
層のそれぞれに対して別個にエッチング処理を行う必要
はなく、作業効率的に有利となる。このバンプ形成方法
ではさらに、水またはアルカリ性水溶液などの水溶液に
より、少なくとも第1の被覆層を溶解させれば第2の被
覆層をも同時に除去することができる。すなわち、第2
の被覆層が第1の被覆層と同様に水溶性またはアルカリ
性水溶液に易溶性の高分子を含む材料により形成されて
いれば、水またはアルカリ性水溶液などの水溶液により
第2の被覆層も同時に溶解除去される。一方、第2の被
覆層が難水溶性またはアルカリ性水溶液に難溶性の高分
子を主成分として含む材料により形成されている場合に
は、第1の被覆層のみが積極的に溶解する。第1の被覆
層は、第2の被覆層の下層として形成されているため、
第1の被覆層を溶解させれば、基板に対する第2の被覆
層の付属性がなくなる。この状態では、第2の被覆層自
体が溶解せずとも、第2の被覆層をフイルム状のままで
容易に除去することができる。この場合、第2の被覆層
を溶解する必要がないことから、水またはアルカリ性水
溶液などの水溶液の使用量を少なくできるといった利点
がある。したがって、この観点からは、第2の被覆層
は、難水溶性またはアルカリ性水溶液に難溶性の高分子
を主成分とした材料により形成するのが好ましい。
段の限定がない限り、X線や電子線(電子ビーム)など
の照射も含まれるものとする。
2の被覆層の現像を行うためのエッチング液により溶解
されるもの、すなわち水溶性またはアルカリ性水溶液に
溶解し易い材料であればよく、使用するエッチング液の
種類に応じて適宜選択すればよい。
としては、感光性を有する高分子化合物、あるいは感光
性を有する化合物と他の化合物との混合物などが使用さ
れるが、光を照射した部分が硬化するネガ型および光を
照射した部分が分解されるポジ型のいずれをも使用でき
る。なお、「感光性」という用語の意味には、光照射に
より硬化(反応)あるいは分解(反応)する性質ばかり
でなく、電子線(電子ビーム)やX線などの照射により
硬化(反応)あるいは分解(反応)する性質をも含むも
のとする。
は、重合性ビニル基を有するビニルエステル、スチレ
ン、アクリル酸エステル、メタクリル酸エステルなどの
モノマー、あるいはこれらのモノマーからなるオリゴマ
ー、不飽和ポリエステル樹脂、およびウレタンアクリレ
ートの他、重合性不飽和二重結合を有するアクリル系モ
ノマまたはオリゴマなどを例示することができる。もち
ろん、感光性を有する化合物のみによりネガ型の被覆層
を形成してもよいし、感光性を有する化合物と他の化合
物、たとえばアクリル系、エポキシ系、あるいはイミド
系などの高分子化合物との混合物によりネガ型の被覆層
を形成してもよい。
は、光分解を受けやすいエーテル結合を有する高分子化
合物(たとえばポリエチレンオキサイド、セルロース、
ポリアセタールなど)の他、光照射によりラジカルを生
じやすいポリエチレンなどの高分子化合物、ジアゾ化合
物などのように光照射により分解する低分子化合物と他
の化合物との混合物などが挙げられる。
水溶液に難溶性とする場合には、第2の被覆層にアクリ
ル酸エステルなどのアクリル系、ビスフェノールA型な
どのエポキシ系、ビスマレイミド型ポリイミドなどのイ
ミド系などの高分子を含有させるのが好ましい。もちろ
ん、これらの高分子を組み合わせて使用してもよい。
はアルカリ性水溶液に易溶性の高分子としては、動物性
ゼラチンや植物性デンプンのような天然高分子、デンプ
ン誘導体や繊維素誘導体のような半合成高分子の他、種
々の合成高分子を使用することができる。合成高分子と
しては、ホモポリマー(ストレートポリマー)およびコ
ポリマーのいずれをも使用することができる。ホモポリ
マーとしては、ポリビニルアルコール、ポリビニルピロ
リドンなどのビニル系、ポリアクリルアミドやポリアク
リル酸などのようなアクリル系の他、ポリエチレンオキ
サイドなどが挙げられる。コポリマーとしては、ポリ酢
酸ビニル部分のケン化物などのようなランダム系、ポリ
(スチレン−エチレンオキサイド)などのようなブロッ
ク系、ポリ(エチレン−ビニルアルコール)−g−(エ
チレンオキサイド)のようなグラフト系などが挙げられ
る。
プが実装され、かつ再配線基板に実装されるメインチッ
プに対して複数のバンプを形成する方法であって、上記
複数の電極パッドは、複数の群に組み分けられるもので
あり、上記マスクは、上記複数の電極パッドを覆うよう
に被覆層を形成する工程と、上記被覆層に対し、上記複
数の電極パッドの各々に対応して、各群毎に、上記サブ
チップと接続するための相対的に頂点位置の低いバンプ
と上記再配線基板と接続するための相対的に頂点位置の
高いバンプと、を形成できるように、容積の異なる開口
部を形成する工程と、を経て形成される。
口部内に充填される半田ペーストの量は、各電極パッド
の群毎に異なったものとなる。このため、各電極パッド
上に形成されるバンプは、各群毎に異なるサイズとする
ことが可能となる。
ド群の各々に対応して形成される第1の開口部が、複数
群のうちの第2の電極パッド群の各々に対応して形成さ
れる第2の開口部よりも容積が大きい場合には、第1の
開口部に充填される半田ペーストの量の方が、第2の開
口部に充填される半田ペーストの量よりも多くなる。こ
のため、最終的に形成されるバンプについては、第1の
電極パッド上に形成されるバンプのほうが、第2の電極
パッド上に形成されるバンプよりも大きくなる。その結
果、第2の電極パッド上に形成されるバンプを利用し
て、メインチップにサブチップを実装する一方で、第1
の電極パッド上に形成されるバンプを利用して、サブチ
ップが実装されたメインチップと再配線基板とを接続す
ることができるようになる。
の電極パッドは、第1の電極パッドの群と第2の電極パ
ッドの群とに組み分けられ、上記第1の電極パッドは、
上記第2の電極パッドよりも小さな面積で形成されてお
り、かつ、上記開口部は、上記第1の電極パッドに対応
して形成された第1の開口部と、上記第2の電極パッド
に対応するとともに、上記第1の開口部より容積の小さ
な第2の開口部を有している。
えば半田溶融時に開口部の内面に溶融半田が接触しない
条件下では、被覆層の厚みが均一であれば、開口部の容
積が大きいほうが、そこに形成される半田バンプは高く
なる。つまり、開口部が大きいほど充填される半田ペー
ストの量が多くなるため、電極パッド上に形成されるバ
ンプも高くなる。また、電極パッドが小さければ、電極
パッドとバンプとの接合面積が小さくなり、より球状に
近いバンプとされるため、この観点からもバンプの高さ
を大小させることができる。
る開口部を形成し、また電極パッドの面積を異なるもの
とすれば、電極パッドからバンプ頂点までの距離が相違
する複数のバンプ群を、同一の工程で同時的に形成する
ことが可能となる。
ンプを形成する例を説明したが、もちろん本発明は高さ
の異なる3種類以上のバンプを形成する場合にも適用で
きる。たとえば、開口容積の異なる第1開口部および第
2開口部に加えて、これらとは容積の異なる第3開口部
を設けてもよく、もちろん第4以上の開口部を設けても
よい。
とにより、あるいは樹脂フィルムを敷設することにより
形成される。ただし、樹脂フィルムを敷設して被覆層を
形成するほうが、被覆層を形成する工程が容易となるば
かりでなく、均一な厚さの被覆層を簡易に形成すること
が可能である点で有利である。
ート、ポリアクリレート、ポリメチルイソプロペニルケ
トンなどをベース樹脂とした絶縁性の高い樹脂により構
成することができ、好ましくは、多官能のアクリレート
などの光重合型モノマーを含む感光性材料で構成され
る。
の電極パッドは、複数の第1の電極パッドおよび複数の
第2の電極パッドを有しているとともに、上記開口部
は、第1の開口部、第2の開口部、および第3の開口部
を有しており、上記マスクは、上記第1の電極パッドを
覆い、上記第2の電極パッドを露出させて第1の被覆層
を形成する工程と、この第1の被覆層に対し、上記第1
の電極パッドに対応して第1の開口部を形成する工程
と、上記第1の被覆層、上記第1開口部および上記第2
の電極パッドを覆うように第2の被覆層を形成する工程
と、上記第2の被覆層に対し、上記第2の電極パッドに
対応して上記第2の開口部を形成し、上記第1の開口部
に対応して上記第3の開口部を形成する工程と、を経て
形成される。
の電極パッドが形成された領域は、第1の被覆層および
第2の被覆層によりマスクが構成され、第2の電極パッ
ドが形成された領域は、第2の被覆層のみによりマスク
が構成されている。そして、第1の電極パッド上には、
第1の開口部および第3の開口部が設けられ、第2の電
極パッド上には、第2の開口部が形成されている。第2
の開口部と第3の開口部は双方ともに第2の被覆層に形
成されているから、第2の被覆層の厚みが均一であれ
ば、その深さは同一となる。このため、第1の電極パッ
ド上には、第2の電極パッド上に比べて、第1の開口部
の深さ(第1の被覆層の厚み)の分だけ、大きな深さを
有する開口部が形成されていることなる。したがって、
上記マスクを用いた場合には、第1の電極パッド上に載
せられる半田ペーストの量は、第2の電極パッド上に載
せられるそれよりも多くなり、そこに形成される半田バ
ンプの高さも大きくなる。その結果、上記バンプ形成方
法では、基板表面からバンプ頂点までの距離が有意に相
違する複数のバンプ群を形成することが可能となる。
きく形成するのが好ましい。そうすれば、第1の電極パ
ッド上に載せられる半田ペーストの量を、第2の電極パ
ッド上に載せられる半田ペーストの量に比べて大きくす
ることができる結果、第1の電極パッド上に形成される
バンプの高さと、第2の電極パッド上に形成されるバン
プの高さとをより有意に相違させることができる。
口部は、上記第1の開口部よりも大きな開口面積を有す
るように形成され、かつ、上記第2の被覆層のみを選択
的に除去する工程をさらに含んでおり、上記第1の被覆
層は基板上に設けられたまま残される。
形成後においても、第3の開口部よりも開口面積の小さ
な第1の開口部を有する第1の被覆層が残されているか
ら、第1の電極パッド上には、残された第1の被覆層に
底上げされた格好で、第1の被覆層の表面から、たとえ
ば球状部分が突出したバンプが形成される。一方、第2
の電極パッド上には、たとえば直接的に球状のバンプが
形成される。このため、第1の電極パッド上のバンプと
第2の電極パッド上のバンプとでは、その高さを確実に
相違させることができる。
れは、たとえば溶融樹脂を塗布することにより、あるい
は樹脂フィルムを敷設することにより形成される。ただ
し、樹脂フィルムを敷設して被覆層を形成するほうが、
被覆層を形成する工程が容易となるばかりでなく、均一
な厚さの被覆層を簡易に形成することが可能である点で
有利である。
レート、エポキシ、およびポリイミドなどをベース樹脂
とした絶縁性の高い樹脂により構成することができる。
クリレート、ポリアクリレート、およびポリメチルイソ
プロペニルケトンなどをベース樹脂とした絶縁性の高い
樹脂により構成することができ、好ましくは、多官能の
アクリレートなどの光重合型モノマーを含む感光性材料
で構成される。一方、第1の被覆層は、第2の樹脂膜に
第2の開口部および第3の開口部を形成するときに、そ
のエッチング液などにより処理侵食を受けないような、
第2の樹脂膜とは異なる化学的性質を示す材料である必
要がある。たとえば、第1の樹脂膜としては、エポキシ
アクリレート、エポキシ、ポリイミドなどの材料で構成
される樹脂膜を使用することができる。このような構成
によれば、樹脂膜を形成する工程が容易となるばかりで
なく、均一な厚さの樹脂膜を簡易に形成することが可能
である。
部内への半田ペーストの充填は、基板支持体上に上記基
板を支持させる工程と、上記マスクの高さ位置と上記基
板の周囲との高さ位置との差を緩和するスキージング用
補助手段を設ける工程と、上記マスクまたは上記スキー
ジング用補助手段上に半田ペーストを準備する工程と、
スキージを移動させて上記半田ペーストを上記開口部内
に落とし込む工程と、を経て行われる。
上記した各工程を含んでいればよく、必ずしも上記した
順序で各工程を行う必要はない。たとえば、基板上に被
覆層形成した後に開口部を形成し、それから基板支持体
上に基板を支持させて開口部に半田ペーストを充填して
もよい。
ング補助手段を設けることにより、基板上における被覆
層の高さ位置と、基板の周囲との高さ位置との差を緩和
される。このため、被覆層上ばかりでなく、スキージン
グ用補助手段上を沿うようにしてスキージを移動させる
ことができる。つまり、基板上の半田ペーストばかりで
なく、スキージング用補助手段上の半田ペーストをも同
時に移動させて、開口部内への充填用に使用することが
できる。このことは、幅寸法が一様でない基板(たとえ
ばシリコンウエハ)にバンプを形成する場合において
も、各々の開口部に対して、容易かつ確実に半田ペース
トを充填できることを意味している。
エハのような円盤状の基板15の電極パッド15a上に
バンプを形成する場合には、マスク16の開口部16a
に半田ペーストPを充填する際に、次のような問題が生
じていた。開口部16aへの半田ペーストPの充填は、
マスク16における特定の縁部16Aに半田ペーストP
を準備しておき、スキージSを反対側の縁部16Bに移
動させることにより行われる。このとき、スキージSの
移動経路に着目すれば、図18(b)に示したようにス
キージSの移動方向に直交する方向の基板15(マスク
16)の寸法は、最初はスキージSの移動に伴って大き
くなり、最大寸法の部分を通過した後は小さくなる。し
たがって、スキージSの出発部位の近傍に半田ペースト
Pを準備していれば、準備された半田ペーストPの長さ
寸法に略対応した幅にしか半田ペーストPを移動させる
ことができない。そのため、上記最大寸法の部分の縁部
分に形成された開口部16a′については、十分な量の
半田ペーストP′を確実に充填するのが困難となってい
た。また、マスク16の周縁のぎりぎりまで開口部16
aが形成されていれば、その開口部16aに半田ペース
トを充填しようとしてマスク16の反対の縁部16Bに
までスキージSを移動させた場合に、半田ペーストPが
マスク16から掻き落されてしまう。このため、その半
田ペーストPを、再びスキージSを用いてスキージSの
出発部分にまで移動させることができず、半田ペースト
の有効利用が図れないといった問題もあった。
法では、基板の周囲がスキージング用補助手段によって
囲まれているため、スキージの移動方向に直交する方向
の寸法ついては、スキージング補助手段をも含めて考え
れば、基板の最大寸法よりも大きくすることができ、ま
たスキージの移動方向の寸法についても、基板の寸法よ
りも大きくすることができる。
ング用補助手段上に、基板の最大寸法を対応し、あるい
はそれ以上の長さ寸法となるように半田ペーストを準備
しておき、これをスキージにより移動させれば、基板の
最大寸法もしくはその近傍領域に形成された開口部に対
しても、半田ペーストを確実に充填することができるよ
うになる。また、充填時におけるスキージの移動方向の
寸法を大きくできれば、スキージが基板の縁部に達した
場合においても、半田ペーストをスキージング補助手段
上に退避させておくことができるため、その半田ペース
トを再び利用することができるようになる。
は、スキージング用補助手段と、被覆層とは、面一また
は略面一とするのが好ましいが、スキージの移動を損な
わない範囲で、それらの高さに多少の相違があってもか
まわない。
の周囲を囲むようにして樹脂層を形成することにより、
あるいは基板の形状に対応した開口を有する平板などを
基板の周囲を囲むようにして配置することにより設けら
れる。また、スキージング補助手段は、被覆層に設けら
れた全ての開口部を露出させることができる開口を有し
ていればよく、スキージの移動を損なわない限りは、開
口の周縁部が被覆層上に覆いかぶさり、スキージング補
助手段の表面が被覆層の表面よりも高位となるようにス
キージング補助手段を設けてもよい。もちろん、スキー
ジング用補助手段は、必ずしも基板の周囲全体を囲むよ
うにして設ける必要はなく、本発明の目的が達成できる
範囲においては、少なくとも基板の周囲における必要領
域にのみ設ければ足りる。また、スキージング用補助手
段は、必ずしも一体化された1つの部材や要素により設
ける必要もなく、複数の部材や要素を組み合わせて、ス
キージング用補助手段を構成するようにしてもよい。
した後においては再使用ができないが、平板は繰り返し
使用できるから、このような観点からは、平板を配置し
てスキージング用補助手段を設けるのが好ましい。ま
た、平板によりスキージング用補助手段を構成すれば、
被覆層の開口部に充填されなかった過剰な半田ペースト
を、スキージング用補助手段上に退避させておくことが
でき、次の基板に対してバンプを形成する際に、スキー
ジング用補助手段に退避させた半田ペーストを再使用す
ることができるようになる。
段を形成する場合には、被覆層を除去する際に同時に樹
脂層をも除去すべく、たとえば被覆層と同じエッチング
液に溶解する材料により樹脂層を形成するのが好まし
い。
部を収容可能な凹部を有したものを使用するのが好まし
い。そうすれば、開口部に半田ペーストを充填すべく、
基板上にスキージを移動させた場合であっても、基板支
持体に対して基板が移動してしまうことを抑制すること
ができる。また、基板支持部に対する基板のセットは、
凹部内に基板を収容すればよく、接着剤などを用いて基
板支持体に対して基板を固定する必要もないため、コス
ト的にも作業効率的にも有利である。
られた電極パッド上にバンプを形成する方法であって、
上記基板上に、水溶性またはアルカリ性水溶液に溶解し
易い高分子材料により第1の被覆層を形成するととも
に、この第1の被覆層上に、第2の被覆層を形成する工
程と、上記第2の被覆層に対して、上記電極パッドに対
応する部分に、露光およびエッチング液を用いた現像に
より上記電極パッドを露出させる開口部を形成する工程
と、上記開口部内に金属を充填する工程と、上記該金属
を加熱により上記電極パッドに一体化する工程と、を含
み、かつ、上記第1の被覆層に対しては、上記第2の被
覆層の現像と同時に、エッチング処理して上記開口部を
形成することを特徴とする、バンプ形成方法が提供され
る。
の被覆層のエッチング処理により第2の被覆層に上記開
口部を構成する第1の開口部が形成されると同時に、第
2の被覆層をマスクとして第1の被覆層にも上記開口部
を構成する第2の開口部が形成される。したがって、開
口部の形成に際しては、各被覆層に対して個別にエッチ
ング処理することなく、実質的に第2の被覆層に対する
エッチング処理により開口部を形成することができる。
また、水またはアルカリ性水溶液を用いて少なくとも第
1の被覆層を溶解させれば、第2の被覆層も同時に溶解
され、あるいは第2の被覆層が基板から分離されるた
め、マスク全体を除去できる。
ップに複数のバンプを形成するバンプ形成工程と、メイ
ンチップにサブチップを実装する工程と、サブチップが
実装されたメインチップを再配線基板に実装する工程
と、を含むマルチチップパッケージの製造方法であっ
て、上記バンプ形成工程は、複数の群に組み分けられる
複数の電極パッドを有する基板上に、これらの複数の電
極パッドを覆うように被覆層を形成する作業と、上記被
覆層に対し、上記複数の電極パッドの各々に対応して、
上記各群毎に、上記サブチップと接続するための相対的
に頂点位置の低いバンプと上記再配線基板と接続するた
めの相対的に頂点位置の高いバンプと、を形成できるよ
うに、異なる大きさの開口部を形成する作業と、上記開
口部に半田ペーストを充填する作業と、加熱処理によ
り、半田ペーストからバンプを形成する作業と、上記被
覆層を上記基板から除去する作業と、を有し、上記サブ
チップを実装する工程は、相対的に頂点位置の低いバン
プを利用して行われ、上記メインチップを再配線基板に
実装する工程は、相対的に頂点位置の高いバンプを利用
して行われることを特徴とする、マルチチップパッケー
ジの製造方法が提供される。
口部内に充填される半田ペーストの量が、各電極パッド
の群毎に異なったものとなるため、各電極パッド上に形
成されるバンプを大きさの異なるものにすることがで
き、バンプの高さを各群毎に相違するものとすることも
可能となる。
るためには、たとえば複数の電極パッドを、第1の電極
パッドの群とこれよりも面積の大きな第2の電極パッド
の群とに組み分け、第1の電極パッドに対応して形成さ
れた第1の開口部の容積を、第2の電極パッドに対応す
る第2の開口部の容積よりも小さくすることが考えられ
る。
が多いほど大きなバンプが形成され、また被覆層の厚み
が均一で、溶融半田が開口部の内面に接触しないとすれ
ば、電極パッドの面積が小さいほどバンプの高さが大き
くなる。そのため、開口部と電極パッドとの関係を上記
したものとすれば、より確実に異なる高さのバンプを形
成することができるようになる。
布することにより、あるいは基板上に樹脂フィルムを敷
設することにより形成される。この被覆層を構成する成
分としては、たとえばポリメチルメタクリレート、ポリ
アクリレート、およびポリメチルイソプロペニルケトン
が挙げられ、これらの成分は単独で使用しても、複数種
を併用してもよい。
1の電極パッドおよび複数の第2の電極パッドを有する
基板上に、上記複数の第1の電極パッドを覆い、上記複
数の第2の電極パッドが露出した状態で第1の被覆層を
形成する工程と、上記第1の被覆層に対し、上記複数の
第1の電極パッドに対応して、複数の第1の開口部を形
成する工程と、上記第1の被覆層、上記第2開口部およ
び上記複数の第2の電極パッドを覆うようにして第2の
被覆層を形成する工程と、上記第2の被覆層に対し、上
記複数の第2の電極パッドに対応して複数の第2の開口
部を形成し、上記複数の第1の開口部に対応して複数の
第3の開口部を形成する工程と、上記複数の第1の開口
部、上記複数の第2の開口部、および上記複数の第3の
開口部内に半田ペーストを充填する工程と、加熱処理に
より、半田ペーストからバンプを形成する工程と、上記
第2の被覆層を除去する工程と、を有することを特徴と
する、バンプ形成方法が提供される。
極パッドが形成された領域と、第2の電極パッドが形成
された領域とではマスクの厚みが異なったものとなって
いる。したがって、第1の電極パッドに形成されるバン
プと第2の電極パッド上に形成されるバンプとでは、そ
の高さを異なるものとすることができるようになる。
部に充填される半田ペーストの量を顕著に異ならしめて
第1の電極パッド上のバンプと第2の電極パッド上のそ
れとで、その高さを確実に異ならしめるべく、第3の開
口部の面積を、第2の開口部のそれよりも大きくするの
が好ましい。
大きな開口面積を有するように形成するとともに、第2
の被覆層のみを選択的に除去して第1の被覆層は基板上
に設けたまま残してもよい。
1の被覆層が残されているから、第1の電極パッド上に
は、第1の被覆層に底上げされた格好で第1の被覆層か
ら、たとえば球状部分が突出したバンプが形成される一
方、第2の電極パッド上には、たとえば直接的に球状の
バンプが形成される。このため、第1の電極パッド上の
バンプと第2の電極パッド上のバンプとでは、その高さ
を確実に相違させることができるようになる。
えば基板上に溶融樹脂を塗布することにより、あるいは
基板上に樹脂フィルムを敷設することにより形成され
る。
レート、エポキシ、およびポリイミドなどをベース樹脂
とした絶縁性の高い樹脂により構成することができる。
クリレート、ポリアクリレート、およびポリメチルイソ
プロペニルケトンなどをベース樹脂とした絶縁性の高い
樹脂により構成することができる。
けられた電極パッド上にバンプを形成する方法であっ
て、基板支持体上に上記基板を支持させる工程と、少な
くとも上記基板を覆うようにして被覆層を形成する工程
と、上記被覆層における上記電極パッドに対応する部分
に開口部を形成する工程と、上記基板上における上記被
覆層の高さ位置と上記基板の周囲との高さ位置との差を
緩和するスキージング用補助手段を上記基板の周囲を囲
むようにして設ける工程と、上記被覆層または上記スキ
ージング用補助手段上に金属ペースト(半田ペーストを
含む)または金属粉を準備する工程と、スキージの移動
により上記金属ペーストまたは金属粉を上記開口部内に
落とし込む工程と、上記金属ペーストまたは金属粉を加
熱溶融・固化させて上記電極パッド上に一体化させる工
程と、上記スキージング用補助手段を取り除く工程と、
を含むことを特徴とする、バンプ形成方法が提供され
る。
記した各工程を含んでいればよく、必ずしも上記した順
序で各工程を行う必要はない。たとえば、基板上に被覆
層形成した後に開口部を形成し、それから基板支持体上
に基板を支持させて半田ペーストを開口部に充填しても
よい。
ング補助手段を設けることにより、基板上における被覆
層の高さ位置と、基板の周囲との高さ位置との差が緩和
される。このため、被覆層上ばかりでなく、スキージン
グ補助手段をも利用して金属粉や金属ペーストを移動さ
せることができるようになり、幅寸法が一様でない基板
にバンプを形成する場合でも、確実に個々の開口部内に
金属粉などを充填することができるようになる。
は、スキージング用補助手段と、被覆層とは、面一また
は略面一とするのが好ましいが、スキージの移動を損な
わない範囲で、それらの高さに多少の相違があってもか
まわない。
の周囲を囲むようにして樹脂層を形成することにより、
あるいは基板の形状に対応した開口を有する平板などを
基板の周囲を囲むように配置することにより設けられ
る。また、スキージング補助手段は、被覆層に設けられ
た全ての開口部を露出させることができる開口を有して
いればよく、スキージの移動を損なわない限りは、開口
の周縁部が被覆層上に覆いかぶさり、スキージング補助
手段の表面が被覆層の表面よりも高位となるようにスキ
ージング補助手段を設けてもよい。
部を収容可能な凹部を有するものを使用するのが好まし
い。そうすれば、基板支持体に対して基板が移動するこ
とが抑制されるため、スキージの移動をスムーズに行う
ことができる。
ずれにおいても、加熱処理された半田ペーストから形成
された上記バンプにフラックスを塗布し、再び加熱処理
を行ってバンプの形を整える工程をさらに備えているの
が好ましい。
とヘキシレングリコールを含むものが使用される。
ずれにおいても、上記開口部の面積は、これに対応する
電極パッドの面積の25倍以下とするのが好ましい。そ
うすれば、半田溶融時に電極パッド上に確実に溶融半田
を寄り集めることができ、球状の良好な半田を形成する
ことができるようになる。
プが実装されたメインチップが、このメインチップと再
配線基板との間に上記サブチップを位置させた状態で再
配線基板に実装されたマルチチップパッケージであっ
て、上記メインチップは、基板と、この基板の同一表面
上に形成された複数の第1の電極パッドおよび複数の第
2電極パッドと、上記第1の電極パッド上に形成された
第1のバンプと、上記第2の電極パッド上に形成された
第2のバンプと、を備え、上記第1の電極パッドの面積
は、上記第2の電極パッドの面積よりも小さく、上記第
1のバンプの頂点の位置が上記第2のバンプの頂点の位
置よりも高くされていることを特徴とする、マルチチッ
プパッケージが提供される。
プが実装されたメインチップが、このメインチップと再
配線基板との間に上記サブチップを位置させた状態で再
配線基板に実装されたマルチチップパッケージあって、
上記メインチップは、基板と、この基板の同一表面上に
形成された複数の第1電極パッドおよび複数の第2電極
パッドと、上記第1の電極パッドの形成領域に形成さ
れ、上記第1の電極パッドの各々に対応した開口部を有
する被覆層と、上記第1の電極パッドと導通するととも
に上記被覆層から突出する第1のバンプと、上記第2電
極パッド上に形成された第2のバンプと、を備え、上記
第1のバンプの頂点の位置が上記第2のバンプの頂点の
位置よりも高くされていることを特徴とする、マルチチ
ップパッケージが提供される。
ト、エポキシ、およびポリイミドなどをベース樹脂とし
た絶縁性の高い樹脂により構成することができる。
記載したマルチチップパッケージの好ましい実施の形態
においては、第1のバンプの高さが、マルチチップパッ
ケージの高さの1.2倍以上の高さとされている。
チップを介在した状態で、第1のバンプを介して再配線
基板が基板と接続されている。このよう構成を採用でき
れば、基板にサブチップや再配線基板を接続する際の実
装効率を高めることができ、また複数の半導体チップな
どからなるマルチチップパッケージの小型化を達成する
ことができる。
大きさの異なる2種類のバンプを有するマルチチップパ
ッケージについて、また本発明の第1から第4の側面に
おいては必要に応じて大きさの異なる2種類のバンプの
形成方法について説明した。しかしながら、本発明は、
大きさの異なる3種類以上のバンプを形成する場合にお
いて、任意の2つのバンプに大小関係を持たせる場合に
適用可能であり、必ずしも大きさの異なる2種類のバン
プを形成する場合にのみ適用されるものではない。
と、活性剤と、溶剤とを含み、基板に形成された電極パ
ッド上に半田バンプを形成するために使用される半田ペ
ーストであって、上記溶剤は、上記半田粉末の融点より
も低い沸点を有する第1の溶剤と、上記半田粉末の融点
よりも高い沸点を有する第2の溶剤と、を含むことを特
徴とする、半田ペーストが提供される。
形成に好適に使用することができる。本発明の第1の側
面においても、好ましい実施の形態においては本発明の
第8の側面に記載した半田ペーストと同様の半田ペース
トを使用するのは上述した通りである。したがって、本
発明の第8の側面の半田ペーストを半田バンプの形成に
使用した場合には、本発明の第1の側面において同様の
半田ペーストを使用した場合と同様な効果を享受するこ
とができる。
に気化しているから、半田が溶融し始めた後に溶剤の気
化熱として半田から奪われる熱量が低減され、未溶融の
半田粉末が残存してしまうといった不都合が抑制される
といった効果を享受できる。半田溶融後においても、第
2の溶剤の一定量が残存するため、ロジンなどの樹脂分
の流動性を維持し、また活性剤が溶剤の気化に伴って持
ち去られることを回避して、活性剤を半田の隅々にまで
行き渡らせて活性剤を有効に作用させることができる。
その結果、大きさにバラツキない良好な球状の半田バン
プを形成することができるといった効果を享受できる。
には、第1の溶剤としては、半田粉末の融点よりも5〜
50℃低いものを使用するのが好ましく、第2の溶剤と
しては、半田粉末の融点よりも5〜50℃高いものを使
用するのが好ましい。同様な理由から、半田ペースト中
の第1の溶剤の含有量を2〜6重量%、第2の溶剤の含
有量を2〜6重量%とするのが好ましい。
種類は、使用される半田粉末の種類(融点)により決定
されるものであり、本発明の第8の側面においても、本
発明の第1の側面において例示したもの(表1参照)を
使用するのが好ましい。
図面を参照して以下に行う詳細な説明によって、より明
らかとなろう。
態を図面を参照して具体的に説明する。
ンプ形成方法について、図1ないし図5を参照して具体
的に説明する。図1(a)〜(e)は基板上にマスクを
形成する工程を説明するための断面図、図2(a)およ
び(b)は基板の周りにスキージング補助手段を設ける
工程を説明するための断面図および平面図、図3
(a),(b)および図4(a),(b)は印刷工程を
説明するための断面図および平面図、図5(a)〜
(d)は最終的なバンプ形成工程を説明するための断面
図である。なお、第1の実施の形態では、円形状の基板
にバンプを形成する方法について説明するものとする。
は、マスクを形成する工程、スキージング補助手段を設
ける工程、印刷工程、および最終的にバンプを形成する
工程に大別される。
す基板1の位置決め、図1(b)に示す第1の被覆層2
1の形成、図1(c)に示す第2の被覆層22の形成、
および図1(d)および(e)に示す開口部23の形成
の各作業からなる。
ように基板支持体4の凹部40内に、基板1を収容する
ことにより行われる。凹部40は、基板1の平面視面積
に対応した開口面積を有するとともに、基板1の厚みよ
りも小さな深さを有している。このため、凹部40内に
は、基板1はその下部位置のみが収容されて位置決めさ
れ、基板1の移動が阻害される。
は、基板1を基板支持体4に固定するために接着剤など
を使用する必要がなく、作業性が改善される。なお、基
板1には、複数の電極パッド10が設けられている。
高分子であるポリビニルアルコールやポリアクリル酸な
どの溶液を、スピンコートやスクリーン印刷などの公知
の手法により塗布した後に、加熱乾燥させることにより
行われる(図1(b)参照)。第1の被覆層21の厚み
は、たとえば0.01〜10μm程度に設定される。
いは光分解性(感光性)の高い材料を含んだ樹脂フイル
ムを、第1の被覆層21上に熱圧着することにより行わ
れる(図1(c)参照)。樹脂フイルムとしては、たと
えば光照射部分が重合するネガ型と構成されたもの、す
なわちアクリレート酸エステルやメタクリル酸エステル
などに光重合開始剤を混合させたものが使用される。第
2の被覆層22の厚みは、第1の被覆層21の厚みや形
成すべきバンプの高さに応じて設定されるが、たとえば
高さが75μmのバンプを形成する場合には、その厚み
は20〜60μm程度とされる。
(e)に示したように第2の被覆層22に対して第2の
開口部22aを形成すると同時に、第1の被覆層21に
対しても同時に第1の開口部21aを形成することによ
り行われる。
とえば第2の被覆層22をネガ型の樹脂を用いて形成す
る場合には、まず図1(d)に示したように電極パッド
10に対応する部分が光不透過部50とされたフォトマ
スク5を配置した状態で光を照射する。その後、図1
(e)に示したように、フォトマスク5を取り去り、テ
トラメチルアンモニウムハイドロオキサイド水溶液など
のエッチング液により光照射されなかった部分(非重合
部)を除去することにより第2の開口部22aが形成さ
れる。このとき、第2の開口部22aが形成された第2
の被覆層22は、第1の被覆層21に対してはマスクと
して機能する。そして、第1の被覆層21を水溶性の高
い高分子材料により形成しておけば、上記エッチング液
(水溶液)によって第1の被覆層21についても、電極
パッド10に対応する部分のみが選択的に除去されて第
1の開口部21が形成される。このようにして第1およ
び第2の被覆層21,22に開口部23(21a,22
a)が形成され、電極パッド10を露出した状態で基板
1を覆うマスク2が形成される。
ド10の面積の25倍以下とするのが好ましい。
2(a)および(b)に示したように中央部に開口部6
0が形成された矩形枠状の平板6を、基板1の周囲を囲
むようにして配置することにより行われる。平板6は、
たとえばテフロン(登録商標)などの樹脂やステンレス
などの金属により全体が形成されている。そして、平板
6の開口部60は、基板1の平面視面積に略対応した開
口面積を有しており、平板6の厚みは、基板1上の第2
の被覆層22の高さ位置と、基板1周りにおける第2の
被覆層22の高さ位置との差に略対応している。このた
め、平板6を配置した状態では、基板1の周りにおける
第2の被覆層22の高さ位置が、基板1上における第2
の被覆層22の高さ位置と同一または略同一とされてい
る。その結果、基板1上の第2の被覆層22上ばかりで
なく、スキージング補助手段6上をもスキージSや半田
ペーストPなどを移動させることができる(図3および
図4参照)。
範囲においては、スキージング補助手段6と第2の被覆
層22との高さ位置に相違があってもかまわない。この
場合、スキージング補助手段6よりも第2の被覆層22
の高さ位置のほうが、たとえば200μm程度低くても
よい。
4(a),(b)に示したようにスキージSにより半田
ペーストPを移動させ、半田ペーストPを開口部23内
に充填することにより行われる。
うに、スキージング補助手段6の一辺に沿うようにし
て、スキージング補助手段6上ないし第2の被覆層22
上に半田ペーストPを準備する。このとき、準備する半
田ペーストPの領域長さLは、基板1の最大幅寸法Wよ
りも長くなるように準備しておくのが好ましい。本実施
形態では、第2の被覆層22と同一または略同一高さと
なるようにスキージング補助手段6が設けられているた
め、スキージング補助手段6をも利用して半田ペースト
Pを準備しておくことができる。これにより、基板1の
幅が一様でない場合であっても、基板1の最大幅寸法W
よりも長くなるように半田ペーストPを準備しておくこ
とができるようになる。この場合には、スキージSとし
ては、その長さ寸法が基板1の最大幅寸法Wよりも長い
ものが使用される。
ストPとしては、半田粉末とフラックスビヒクルとを含
むものが使用され、好ましくは粘度が100〜400P
a・sのものが使用される。
Cu、Cd、Sbなどを成分としたものが使用でき、代
表的には63%Sn−Pb、Sn−3.5%Ag、5%
Sn−Pbなどが使用される。
み以上で、この厚みの1.5倍以下の粒径を有する粒子
の割合が10重量%以下であるものが使用される。好ま
しくは、半田粉末としては、開口部23の開口径の40
%以上の粒径を有する粒子の割合が10重量%以下のも
のが使用され、さらに好ましくは、マスク2の厚みの4
0〜100%の粒径を有する粒子の割合が30重量%以
上であるものが使用される。
および溶剤を含むものが使用され、好ましくは、ハロゲ
ン元素およびアルカリ金属元素の合計含有量が100p
pm以下のものが使用される。
素添加ロジン、エステル化ロジンなどを用いることがで
きる。半田ペーストPにおけるロジンの含有量は、たと
えば2〜6重量%とされる。
アジピン酸、グルタン酸、トリエタノールアミン、モノ
エタノールアミンなどの有機酸または有機アミンを用い
ることができる。半田ペーストPにおける活性剤の含有
量は、たとえば0.01〜2重量%とされる。
沸点を有する第1の溶剤と、上記半田粉末の融点よりも
高い沸点を有する第2の溶剤と、を含むものを使用する
のが好ましい。さらに好ましくは、第1の溶剤として
は、半田粉末の融点よりも5〜50℃低い沸点を有する
もの、第2の溶剤としては、半田粉末の融点よりも5〜
50℃高い沸点を有するものが使用される。半田ペース
トPにおける第1の溶剤および第2の溶剤の含有量は、
それぞれ2〜6重量%程度とされる。
ように半田ペーストPを覆うようにしてスキージSを配
置し、このスキージSをスキージング補助手段6および
第2の被覆層22上に接するようにして移動させる。こ
の過程においては、スキージSの長さおよび半田ペース
トPの準備領域の長さLが基板1の最大幅Wよりも長い
ことから、全ての開口部23上をスキージSおよび半田
ペーストPが移動し、全ての開口部23内に半田ペース
トP′が落とし込まれる。各開口部23内への半田ペー
ストPの充填を確実ならしめるべく、先の移動経路とは
反対にスキージSを移動させてもよい。
は、マスク2の厚みとの関係で、当該厚みと比較して相
対的に粒径の大きな半田粉末の割合が小さくされてい
る。これにより、スキージSをマスク2上で繰り返して
移動させたとしても、一旦開口部23に充填された半田
粉末がスキージSによって掻き取られてしまう危険性は
少なくなる。
5(a)に示したようにスキージSおよびスキージング
補助手段6を取り除いた後に半田ペーストを加熱処理
し、マスク2を除去することにより行われる。
スキージング補助手段6上に開口部23に充填されなか
った余剰な半田ペーストPを退避させておけば、スキー
ジング補助手段6と同時に余剰な半田ペーストPを除去
することができる。しかも、次に別の基板1に対して半
田ペーストPの印刷を行う際に、半田ペーストPを退避
させておいたスキージング補助手段6を使用する場合に
は、当該半田ペーストPを再使用することができる。
およびスキージング補助手段6を除去した印刷後の基板
1を、たとえば加熱炉内に搬入することにより行われ
る。加熱炉内の温度は、使用する半田ペースト(特に半
田成分)の種類により決定されるが、概ね250〜45
0℃程度とされる。この加熱処理により、半田ペースト
P′が溶融するが、その際の半田の表面張力によって溶
融半田は球状となる。そして、溶融半田を冷却して固化
させれば、図5(b)に示したように球状のバンプBが
電極パッド10に一体化された状態で形成される。
田粉末の融点よりも低い沸点を有する第1の溶剤と、上
記半田粉末の融点よりも高い沸点を有する第2の溶剤と
を含むものが使用される。このため、半田溶融時には第
1の溶剤が既に気化しているから、半田が溶融し始めた
後に溶剤の気化熱として半田から奪われる熱量が低減さ
れ、未溶融の半田粉末が残存してしまうといった不都合
が抑制される。半田溶融後においても、第2の溶剤の一
定量が残存するため、ロジンなどの樹脂分の流動性を維
持し、また活性剤が溶剤の気化に伴って持ち去られるこ
とを回避して、活性剤を半田の隅々にまで行き渡らせて
活性剤を有効に作用させることができる。その結果、大
きさのバラツキの少ない良好な球状の半田バンプを形成
することができるようになる。また、上述した通り、開
口部23内に一旦充填された半田粉末が、繰り返し行わ
れるスキージングにより掻き取られることもないため、
開口部23内への半田ペーストP′の充填量が一定化さ
れて、この点からもバンプの大きさにバラツキが生じに
くくなる。
(d)に示したように第1の被覆層21を水や水溶液な
どの処理液により溶解除去した後、第2の被覆層22を
基板1から剥離することにより行われる。つまり、第2
の被覆層22を水に対して溶解しない材料により形成し
ておけば、図5(c)に示したように第1の被覆層2の
みが選択的に除去される。これにより、第2の被覆層3
と基板1との間の接着が解かれ、図5(d)に示したよ
うに第2の被覆層3を除去することができる。
水溶液により第1の被覆層2を溶解させれば、その水溶
液によって水溶性の第2の被覆層3もまた溶解するた
め、第1および第2の被覆層2,3を同時に溶解除去で
きる。
(d)に示したように基板1は基板支持体4から取り外
されるが、基板1基板支持体4の凹部40に収容されて
いるだけであるため、基板1は基板支持体4から容易に
取り外すことができる。
より被覆層21,22を形成することにより設けたが、
マスクとしては、電極パッドに対応した開口部が予め設
けられたメタルマスクを使用し、これを基板上に載置す
ることによりマスクを設けてもよい。このようなマスク
を使用した場合においても、本実施形態で使用される半
田ペーストはマスクの厚みと比較して相対的に粒径の大
きな半田粉末の割合が小さくされているから、半田ペー
ストを開口部内に充填した後にメタルマスクを除去した
としても、その際に開口部の内面に付着した半田ペース
トがメタルマスクとともに持ち去られる危険性も少なく
なる。このため、メタルマスクを使用したバンプ形成方
法においても、バンプの大きさにバラツキが生じにくく
なる。
第2の実施の形態に係るバンプ形成方法について説明す
る。図6(a)〜(f)は、本発明の第2の実施の形態
に係るバンプ形成方法の説明図、図7(a)および
(b)は、それぞれ図6(a)および(b)の要部拡大
図である。なお、本実施形態では、後において個々の電
子素子となる複数の領域のそれぞれに、電極パッドおよ
び配線が形成されたウエハ(基板)の状態で、各領域に
対して一括して半田バンプを形成する場合について説明
する。
(a)に示すように電極パッド10a,10bを複数の
群に組み分け、図6(f)に示すように各群毎に高さの
異なるバンプBa,Bbを形成することを目的としてい
る。そのため、マスク2に形成される開口部23a,2
3bの大きさを、各群毎に異なるものとして形成する
が、基本的な工程は先に説明した本発明の第1の実施の
形態に係るバンプ形成方法と同様である。具体的には次
の通りである。
は、複数の第1の電極パッド10aと複数の第2の電極
10bとがそれぞれ複数個ずつ形成されている。これら
の電極パッド10a,10bは、図7(a)に示したよ
うに、基板1に対してパターン形成された配線(図示
略)における端子となるべき部位を露出させるようにし
て絶縁膜11を形成した後、露出した部位およびその周
縁部を覆うようにして金メッキなどを施すことにより形
成されている。そのため、各電極パッド10a,10b
は、周縁部に対して中央部が窪んだ形状とされている。
また、バンプBaとバンプBbとの高さを確実に相違さ
せるべく、第1の電極パッド10aは、第2の電極パッ
ド10bよりも小さな面積で形成しておくのが好まし
い。
示すように、たとえば各電極パッド10a,10bを覆
うように感光性及び絶縁性を有する樹脂材料により被覆
層2Aを形成する。被覆層2Aは、たとえば上記樹脂材
料をフィルム状に成形し、それを基板1上に熱圧着する
ことにより形成される。このようにして形成される被覆
層2Aは、図7(b)に示すように絶縁層11に対して
は密着する。それに対して、各電極パッド10a,10
bが窪んだ形状とされているから、被覆層2Aは各電極
パッド10a,10bの中央部に対しては密着せず、若
干の空間を隔てた状態とされる。
ては、ポリメチルメタクリレート、ポリアクリレート、
およびポリメチルイソプロペニルケトンなどが挙げられ
る。
と同様に、被覆層2Aにおける各電極パッド10a,1
0bに対応する部位に対して、露光処理および現像処理
を施す。これにより、図6(c)に示すように、被覆層
2Aに対して各電極パッド10a,10bに対応して開
口部23a,23bが形成され、基板1上にマスク2が
設けられる。このとき、露光処理に用いるフォトマスク
の各窓部を所定の面積で形成しておくことにより、第1
の電極パッド10aに対応する部位に対しては、相対的
に開口面積及び容積が大きな第1の開口部23aを形成
し、第2の電極パッド10bに対応する部位に対して
は、相対的に開口面積及び容積の小さな第2の開口部2
3bを形成する。
理を用いて、被覆層2Aにおける各開口部23a,23
bを形成すべき部位を除去することにより行われる。被
覆層2Aが各電極パッド10a,10bの中央部に対し
て浮いた状態とされていれば、被覆層2Aが適切に除去
され、その結果、各開口部23a,23bの形成後に各
電極パッド10a,10bの中央部に被覆層2Aが残っ
てしまうこともない。
形成した後は、図6(d)に示すように、これらの開口
部23a,23bに半田ペーストPa,Pbを充填す
る。この半田ペーストPa,Pbの充填は、たとえば本
発明の第1の実施の形態において説明した印刷工程と同
様にして形成される。もちろん、半田ペーストPa,P
bとしては、本発明の第1の実施の形態で用いたのと同
様なものを使用することができる。
23bに充填されている半田ペーストPa,Pbを加熱
して溶融させる。これにより、ハンダペーストPa,P
bに含まれている半田成分以外の溶剤等の成分が揮発消
失するとともに、図6(e)に示すように、半田成分が
その表面張力によって略球形に寄り集まる。その後の冷
却過程においては、そのままの形状で半田が固化し、各
電極パッド10a,10bに固着して複数の半田バンプ
Ba,Bbが形成される。このとき、相対的に容積の大
きな第1の開口部23aには、相対的に体積が大きくて
高い第1のバンプBaが形成され、相対的に容積の小さ
な開口部23bには、相対的に体積が小さくて低い第2
のバンプBbが形成される。
からマスク2を剥離し、あるいは適当な溶剤を用いてマ
スク2を溶解させることにより、基板1からマスク2を
除去する。
Baと第2のバンプBbが形成された基板(ウエハ)1
は、ダイヤモンドカッタなどを用いて個々の電子素子形
成領域毎に分割することにより、たとえば図8に示した
ように中央部に背の低い第2のバンプBbが集められた
領域が2カ所設けられ、その他の領域に背の高いバンプ
Baが設けられた電子素子7とされる。
プ)7には、たとえば図9に示したように他の電子素子
(サブチップ)81,82が実装される。これらのサブ
チップ81,82は、図10(a)に示したように第2
のバンプBbが集められた領域に対応した面積を有し、
その表面に配線部(図示略)に導通するとともに、メイ
ンチップ7の第2のバンプBbに対応して電極パッド8
1a,82aが設けられている。サブチップ81,82
としては、メモリLSIやアナログ素子などが使用され
る。
(b)に示したように各サブチップ81,82の電極パ
ッド81a,82aをメインチップの第2のバンプBb
に位置合わせして対向接触させ、その状態で低バンプ1
8を加熱溶融し、その後に冷却することにより行われ
る。
ップ7は、たとえば図11に示したように再配線基板9
に実装される。再配線基板9には、配線部(図示略)に
導通するとともにメインチップ7の第1のバンプBaに
対応して複数の電極パッド90が設けられている。この
ような再配線基板9に対するメインチップ7の実装は、
図12(a)に示すように、まずメインチップ7を反転
させて再配線基板9の電極パッド90に対してメインチ
ップ7の第1のバンプBaを位置合わせする。
チップ7の第1のバンプBaを再配線基板9の電極パッ
ド90に対して各々対向接触させ、その状態で第1のバ
ンプBaを加熱溶融した後に冷却し、再配線基板9にメ
インチップ7を固定することにより、マルチチップパッ
ケージXが形成される。
ンチップ7と再配線基板9との間に収容された格好とさ
れる。このような状態を適切に達成するためには、再配
線基板9へのメインチップ7の実装時に第1のバンプB
aが変形することを考慮すると、メインチップ7の第1
の電極パッド10aからの第1のバンプBaの頂点まで
の距離は、第1の電極パッド10aからサブチップ8
1,82の外側表面までの距離の1.2倍以上であるこ
とが望ましい。
施の形態に係るバンプ形成方法を説明する。なお、本実
施形態では、後において個々の電子素子となる複数の領
域のそれぞれに、電極パッドおよび配線が形成されたウ
エハ(基板)の状態で、各領域に対して一括して半田バ
ンプを形成する場合について説明する。
(a)に示すように電極パッド10a′,10b′を複
数の群に組み分け、図13(i)に示すように各群毎に
高さの異なるバンプBa′,Bb′を形成することを目
的としている。そのため、マスク2の形成方法が先に説
明した本発明の第1および第2の実施の形態に係るバン
プ形成方法と異なるが、基本的な工程は先に説明した本
発明の第1および第2の実施の形態に係るバンプ形成方
法と同様である。具体的には次の通りである。
は、複数の第1の電極パッド10a′と複数の第2の電
極10b′とがそれぞれ複数個ずつ形成されている。こ
の基板1′に対して、図13(b)に示すように、各電
極パッド10a′,10b′を覆うように絶縁性の第1
の被覆層21′を形成する。第1の被覆層21′は、た
とえば絶縁性の樹脂材料により形成されたフィルムを熱
圧着することにより形成される。第1の被覆層21′を
構成する樹脂としては、エポキシアクリレート、エポキ
シ、ポリイミドなどが挙げられる。
ように、公知の技術、たとえばフォトリソグラフィによ
り、第2の電極パッド10b′を露出させる一方、第1
の被覆層21′に対して、第1の電極パッド10a′に
対応する部位に第1の開口部21a′を形成する。第2
の電極パッド10b′を露出は、第1の開口部21a′
の形成と同時に、第1の被覆層21′における第2の電
極パッド10b′が形成された領域に対応する部位を除
去することにより行われる。第1の開口部21a′は、
その開口面積が第1の電極パッド10a′の面積よりも
小さくなるように形成される。
の被覆層21′および第2の電極パッド10b′を覆う
ようにして第2の被覆層22′を形成する。第2の被覆
層22′は、第2の実施の形態で形成した被覆層2A
(図6(b)参照)と同様の樹脂材料を用いて形成する
ことができる。
の実施の形態と同様の方法により、たとえばフォトリソ
グラフィにより第2の被覆層22′に対して複数の第2
および第3の開口部22a′,22b′を形成する。第
2の開口部22b′は、第2の電極パッド10b′に対
応する部位に、相対的に開口面積および容積の小さなも
のとして形成される。第3の開口部22a′は、第1の
電極パッド10a′に対応する部位に形成され、第1の
開口部21a′に連通し、第1および第2の開口部21
a′,22b′よりも相対的に開口面積および容積の大
きなものとされる。
第2の被覆層22′を形成し、また第1から第3の開口
部21a′,22a′,22b′を形成することによ
り、マスク2′が形成される。
から第3の開口21a′,22a′,22b′に半田ペ
ーストPa′,Pb′を充填する。半田ペーストP
a′,Pb′は、本発明の第1の実施の形態において説
明した方法を採用することができる。
a′,22a′,22b′に充填された半田ペーストP
a′,Pb′を溶融させる。これにより、半田ペースト
Pa′,Pb′に含まれている半田成分以外の溶剤等の
成分が揮発消失する。そして、図13(h)に示すよう
に、第1の開口部21a′内に充填された半田ペースト
Pa′はその内部に充填されたまま溶融する。第3の開
口部22a′内に充填された半田ペーストPa′は、半
田成分がその表面張力によって略球形に寄り集まる。そ
の後の冷却過程においては、そのままの形状が維持さ
れ、第1の開口部21a′内に充填された半田ペースト
Pa′を介して第1の電極パッド10a′上に固着され
て、第1のバンプBa′とされる。第2の開口部22
b′内に充填された半田ペーストPb′もまた、半田成
分がその表面張力によって略球形に寄り集まり、その後
の冷却過程において、そのままの形状が維持されて第2
の電極パッド10b′上に固着され、第2のバンプB
b′とされる。
の被覆層22′を基板1′上から除去することにより、
基板1′における各電極パッド10a′,10b′上に
バンプBa′,Bb′が形成される。このとき、第1の
被覆層21′が除去されずに残存したままとされ、第1
のバンプBa′は第1の被覆層21′により底上げされ
た格好で形成される。そして、第3の開口部22a′が
第2の開口部22b′よりも容積が大きくされているこ
とにより、第1のバンプBa′の球状の部分が第2のバ
ンプBb′よりも大きくなる。その結果、第1のバンプ
Ba′は、電極パッド10a′,10b′からその頂点
までの距離が第2のバンプBb′よりも大きくなる。
Ba′と第2のバンプBb′が形成された基板(ウエ
ハ)1′は、第2の実施の形態の場合と同様に、たとえ
ばダイヤモンドカッタなどを用いて分割することにより
図14に示したような個々の電子素子とされる。この電
子素子7′は、図8に示したような第2の実施の形態の
電子素子7と同様に、図14に良く表れているように中
央部に背の低い第2のバンプBb′が集められ、その他
の領域に背の高いバンプBa′が設けられている。
発明の第2の実施の形態の場合と同様に、高密度化が図
られらたマルチチップパッケージX′を構成することが
できる。
(b)に示したように、電子素子(メインチップ)7′
に他の電子素子(サブチップ)8′が実装される。この
サブチップ8′としては、メモリLSIやアナログ素子
などが使用される。サブチップ8′の実装は、サブチッ
プ8′に設けられた電極パッド80′をメインチップ
7′の第2のバンプBb′に位置合わせして対向接触さ
せ、その状態で第2のバンプBb′を加熱溶融し、その
後に冷却することにより行われる。
7′は、たとえば図14(c)および(d)に示したよ
うに、再配線基板9′に実装される。再配線基板9′に
対するメインチップ7′の実装は、図14(c)に示す
ように、まずメインチップ7′を反転させて再配線基板
9′の電極パッド90′に対してメインチップ7′の第
1のバンプBa′を位置合わせする。次いで、図14
(d)に示すように、メインチップ7′の第1のバンプ
Ba′を再配線基板9′の電極パッド90′に対して各
々対向接触させ、その状態で第1のバンプBa′を加熱
溶融した後に冷却し、再配線基板9′にメインチップ
7′を固定することにより、マルチチップパッケージ
X′が形成される。
プ7′と再配線基板9′との間に収容された格好とされ
る。このような状態を適切に達成するためには、再配線
基板9′へのメインチップ7′の実装時に第1のバンプ
Ba′が変形することを考慮すると、メインチップ7′
の第1の電極パッド10a′からの第1のバンプBa′
の頂点までの距離は、第1の電極パッド10a′からサ
ブチップ8′の外側表面までの距離の1.2倍以上であ
ることが望ましい。
明の第4の実施の形態に係る半導体チップ(電子部品)
7″およびこれを用いたマルチチップパッケージX″に
ついて説明する。
のチップ基板の表面には、相対的に面積の小さな第1の
電極パッド10a″、相対的に面積の大きな第2の電極
パッド10b″、およびこれらに導通する配線部(図示
せず)が形成されている。第1および第2の電極パッド
10a″,10b″には、各々、相対的に大きな第1の
バンプBa″および相対的に小さい第2のバンプBb″
が接合形成されている。
係るバンプ形成方法と同一の工程を経て得ることができ
るが、構造上、第1の電極パッド10a″と第2の電極
パッド10b″とで面積に差異がある点で相違する。
成方法では、第1の電極パッド10a″には、第2の電
極パッド10b″上よりも、より多量の半田ペーストが
載せられる(図6(d)参照)。そのため、当該バンプ
形成方法を採用することによて、第1の電極パッド10
a″上に相対的に高い第1のバンプBa″が形成され、
第2の電極パッド10b″上には相対的に低い第2のバ
ンプBb″が形成される。
相対的に小さいため、第1のバンプBa″と第1の電極
パッド10a″との接合面積が小さくなるため、第1の
バンプBa″の形状は球形に近くなる。一方、第2の電
極パッド10b″の面積が相対的に大きいため、第2の
バンプBb″と第2の電極パッド10b″との接合面積
が大きくなるため、第2のバンプBb″は、球の一部が
比較的大きく欠如した形状となる。このことは、各電極
パッド上に同量の半田ペーストを載せた場合には、電極
パッドの面積が小さいほうが高いバンプを形成できるこ
とを意味している。したがって、本実施形態の半導体チ
ップ7″のように、電極パッド10a″、10b″の面
積に差異を設けることによっても、第1および第2のバ
ンプBa″,Bb″の高さの差異を有意に確保すること
ができるようになる。
7″に、サブチップ81″,82″を搭載した状態にお
ける断面図である。サブチップ81″,82″は、たと
えばメモリLSIやアナログ素子であり、半導体チップ
7″の第2のバンプBb″に対応する電極パッド81
a″,82a″およびこれに導通する配線部(図示せ
ず)が形成された構造を有する。サブチップ81″,8
2″の電極パッド81a″,82a″は、第2のバンプ
Bb″を介して、半導体チップ7″の第2の電極パッド
10b″と導通している。そして、当該半導体チップ
7″を他の実装対象物へ搭載するときに第1のバンプB
a″が変形することを考慮すると、第1の電極パッド1
0a″から第1のバンプBa″の頂点までの距離は、第
2の電極パッド10B″からサブチップ81″,82″
の外表面までの距離の1.2倍以上であることが望まし
い。
載した上述の半導体チップ7″を、再配線基板9″に搭
載することにより構成したマルチチップパッケージ(電
子部品)X″を示す断面図である。再配線基板9″に
は、半導体チップ7″の第1のバンプBa″に対応する
電極パッド90″およびこれに導通する配線部(図示せ
ず)が形成された構造を有する。再配線基板9″の電極
パッド90″が、第1のバンプBa″を介して、半導体
チップ7″の第1の電極パッド10a″2と導通してい
る。第2のバンプBb″を介して半導体チップ7″に搭
載されているサブチップ81″,82″は、半導体チッ
プ7″と、再配線基板9″との間に収容されており、マ
ルチチップパッケージX″の高密度化が図られている。
は、半田ペースト中の半田粉末の粒径と、形成されるバ
ンプ高さのバラツキとの関係を考察する。
を45g、溶剤として2−メチル−2,4ペンタジオー
ルを20gおよびジエチレングリコールモノブチルエー
テルを20g、活性剤として有機酸であるセバシン酸を
10g、チクソ剤として硬化ヒマシ油を5g用い、これ
らを混合してフラックスビヒクルを調製した。当該フラ
ックスビヒクルと、表2に示す粒度分布を有するSn−
3.5%Ag半田粉末とを、1:9の重量割合で混練し
て半田ペーストを作成した。この半田ペーストを用いて
以下のように半田バンプを形成した。
(70×70μm)が設けられた半導体素子形成領域を
30個有するウェハに対して、厚さ50μmのアクリレ
ート膜を形成し、露光・現像により電極パッドに対応す
る部位に直径125μmの開口部を形成してマスクとし
た。この開口部に、上記した半田ペーストを充填し、2
60℃まで加熱を行うことにより半田ペーストを溶融さ
せるとともに、半田を一体化させてバンプを形成した。
そのときの平均バンプの高さおよびバラツキを表2に示
した。表2においては、バラツキは標準偏差により示し
た。
を45g、溶剤として2−メチル−2,4ペンタジオー
ルを20gおよびジエチレングリコールモノブチルエー
テルを20g、活性剤として有機酸であるセバシン酸を
10g、チクソ剤として硬化ヒマシ油を5g用い、これ
らを混合してフラックスビヒクルを調製した。当該フラ
ックスビヒクルと、表3に示す粒度分布を有するSn−
3.5%Ag半田粉末とを、1:9の重量割合で混練し
て半田ペーストを作成した。この半田ペーストを用いて
以下のように半田バンプを形成した。
(φ70μm)が設けられた半導体素子形成領域を30
個有するウェハに対して、厚さ50μmのアクリレート
膜を形成し、露光・現像により電極パッドに対応する部
位に直径125μmの開口部を形成してマスクとした。
この開口部に、上記した半田ペーストを充填し、260
℃まで加熱を行うことにより半田ペーストを溶融させる
とともに、半田を一体化させ、バンプを形成した。その
ときの平均バンプの高さおよびバラツキを表3に示し
た。表3においては、バラツキは標準偏差により示し
た。
末としては、マスクの厚み以上で、マスクの厚みの1.
5倍以下の粒子径(50〜75μm)を有する粒子の割
合が10重量%以下、開口部の開口径の40%以上の粒
子径(>50μm)を有する粒子の割合が10重量%以
下、マスクの厚みの40〜100%の粒子径(20〜5
0μm)を有する粒子の割合が30重量%以上のものを
使用するのが好ましい。
ては、半田ペーストに使用される溶剤の種類と形成され
るバンプの高さのバラツキについて考察する。
0g、第1の溶剤として2−メチル−2,4ペンタジオ
ールを20g、第2の溶剤としてジエチレングリコール
モノブチルエーテルを20g、活性剤として有機酸であ
るセバシン酸を10g用い、これらを混合してフラック
スビヒクルを調製した。当該フラックスビヒクルと、平
均粒径が16μmであるSn−3.5%Ag半田粉末
(表2の粉末1)とを、1:9の重量割合で混練して半
田ペーストを作成した。この半田ペーストを用いて以下
のように半田バンプを形成した。
(φ70μm)が設けられた半導体素子形成領域を30
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径160μmの開口部を有するメ
タルマスク(厚さ40μm)を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、260℃ま
で加熱を行うことにより半田ペーストを溶融させるとと
もに、半田を一体化させてバンプを形成した。
80μmであり、最大高さと最低高さとの差(以下「バ
ラツキ」と記載する。)は1.2μmという高精度なバ
ンプであった。また、バンプ形成後のバンプ内のハロゲ
ン元素及びアルカリ金属元素の残渣は10ppm以下で
あり、半導体素子に対する影響は見られなかった。
5g、第1の溶剤として2−メチル−2,4ペンタジオ
ールを15g、第2の溶剤としてジエチレングリコール
モノブチルエーテルを20g、活性剤として有機酸であ
るコハク酸を10g用いて、これらを混合してフラック
スビヒクルを用意した。当該フラックスビヒクルと、平
均粒径が16μmであるSn−3.5%Ag半田粉末
(表2の粉末1)とを、1:9の重量割合で混練して半
田ペーストを作成した。この半田ペーストを用いて以下
のように半田バンプを形成した。
(φ70μm)が設けられた半導体素子形成領域を30
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径160μmの開口部を有するメ
タルマスク(厚さ40μm)を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、260℃ま
で加熱を行うことにより半田ペーストを溶融させるとと
もに、半田を一体化させてバンプを形成した。
78μmであり、バラツキは1.3μmという高精度な
バンプであった。また、バンプ形成後のバンプ内のハロ
ゲン元素及びアルカリ金属元素の残渣は10ppm以下
であり、半導体素子に対する影響は見られなかった。
50g、第1の溶剤として2−メチル−2,4ペンタジ
オールを20g、第2の溶剤としてジエチレングリコー
ルモノブチルエーテルを20g、活性剤として有機酸で
あるセバシン酸を5gおよびコハク酸を5g用い、これ
らを混合してフラックスビヒクルを用意した。当該フラ
ックスビヒクと、平均粒径が16μmであるのSn−
3.5%Ag半田粉末(表2の粉末1)とを、1:9の
重量割合で混練して半田ペーストを作成した。この半田
ペーストを用いて以下のように半田バンプを形成した。
(φ70μm)が設けられた半導体素子形成領域を30
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径160μmの開口部を有するメ
タルマスク(厚さ40μm)を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、260℃ま
で加熱を行うことにより半田ペーストを溶融させるとと
もに、半田を一体化させ、バンプを形成した。
81μmであり、バラツキは1.8μmという高精度な
バンプであった。また、バンプ形成後のバンプ内のハロ
ゲン元素及びアルカリ金属元素の残渣は10ppm以下
であり、半導体素子に対する影響は見られなかった。
45g、第1の溶剤として2−メチル−2,4ペンタジ
オールを20g、第2の溶剤としてジエチレングリコー
ルモノブチルエーテルを20g、活性剤として有機酸で
あるセバシン酸を10gおよび有機アミンであるトリエ
タノールアミンを5g用い、これらを混合してフラック
スビヒクルを用意した。当該フラックスビヒクルと、平
均粒径が16μmであるSn−3.5%Ag半田粉末
(表2の粉末1)とを、1:9の重量割合で混練して半
田ペーストを作成した。この半田ペーストを用いて以下
のように半田バンプを形成した。
(φ70μm)が設けられた半導体素子形成領域を30
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径160μmの開口部を有するメ
タルマスク(厚さ40μm)を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、260℃ま
で加熱を行うことにより半田ペーストを溶融させるとと
もに、半田を一体化させてバンプを形成した。
80μmであり、バラツキは1.4μmという高精度な
バンプであった。また、バンプ形成後のバンプ内のハロ
ゲン元素及びアルカリ金属元素の残渣は10ppm以下
であり、半導体素子に対する影響は見られなかった。
0g、溶剤として半田粉末の融点よりも低沸点である2
−メチル−2,4ペンタジオールのみを40g、活性剤
として有機酸であるセバシン酸を10g用い、これらを
混合してフラックスビヒクルを用意した。当該フラック
スビヒクルと、平均粒径である16μmのSn−3.5
%Ag半田粉末(表2の粉末1)とを、1:9の重量割
合で混練して半田ペーストを作成した。この半田ペース
トを用いて以下のように半田バンプを形成した。
(φ70μm)が設けられた半導体素子形成領域を30
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径160μmの開口部を有するメ
タルマスク(厚さ40μm)を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、260℃で
加熱を行った。
して、溶融時に一体化できない半田が生じた。この結果
形成された半田バンプは、高さが平均59μmであり、
バラツキは9μmという精度の悪いものであった。
0g、溶剤として半田粉末の融点よりも低沸点である2
−メチル−2,4ペンタジオールを20gおよびエチレ
ングリコールジブチルエーテルを20g、有機酸として
セバシン酸を10g用いて、これらを混合してフラック
スビヒクルを用意した。当該フラックスビヒクルと、平
均粒径が16μmのSn−3.5%Ag半田粉末とを、
1:9の重量割合で混練して半田ペーストを作成した。
この半田ペーストを用いて以下のように半田バンプを形
成した。
(φ70μm)が設けられた半導体素子形成領域を30
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径160μmの開口部を有するメ
タルマスク(厚さ40μm)を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、260℃で
加熱を行った。
して、溶融時に一体化できない半田が生じた。この結果
形成された半田バンプは、高さが平均50μmであり、
バラツキは12μmという精度の悪いものであった。
0g、溶剤として半田粉末の融点よりも高沸点であるジ
エチレングリコールモノブチルエーテル40g、活性剤
として有機酸であるセバシン酸を10g用い、これらを
混合してフラックスビヒクルを用意した。当該フラック
スビヒクルと、平均粒径が16μmであるSn−3.5
%Ag半田粉末(表2の粉末1)とを、1:9重量割合
で混練して半田ペーストを作成した。この半田ペースト
を用いて以下のように半田バンプを形成した。
(φ70μm)が設けられた半導体素子形成領域を30
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径160μmの開口部を有するメ
タルマスク(厚さ40μm)を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、260℃で
加熱を行った。
粉末がバンプ表面上に残り、所望のバンプを形成するこ
とができなかった。
0g、溶剤として半田粉末の融点よりも高沸点であるジ
エチレングリコールモノブチルエーテルを20gおよび
1,5−ペンタンジオールを20g、活性剤として有機
酸であるセバシン酸を10g用い、これらを混合してフ
ラックスビヒクルを用意した。当該フラックスビヒクル
と、平均粒径が16μmであるSn−3.5%Ag半田
粉末(表2の粉末1)とを、1:9の重量割合で混練し
て半田ペーストを作成した。この半田ペーストを用いて
以下のように半田バンプを形成した。
(φ70μm)が設けられた半導体素子形成領域を30
個有するウェハに対して、メタルマスク印刷法により半
田バンプを形成した。まず、当該半導体素子の電極パッ
ドに対応する位置に直径160μmの開口部を有するメ
タルマスク(厚さ40μm)を予め当該半導体素子に位
置合わせを行った後に載置し、上述の半田ペーストを当
該ウェハの電極パッド上に印刷した。次に、260℃で
加熱を行った。
粉末がバンプ表面上に残り、所望のバンプを形成するこ
とができなかった。
た第1の実施の形態に係るバンプ形成方法について考察
する。
よりバンプの形成を試みた。まず、150μmのピッチ
で1万個の電極パッド(φ70μm)が設けられた半導
体素子形成領域を30個有する厚さ0.6mm、直径6
インチ(約15.3cm)のシリコンウエハ上に、5.
0 重量%のポリビニルアルコールを含む水溶液をスピン
コート法により塗布した後に、約110℃で30分間加
熱して厚さが約0.1μmの第1の被覆層を形成した。
次いで、厚さ50μmの感光性アクリレート樹脂フィル
ム(商品名:NIT−250;ニチゴーモートン社製)
を105℃、3.5kg/mm 2で熱圧着して第2の被
覆層を形成した。
る部位に光不透過部が形成されたマスクを介して露光し
て、光が照射された領域を重合させた。露光後の第2の
被覆層を、2.3体積%のテトラメチルアンモニウムハ
イドロオキサイドを含む水溶液(エッチング液)により
現像し、光が照射されなかった部分を除去して直径12
5μmの開口部とした。このとき、先のエッチング液が
水溶液とされ、第1の被覆層が水溶性の樹脂により形成
されているから、第1の被覆層における電極パッドに対
応する部分も同時に除去され、第1の被覆層にも開口部
が形成されて電極パッドが露出する。
第2の被覆層の開口部内に平均粒子径が16μmである
Sn−3.5%Ag半田粉末(表2の粉末1)を充填
し、265℃で半田をリフローさせた後に固化させた。
次いで、5.0体積%のモノエタノールアミン水溶液で
第1および第2の被覆層のそれぞれを溶解除去した。そ
の結果、高さ75±1.5μmのバンプが形成された。
%のポリアクリル酸を含む水溶液をスピンコート法によ
り塗布した後に、約110℃で30分間加熱して厚さが
約0.1μmの第1の被覆層を形成した以外は、実施例
12と同様にしてバンプを形成した。その結果、高さ7
5±1.5μmのバンプが形成された。
と同様にして、第1および第2の被覆層を形成した後に
各被覆層に開口部を形成した。その後、開口部内にフラ
ックスを塗布してから平均粒径15μmであるSn−
3.5%Ag半田粉末(表2の粉末1)を充填し、当該
半田粉末を265℃でリフローした後に固化させた。そ
して、5.0体積%のモノエタノールアミン水溶液で第
1および第2の被覆層のそれぞれを溶解除去した。その
結果、高さ80±2.0μmのバンプが形成された。
と同様にして、第1および第2の被覆層を形成した後に
各被覆層に開口部を形成した。ただし、第2の被覆層の
厚みを25μmとした。その後、貫通孔内にフラックス
を塗布してから、280℃の溶融半田浴(Sn−3.5
%Ag)に基板を浸漬させた。そして、5.0体積%の
モノエタノールアミン水溶液で第1および第2の被覆層
のそれぞれを溶解除去した。その結果、高さ75±2.
5μmのバンプが形成された。
と同様にして第1および第2の被覆層を形成した後に各
被覆層に開口部を形成した。その後、メッキにより開口
部内に半田(Sn−3.5%Ag)を充填した後にフラ
ックスを塗布し、これを265℃でリフローした後に固
化させた。そして、5.0体積%のモノエタノールアミ
ン水溶液で第1および第2の被覆層のそれぞれを溶解除
去した。その結果、高さ75±1.0μmのバンプが形
成された。
してバンプの形成を試みた。まず、テフロン製の基板支
持体(200×200×2mm)に、150μmピッチ
で直径70μmの円形電極が計30万個形成された厚さ
0.6mm、直径6インチ(約15.3cm)のシリコ
ンウエハを基板として載置した。
(商品名:NIT−250;ニチゴーモートン社製)を
100℃、3.5kg/mm2で熱圧着して被覆層を形
成した。この被覆層を、電極パッドに対応する部分に光
不透過部が形成されたマスクを介して露光して、光が照
射された領域を重合させた。露光後の被覆層を、2.3
体積%のテトラメチルアンモニウムハイドロオキサイド
を含む水溶液(エッチング液)により現像し、光が照射
されなかった部分を除去して直径125μmの開口部を
形成してマスクとした。
口を有する厚さ0.6mmの平板を、基板を囲むように
して配置した。次いで、印刷法により被覆層の開口部内
にペースト状の半田(半田粉末として平均粒子径が16
μmであるSn−3.5%Ag(表2の粉末1))を充
填した後、平板を取り外してから半田ペーストを265
℃でリフローした後に固化させた。そして、5.0体積
%のモノエタノールアミン水溶液で被覆層を溶解除去し
た。その結果、高さ75±1.5μmのバンプが形成さ
れた。
エハの平面視面積に対応した開口を有し、かつ深さが
0.45mmの凹部が形成された基板支持体に、凹部内
のその下部が収容されるようにしてシリコンウエハを固
定した。この状態において、実施例17と同様にして被
覆層を形成するとともに、当該被覆層に基板の電極パッ
ドに対応する開口部を形成してマスクとした。
口を有する厚さ0.15mmの平板を、基板を囲むよう
にして配置した。その後、実施例17と同様にして、開
口部部内への半田の充填、半田のリフロー・固化、およ
び被覆層の除去を行った。その結果、高さ75±1.5
μmのバンプが形成された。
としてステンレス製のものを使用した以外は実施例17
と同様にしてバンプの形成を試みた。その結果、高さ7
5±1.5μmのバンプが形成された。
としてステンレス製のものを使用した以外は実施例18
と同様にしてバンプの形成を試みた。その結果、高さ7
5±1.5μmのバンプが形成された。
2の実施の形態に係るバンプ形成方法について考察す
る。
線基板との導通を図るための第1の電極パッド800個
(電極径φ80μm、ピッチ:220μm)およびサブチ
ップとの導通を図るための第2の電極パッド100個×
2(電極径φ:110μm、ピッチ:220μm)がチッ
プ基板表面に形成された半導体チップを使用した。
2の電極パッドを覆うように、フィルム状で感光性を示
すポリメチルメタクリレート絶縁膜(厚さ:100μ
m)を敷設し、露光処理および現像処理を施して、当該
フィルムにおける各第1の電極パッドに対応する箇所に
第1の開口部、各第2の電極パッドに対応する箇所に第
2の開口部をそれぞれ形成してマスクとした。第1の開
口部の開口径を200μmとし、第2の開口部の開口径
を50μmとした。第1および第2の開口部に、平均粒
径が16μmであるSn−3.5%Ag半田粉末(表2
の粉末1)を55vol%含有する半田ペーストを充填し
た後、260℃で加熱し、半田ペースト中の半田粉末を
溶融し、一体化した。
溶液を用いて、フィルム状の絶縁膜を化学的に除去し
た。その後、ロジンとしてポリペールを50wt%および
溶剤としてへキシレングリコールを50wt%含むフラッ
クスをバンプに塗布し、再び260℃で加熱を行い、バ
ンプの形状を整えた。
パッド上には高さ161μmの第1のバンプが形成さ
れ、サブチップ導通用の第2の電極パッド上には高さ3
0μmの第2のバンプが形成された。
上に有するサブチップとしての半導体チップ(厚さ:1
00μm)2個を、メインチップの第2のバンプ群、即
ち高さ30μmの低いバンプ群(各100個)に、26
0℃で加熱しながら搭載した。そして、これを反転し、
同じく260℃で加熱しながら、第1のバンプ、即ち高
さ161μmの高いバンプを介してメインチップを再配
線基板上に搭載した。
間に2個のサブチップを収容しつつ、メインチップと再
配線基板との良好な接続を形成することができた。
線基板との導通を図るための第1の電極パッド800個
(電極径φ100μm、ピッチ:300μm)およびサブ
チップとの導通を図るための第2の電極パッド100個
×2(電極径φ:80μm、ピッチ:153μm)がチッ
プ基板表面に形成された半導体チップを使用した。当該
メインチップに対して、第1および第2の電極パッドを
覆うように、フィルム状で感光性を示すポリメチルメタ
クリレート絶縁膜(厚さ:50μm)を敷設し、露光処
理および現像処理を施して、当該フィルムにおける各電
極パッドに対応する箇所に第1および第2の開口部を形
成した。第1の電極パッド上の第1の開口部の開口径を
280μmとし、第2の電極パッド上の第2の開口部の
開口径を50μmとした。
16μmであるSn−3.5%Ag半田粉末(表2の粉
末1)を55vol%含有する半田ペーストを充填した
後、260℃で加熱し、半田ペースト中の半田粉末を溶
融し、一体化した。次いで、10wt%モノエタノールア
ミン水溶液を用いて、フィルム状の絶縁膜を化学的に除
去した。その後、ロジンとしてポリペールを50wt%
および溶剤としてへキシレングリコールを50wt%含
むフラックスをバンプに塗布し、再び260℃で加熱を
行い、バンプの形状を整えた。
パッド上には高さ154μmのバンプが形成され、サブ
チップ導通用の第2の電極パッド上には高さ28μmの
バンプが形成された。
上に有するサブチップとしての半導体チップ(厚さ:1
00μm)2個を、メインチップの第2のバンプ群、す
なわち高さ28μmの低いバンプ群(各100個)に、
260℃で加熱しながら搭載した。そして、これを反転
し、同じく260℃で加熱しながら、第1のバンプ、す
なわち高さ154μmの高いバンプを介してメインチッ
プを再配線基板上に搭載した。
間に2個のサブチップを収容しつつ、メインチップと再
配線基板との良好な接続を形成することができた。
線基板との導通を図るための第1の電極パッド800個
(電極径φ100μm、ピッチ:300μm)およびサブ
チップとの導通を図るための第2の電極パッド100個
×2(電極径φ:80μm、ピッチ:153μm)がチッ
プ基板表面に形成された半導体チップを使用した。
覆うように、フィルム状で感光性を示すポリメチルメタ
クリレート絶縁膜(厚さ:50μm)を敷設し、露光処
理および現像処理を施して、当該フィルムにおける第1
および第2電極パッドに対応する箇所に第1および第2
の開口部を形成した。第1の電極パッド上の第1の開口
部の開口径を280μmとし、第2の電極パッドの第1
の群(100個)の各電極パッド上の第2−1の開口部
の開口径を50μmとし、第2の電極パッドの第2の群
(100個)の各電極パッド上の第2−2の開口部の開
口径を40μmとした。
mであるSn−3.5%Ag半田粉末(表2の粉末1)
を55vol%含有する半田ペーストを充填した後、2
60℃で加熱し、半田ペースト中の半田粉末を溶融し、
一体化した。次いで、10wt%モノエタノールアミン
水溶液を用いて、フィルム状の絶縁膜を化学的に除去し
た。その後、ロジンとしてポリペールを50wt%およ
び溶剤としてへキシレングリコールを50wt%含むフ
ラックスをバンプに塗布し、再び260℃で加熱を行
い、バンプの形状を整えた。
パッド上には高さ154μmの第1のバンプが形成さ
れ、サブチップ導通用の第2の電極パッドの第1群およ
び第2群上には、それぞれ高さ28μmおよび18μm
の第2−1および第2−2のバンプが形成された。
上に有するサブチップとしての第1の半導体チップ(厚
さ:100μm)および第2の半導体チップ(厚さ:1
05μm)を、各々、メインチップの第2−1のバン
プ、すなわち高さ28μmのバンプ(100個)および
第2−2のバンプ、すなわち高さ18μmのバンプ(1
00個)に、260℃で加熱しながら搭載した。そし
て、これを反転し、同じく260℃で加熱しながら、第
1のバンプ、すなわち高さ154μmの高いバンプを介
してメインチップを再配線基板上に搭載した。
間に2個のサブチップを収容しつつ、メインチップと再
配線基板との良好な接続を形成することができた。
た基板に対して、上記複数の電極パッドに対応して複数
の開口部が形成されたマスクを設け、上記複数の電極パ
ッドのそれぞれが露出した状態とする工程と、上記開口
部内に半田ペーストを充填する工程と、半田ペーストを
加熱処理する工程と、を備えたバンプ形成方法であっ
て、上記半田ペーストは、半田粉末とフラックスビヒク
ルとを含み、上記半田粉末は、上記マスクの厚み以上で
この厚みの1.5倍以下の粒径を有するものの割合が1
0重量%以下であることを特徴とする、バンプ形成方
法。 (付記2) 上記半田粉末は、上記開口部の開口径の4
0%以上の粒径を有するものの割合が10重量%以下で
ある、付記1に記載のバンプ形成方法。 (付記3) 上記半田粉末は、上記マスクの厚みの40
〜100%の粒径を有するものの割合が30重量%以上
である、付記1または2に記載のバンプ形成方法。 (付記4) 上記半田粉末の平均粒径は、5〜20μm
である、付記1ないし3のいずれか1つに記載のバンプ
形成方法。 (付記5) 上記フラックスビヒクルは、上記半田粉末
の融点よりも低い沸点を有する第1の溶剤と、上記半田
粉末の融点よりも高い沸点を有する第2の溶剤と、を含
んでいる、付記1ないし4のいずれか1つに記載のバン
プ形成方法。 (付記6) 上記第1の溶剤の沸点は、上記半田粉末の
融点よりも5〜50℃低く、上記第2の溶剤の沸点は、
上記半田粉末の融点よりも5〜50℃高い、付記5に記
載のバンプ形成方法。 (付記7) 上記半田ペーストにおける上記第1の溶剤
の含有量は2〜6重量%であり、上記第2の溶剤の含有
量は2〜6重量%である、付記5または6に記載のバン
プ形成方法。 (付記8) 上記フラックスビヒクルは、ハロゲン元素
およびアルカリ金属元素の合計含有量が100ppm以
下である、付記1ないし7のいずれか1つに記載のバン
プ形成方法。 (付記9) 上記フラックスビヒクルは、活性剤をさら
に含んでおり、この活性剤は、セバシン酸、コハク酸、
アジピン酸、グルタル酸、トリエタノールアミン、およ
びモノエタノールアミンからなる群より選ばれる少なく
とも1種の有機酸または有機アミンを含んでいる、付記
1ないし8のいずれか1つに記載のバンプ形成方法。 (付記10) 上記半田ペーストにおける上記活性剤の
含有量は、0.01〜2重量%である、付記9に記載の
半田バンプの形成方法。 (付記11) 上記半田ペーストの粘度は、100〜4
00Pa・sである、付記1ないし10のいずれか1つ
に記載のバンプ形成方法。 (付記12) 上記マスクは、上記基板上に第1の被覆
層を形成するとともに、この第1の被覆層上に第2の被
覆層を形成する工程と、上記第1の被覆層および上記第
2の被覆層における上記各電極パッドに対応する部位
に、露光およびエッチング液を用いた現像により上記開
口部を形成する工程と、を経て上記基板上に設けられ、
かつ、上記第1の被覆層は、上記第2の被覆層を現像す
るためのエッチング液により溶解する材料により形成さ
れており、上記第2の被覆層の現像と同時に、上記第1
の被覆層をエッチング処理する、付記1ないし11のい
ずれか1つに記載のバンプ形成方法。 (付記13) 上記複数の電極パッドは、複数の群に組
み分けられるものであり、上記マスクは、上記複数の電
極パッドを覆うように被覆層を形成する工程と、上記被
覆層に対し、上記複数の電極パッドの各々に対応して、
各群毎に容積の異なる開口部を形成する工程と、を経て
形成される、付記1ないし11のいずれか1つに記載の
バンプ形成方法。 (付記14) 上記複数の電極パッドは、複数の第1の
電極パッドおよび複数の第2の電極パッドを有している
とともに、上記開口部は、第1の開口部、第2の開口
部、および第3の開口部を有しており、上記マスクは、
上記第1の電極パッドを覆い、上記第2の電極パッドを
露出させて第1の被覆層を形成する工程と、この第1の
被覆層に対し、上記第1の電極パッドに対応して上記第
1の開口部を形成する工程と、上記第1の被覆層と上記
第2の電極パッドを覆うように第2の被覆層を形成する
工程と、上記第2の被覆層に対し、上記第2の電極パッ
ドに対応して上記第2の開口部を形成し、上記第1の開
口部に対応して上記第3の開口部を形成する工程と、を
経て形成される、付記1ないし11のいずれか1つに記
載のバンプ形成方法。 (付記15) 上記開口部内への半田ペーストの充填
は、基板支持体上に上記基板を支持させる工程と、上記
マスクの高さ位置と上記基板の周囲との高さ位置との差
を緩和するスキージング用補助手段を設ける工程と、上
記マスクまたは上記スキージング用補助手段上に半田ペ
ーストを準備する工程と、スキージを移動させて上記半
田ペーストを上記開口部内に落とし込む工程と、を経て
行われる、付記1ないし14のいずれか1つに記載のバ
ンプ形成方法。 (付記16) 基板に設けられた電極パッド上にバンプ
を形成する方法であって、上記基板上に第1の被覆層を
形成するとともに、上記第1の被覆層上に第2の被覆層
を形成する工程と、上記第1の被覆層および第2の被覆
層における上記電極パッドに対応する部分に、露光およ
びエッチング液を用いた現像により上記電極パッドを露
出させる開口部を形成する工程と、上記開口部内に金属
を充填する工程と、上記金属を加熱により上記電極パッ
ドに一体化する工程と、を含み、かつ、上記第1の被覆
層は、上記第2の被覆層を現像するための上記エッチン
グ液により溶解する材料により形成されており、上記第
2の被覆層の現像と同時に、上記第1の被覆層をエッチ
ング処理して上記開口部を形成することを特徴とする、
バンプ形成方法。 (付記17) 上記第1の被覆層は、水溶性またはアル
カリ性水溶液に溶解し易い高分子を含む材料により形成
されている、付記12または16に記載のバンプ形成方
法。 (付記18) 複数の群に組み分けられる複数の電極パ
ッドを有する基板上に、これらの複数の電極パッドに対
応した部位に、上記各群毎に異なる大きさの開口部を有
するマスクを形成する工程と、上記開口部に半田ペース
トを充填する工程と、加熱処理により、半田ペーストか
らバンプを形成する工程と、上記被覆層を上記基板から
除去する工程と、を有することを特徴とする、バンプ形
成方法。 (付記19) 上記被覆層は、上記基板上に樹脂フィル
ムを敷設することにより形成される、付記13または1
8に記載のバンプ形成方法。 (付記20) 上記被覆層は、ポリメチルメタクリレー
ト、ポリアクリレート、およびポリメチルイソプロペニ
ルケトンからなる群より選ばれる少なくとも1種の成分
を含んでいる、付記13、18および19のいずれか1
つに記載のバンプ形成方法。 (付記21) 上記複数の電極パッドは、第1の電極パ
ッドの群と第2の電極パッドの群とに組み分けられ、上
記第1の電極パッドは、上記第2の電極パッドよりも小
さな面積で形成されており、かつ、上記開口部は、上記
第1の電極パッドに対応して形成された第1の開口部
と、上記第2の電極パッドに対応するとともに、上記第
1の開口部より容積の小さな第2の開口部を有してい
る、付記13、18ないし20のいずれか1つに記載の
バンプ形成方法。 (付記22) 複数の第1の電極パッドおよび複数の第
2の電極パッドを有する基板上に、上記複数の第1の電
極パッドを覆い、上記複数の第2の電極パッドが露出し
た状態で第1の被覆層を形成する工程と、上記第1の被
覆層に対し、上記複数の第1の電極パッドに対応して、
複数の第1の開口部を形成する工程と、上記第1の被覆
層と上記複数の第2の電極パッドを覆うようにして第2
の被覆層を形成する工程と、上記第2の被覆層に対し、
上記複数の第2の電極パッドに対応して複数の第2の開
口を形成し、上記複数の第1の開口部に対応して複数の
第3の開口部を形成する工程と、上記複数の第1の開口
部、上記複数の第2の開口部、および上記複数の第3の
開口部内に半田ペーストを充填する工程と、加熱処理に
より、半田ペーストからバンプを形成する工程と、を有
することを特徴とする、バンプ形成方法。 (付記23) 上記第1の開口部は、上記第2の開口部
よりも大きな開口面積を有するように形成される、付記
14または22に記載のバンプ形成方法。 (付記24) 上記第3の開口部は、上記第1の開口部
よりも大きな開口面積を有するように形成され、かつ、
上記第2の被覆層のみを選択的に除去する工程をさらに
含んでおり、上記第1の被覆層は基板上に設けられたま
ま残される、付記14、22および23のいずれか1つ
に記載のバンプ形成方法。 (付記25) 上記第1の被覆層および上記第2の被覆
層のうちの少なくとも一方は、上記基板上に樹脂フィル
ムを敷設することにより形成される、付記14、22な
いし24のいずれか1つに記載のバンプ形成方法。 (付記26) 上記第1の被覆層は、エポキシアクリレ
ート、エポキシ、ポリイミドからなる群より選ばれる少
なくとも1種を含んでいる、付記14、22ないし25
のいずれか1つに記載のバンプ形成方法。 (付記27) 上記第2の被覆層は、ポリメチルメタク
リレート、ポリアクリレート、およびポリメチルイソプ
ロペニルケトンからなる群より選ばれる少なくとも1種
を含んでいる、付記14、22ないし26のいずれか1
つに記載のバンプ形成方法。 (付記28) 基板に設けられた電極パッド上にバンプ
を形成する方法であって、基板支持体上に上記基板を支
持させる工程と、少なくとも上記基板を覆うようにして
被覆層を形成する工程と、上記被覆層における上記電極
パッドに対応する部分に開口部を形成する工程と、上記
基板上における上記被覆層の高さ位置と上記基板の周囲
との高さ位置との差を緩和するスキージング用補助手段
を設ける工程と、上記被覆層または上記スキージング用
補助手段上に金属ペーストまたは金属粉を準備する工程
と、スキージの移動により上記金属ペーストまたは金属
粉を上記開口部内に落とし込む工程と、上記金属ペース
トまたは金属粉を加熱溶融・固化させて上記電極パッド
上に一体化させる工程と、上記スキージング用補助手段
を取り除く工程と、を含むことを特徴とする、バンプ形
成方法。 (付記29) 上記基板の周囲の高さ位置は、上記スキ
ージング用補助手段により上記被覆層の高さ位置と同一
または略同一とされる、付記15または28に記載のバ
ンプ形成方法。 (付記30) 上記スキージング用補助手段は、上記基
板の形状に対応した開口を有する平板である、付記1
5、28および29のいずれか1つに記載のバンプ形成
方法。 (付記31) 上記基板支持体は、上記基板の少なくと
も一部を収容可能な凹部を有している、付記15、28
ないし30のいずれか1つに記載のバンプ形成方法。 (付記32) 加熱処理された半田ペーストから形成さ
れた上記バンプにフラックスを塗布し、再び加熱処理を
行ってバンプの形を整える工程をさらに備えている、付
記1ないし31のいずれか1つに記載のバンプ形成方
法。 (付記33) 上記フラックスは、ポリペールとヘキシ
レングリコールを含んでいる、付記32に記載のバンプ
形成方法。 (付記34) 上記開口部の面積は、これに対応する電
極パッドの面積の25倍以下である、付記1ないし33
のいずれか1つに記載のバンプ形成方法。 (付記35) 基板と、この基板の同一表面上に形成さ
れた複数の第1の電極パッドおよび複数の第2電極パッ
ドと、上記第1の電極パッド上に形成された第1のバン
プと、上記第2の電極パッド上に形成された第2のバン
プと、を備え、上記第1の電極パッドの面積は、上記第
2の電極パッドの面積よりも小さく、上記第1のバンプ
の頂点の位置が上記第2のバンプの頂点の位置よりも高
くされていることを特徴とする、電子部品。 (付記36) 基板と、この基板の同一表面上に形成さ
れた複数の第1電極パッドおよび複数の第2電極パッド
と、上記第1の電極パッドの形成領域に形成され、上記
第1の電極パッドの各々に対応した開口部を有する被覆
層と、上記被覆層を介して上記第1の電極パッドと導通
するとともに上記被覆層から球状部分が突出する第1の
バンプと、上記第2電極パッド上に球状部分が直接的に
形成された第2のバンプと、を備え、上記第1のバンプ
の頂点の位置は、上記第2のバンプの頂点の位置よりも
高くされていることを特徴とする、電子部品。 (付記37) 上記被覆層は、エポキシアクリレート、
エポキシ、およびポリイミドからなる群より選ばれる少
なくとも1種の樹脂を含んでいる、付記36に記載のバ
ンプ形成方法。 (付記38) 上記第2のバンプを介して実装対象物が
上記基板上に搭載されており、上記第1のバンプの高さ
が、電子部品の高さの1.2倍以上の高さとされてい
る、付記35ないし37に記載の電子部品。 (付記39) 上記基板との間に上記実装対象物が介在
した状態で、上記第1のバンプを介して追加の実装対象
物が上記基板に搭載されている、付記38に記載の電子
部品。 (付記40) 上記基板との間に上記実装対象物が介在
した状態で、上記バンプを介して、上記基板が他の基板
に実装されている、付記38に記載の電子部品。 (付記41) 半田粉末と、溶剤とを含む半田ペース
トであって、上記溶剤は、上記半田粉末の融点よりも低
い沸点を有する第1の溶剤と、上記半田粉末の融点より
も高い沸点を有する第2の溶剤と、を含むことを特徴と
する、半田ペースト。 (付記42) 上記第1の溶剤の沸点は、上記半田粉末
の融点よりも5〜50℃低く、上記第2の溶剤の沸点
は、上記半田粉末の融点よりも5〜50℃高い、付記4
1に記載の半田ペースト。 (付記43) 上記第1の溶剤の含有量は2〜6重量%
であり、上記第2の溶剤の含有量は2〜6重量%であ
る、付記41または42に記載の半田ペースト。
では、基板に設けられた複数の電極パッドに対して、コ
スト的に有利にバンプを形成し、しかも各バンプ間のバ
ラツキを少ないバンプ形成方法に関する技術が提供され
る。
法におけるマスクを形成する工程を説明するための断面
図である。
ング補助手段を設ける工程を説明するための断面図およ
び平面図である。
めの断面図および平面図である。
めの断面図および平面図である。
図である。
法を説明するための断面図である。
(b)の要部を拡大した断面図である。
法を経て得られる電子素子の一例を示す斜視図である。
を実装した状態を示す斜視図である。
ブチップの実装工程を説明するための斜視図である。
板に実装した状態を示す斜視図である。
板に実装する工程を説明するための断面図である。
方法を説明するための断面図である。
ップを実装し、これを再配線基板に実装する工程を説明
するための断面図である。
プの断面図である。
た状態を示す断面図である。
基板に搭載した状態を示す断面図である。
法における印刷工程を説明するための断面図および平面
図である。
(実装対象物) 9 再配線基板(他の基板) S スキージ P,P′,P″ 半田ペースト B バンプ Ba,Ba′,Ba″ 第1のバンプ Bb,Bb′,Bb″ 第2のバンプ
Claims (18)
- 【請求項1】 複数の電極パッドが設けられた基板に対
して、上記複数の電極パッドに対応して複数の開口部が
形成されたマスクを設け、上記複数の電極パッドのそれ
ぞれが露出した状態とする工程と、上記開口部内に半田
ペーストを充填する工程と、半田ペーストを加熱処理す
る工程と、を備えたバンプ形成方法であって、 上記半田ペーストは、半田粉末とフラックスビヒクルと
を含み、 上記半田粉末は、上記マスクの厚み以上でこの厚みの
1.5倍以下の粒径を有するものの割合が10重量%以
下であり、上記マスクの厚みの40〜100%の粒径を
有するものの割合が30重量%以上であることを特徴と
する、バンプ形成方法。 - 【請求項2】 上記半田粉末は、上記開口部の開口径の
40%以上の粒径を有するものの割合が10重量%以下
である、請求項1に記載のバンプ形成方法。 - 【請求項3】 上記フラックスビヒクルは、活性剤と、
上記半田粉末の融点よりも低い沸点を有する第1の溶剤
と、上記半田粉末の融点よりも高い沸点を有する第2の
溶剤と、を含んでいる、請求項1または2に記載のバン
プ形成方法。 - 【請求項4】 上記第1の溶剤の沸点は、上記半田粉末
の融点よりも5〜50℃低く、上記第2の溶剤の沸点
は、上記半田粉末の融点よりも5〜50℃高い、請求項
3に記載のバンプ形成方法。 - 【請求項5】 上記マスクは、上記基板上に、水溶性ま
たはアルカリ性水溶液に溶解し易い高分子材料により第
1の被覆層を形成するとともに、この第1の被覆層上
に、第2の被覆層を形成する工程と、上記第2の被覆層
に対して、上記各電極パッドに対応する部位に、露光お
よびエッチング液を用いた現像により上記開口部を形成
する工程と、を経て上記基板上に設けられ、かつ、 上記第1の被覆層に対しては、上記第2の被覆層の現像
と同時に、エッチング処理する、請求項1ないし4のい
ずれか1つに記載のバンプ形成方法。 - 【請求項6】 サブチップが実装され、かつ再配線基板
に実装されるメインチップに対して複数のバンプを形成
する方法であって、 上記複数の電極パッドは、複数の群に組み分けられるも
のであり、 上記マスクは、上記複数の電極パッドを覆うように被覆
層を形成する工程と、上記被覆層に対し、上記複数の電
極パッドの各々に対応して、各群毎に、上記サブチップ
と接続するための相対的に頂点位置の低いバンプと上記
再配線基板と接続するための相対的に頂点位置の高いバ
ンプと、を形成できるように、容積の異なる開口部を形
成する工程と、を経て形成される、請求項1ないし4の
いずれか1つに記載のバンプ形成方法。 - 【請求項7】 上記複数の電極パッドは、複数の第1の
電極パッドおよび複数の第2の電極パッドを有している
とともに、上記開口部は、第1の開口部、第2の開口
部、および第3の開口部を有しており、 上記マスクは、上記第1の電極パッドを覆い、上記第2
の電極パッドを露出させて第1の被覆層を形成する工程
と、この第1の被覆層に対し、上記第1の電極パッドに
対応して上記第1の開口部を形成する工程と、上記第1
の被覆層、上記第1開口部および上記第2の電極パッド
を覆うように第2の被覆層を形成する工程と、上記第2
の被覆層に対し、上記第2の電極パッドに対応して上記
第2の開口部を形成し、上記第1の開口部に対応して上
記第3の開口部を形成する工程と、を経て形成される、
請求項1ないし4のいずれか1つに記載のバンプ形成方
法。 - 【請求項8】 上記開口部内への半田ペーストの充填
は、基板支持体上に上記基板を支持させる工程と、上記
マスクの高さ位置と上記基板の周囲との高さ位置との差
を緩和するスキージング用補助手段を設ける工程と、上
記マスクまたは上記スキージング用補助手段上に半田ペ
ーストを準備する工程と、スキージを移動させて上記半
田ペーストを上記開口部内に落とし込む工程と、を経て
行われる、請求項1ないし7のいずれか1つに記載のバ
ンプ形成方法。 - 【請求項9】 基板に設けられた電極パッド上にバンプ
を形成する方法であって、 上記基板上に、水溶性またはアルカリ性水溶液に溶解し
易い高分子材料により第1の被覆層を形成するととも
に、この第1の被覆層上に、第2の被覆層を形成する工
程と、上記第2の被覆層に対して、 上記電極パッドに対応する
部分に、露光およびエッチング液を用いた現像により上
記電極パッドを露出させる開口部を形成する工程と、 上記開口部内に金属を充填する工程と、 上記該金属を加熱により上記電極パッドに一体化する工
程と、を含み、かつ、 上記第1の被覆層に対しては、上記第2の被覆層の現像
と同時に、エッチング処理して上記開口部を形成するこ
とを特徴とする、バンプ形成方法。 - 【請求項10】 メインチップに複数のバンプを形成す
るバンプ形成工程と、メインチップにサブチップを実装
する工程と、サブチップが実装されたメインチップを再
配線基板に実装する工程と、を含むマルチチップパッケ
ージの製造方法であって、 上記バンプ形成工程は、 複数の群に組み分けられる複数
の電極パッドを有する基板上に、これらの複数の電極パ
ッドを覆うように被覆層を形成する作業と、 上記被覆層に対し、上記複数の電極パッドの各々に対応
して、上記各群毎に、上記サブチップと接続するための
相対的に頂点位置の低いバンプと上記再配線基板と接続
するための相対的に頂点位置の高いバンプと、を形成で
きるように、異なる大きさの開口部を形成する作業と、 上記開口部に半田ペーストを充填する作業と、 加熱処理により、半田ペーストからバンプを形成する作
業と、 上記被覆層を上記基板から除去する作業と、を有し、 上記サブチップを実装する工程は、相対的に頂点位置の
低いバンプを利用して行われ、 上記メインチップを再配線基板に実装する工程は、相対
的に頂点位置の高いバンプを利用して行われる ことを特
徴とする、マルチチップパッケージの製造方法。 - 【請求項11】 複数の第1の電極パッドおよび複数の
第2の電極パッドを有する基板上に、上記複数の第1の
電極パッドを覆い、上記複数の第2の電極パッドが露出
した状態で第1の被覆層を形成する工程と、 上記第1の被覆層に対し、上記複数の第1の電極パッド
に対応して、複数の第1の開口部を形成する工程と、 上記第1の被覆層、上記第1開口部および上記複数の第
2の電極パッドを覆うようにして第2の被覆層を形成す
る工程と、 上記第2の被覆層に対し、上記複数の第2の電極パッド
に対応して複数の第2の開口部を形成し、上記複数の第
1の開口部に対応して複数の第3の開口部を形成する工
程と、 上記複数の第1の開口部、上記複数の第2の開口部、お
よび上記複数の第3の開口部内に半田ペーストを充填す
る工程と、 加熱処理により、半田ペーストからバンプを形成する工
程と、を有することを特徴とする、バンプ形成方法。 - 【請求項12】 上記第3の開口部は、上記第2の開口
部よりも大きな面積で形成される、請求項7または11
に記載のバンプ形成方法。 - 【請求項13】 基板に設けられた電極パッド上にバン
プを形成する方法であって、 基板支持体上に上記基板を支持させる工程と、 少なくとも上記基板を覆うようにして被覆層を形成する
工程と、 上記被覆層における上記電極パッドに対応する部分に開
口部を形成する工程と、 上記基板上における上記被覆層の高さ位置と上記基板の
周囲との高さ位置との差を緩和するスキージング用補助
手段を設ける工程と、 上記被覆層または上記スキージング用補助手段上に金属
ペーストまたは金属粉を準備する工程と、 スキージの移動により上記金属ペーストまたは金属粉を
上記開口部内に落とし込む工程と、 上記金属ペーストまたは金属粉を加熱溶融・固化させて
上記電極パッド上に一体化させる工程と、 上記スキージング用補助手段を取り除く工程と、 を含むことを特徴とする、バンプ形成方法。 - 【請求項14】 上記スキージング用補助手段は、上記
基板の形状に対応した開口を有する平板である、請求項
8または13に記載のバンプ形成方法。 - 【請求項15】 上記基板支持体は、上記基板の少なく
とも一部を収容する凹部を有している、請求項8、13
および14のいずれか1つに記載のバンプ形成方法。 - 【請求項16】 サブチップが実装されたメインチップ
が、このメインチップと再配線基板との間に上記サブチ
ップを位置させた状態で再配線基板に実装されたマルチ
チップパッケージであって、 上記メインチップは、 基板と、この基板の同一表面上に
形成された複数の第1の電極パッドおよび複数の第2電
極パッドと、上記第1の電極パッド上に形成された第1
のバンプと、上記第2の電極パッド上に形成された第2
のバンプと、を備え、 上記第1の電極パッドの面積は、上記第2の電極パッド
の面積よりも小さく、 上記第1のバンプの頂点の位置が上記第2のバンプの頂
点の位置よりも高くされていることを特徴とする、マル
チチップパッケージ。 - 【請求項17】 サブチップが実装されたメインチップ
が、このメインチップと再配線基板との間に上記サブチ
ップを位置させた状態で再配線基板に実装されたマルチ
チップパッケージあって、 上記メインチップは、 基板と、この基板の同一表面上に
形成された複数の第1電極パッドおよび複数の第2電極
パッドと、上記第1の電極パッドの形成領域に形成さ
れ、上記第1の電極パッドの各々に対応した開口部を有
する被覆層と、 上記第1の電極パッドと導通するとともに上記被覆層か
ら突出する第1のバンプと、上記第2電極パッド上に形
成された第2のバンプと、を備え、上記第1のバンプの
頂点の位置が上記第2のバンプの頂点の位置よりも高く
されていることを特徴とする、マルチチップパッケー
ジ。 - 【請求項18】 半田粉末と、活性剤と、溶剤とを含
み、基板に形成された電極パッド上に半田バンプを形成
するために使用される半田ペーストであって、 上記溶剤は、上記半田粉末の融点よりも低い沸点を有す
る第1の溶剤と、上記半田粉末の融点よりも高い沸点を
有する第2の溶剤と、を含むことを特徴とする、半田ペ
ースト。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000363235A JP3423930B2 (ja) | 1999-12-27 | 2000-11-29 | バンプ形成方法、電子部品、および半田ペースト |
TW089127851A TW511189B (en) | 1999-12-27 | 2000-12-26 | Method for forming bumps, semiconductor device, and solder paste |
US09/746,336 US6518163B2 (en) | 1999-12-27 | 2000-12-26 | Method for forming bumps, semiconductor device, and solder paste |
KR1020000082597A KR100691679B1 (ko) | 1999-12-27 | 2000-12-27 | 범프 형성 방법, 전자 부품, 및 땜납 페이스트 |
US09/746,336 US20010008310A1 (en) | 1999-12-27 | 2001-03-15 | Method for forming bumps, semiconductor device, and solder paste |
US10/191,533 US6580169B2 (en) | 1999-12-27 | 2002-07-10 | Method for forming bumps, semiconductor device, and solder paste |
US10/373,773 US6630742B2 (en) | 1999-12-27 | 2003-02-27 | Method for forming bumps, semiconductor device, and solder paste |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-368924 | 1999-12-27 | ||
JP36892499 | 1999-12-27 | ||
JP2000143442 | 2000-05-16 | ||
JP2000-143442 | 2000-05-16 | ||
JP2000251909 | 2000-08-23 | ||
JP2000-251909 | 2000-08-23 | ||
JP2000363235A JP3423930B2 (ja) | 1999-12-27 | 2000-11-29 | バンプ形成方法、電子部品、および半田ペースト |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002141367A JP2002141367A (ja) | 2002-05-17 |
JP3423930B2 true JP3423930B2 (ja) | 2003-07-07 |
Family
ID=27480827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000363235A Expired - Fee Related JP3423930B2 (ja) | 1999-12-27 | 2000-11-29 | バンプ形成方法、電子部品、および半田ペースト |
Country Status (4)
Country | Link |
---|---|
US (4) | US6518163B2 (ja) |
JP (1) | JP3423930B2 (ja) |
KR (1) | KR100691679B1 (ja) |
TW (1) | TW511189B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342738A (ja) * | 2003-05-14 | 2004-12-02 | Fujitsu Ltd | 半導体装置とその製造方法、および半導体装置前駆体とその製造方法 |
US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (98)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3481899B2 (ja) * | 2000-03-08 | 2003-12-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US6762487B2 (en) * | 2001-04-19 | 2004-07-13 | Simpletech, Inc. | Stack arrangements of chips and interconnecting members |
TW498506B (en) * | 2001-04-20 | 2002-08-11 | Advanced Semiconductor Eng | Flip-chip joint structure and the processing thereof |
US20020160597A1 (en) * | 2001-04-30 | 2002-10-31 | Wen-Kun Yang | Wafer level package and the process of the same |
US6935553B2 (en) * | 2002-04-16 | 2005-08-30 | Senju Metal Industry Co., Ltd. | Reflow soldering method |
KR100455387B1 (ko) * | 2002-05-17 | 2004-11-06 | 삼성전자주식회사 | 반도체 칩의 범프의 제조방법과 이를 이용한 cog 패키지 |
US20050140009A1 (en) * | 2002-06-17 | 2005-06-30 | Horst Groeninger | Method and apparatus for the production of an electronic component with external contact areas |
WO2003107413A2 (de) * | 2002-06-17 | 2003-12-24 | Infineon Technologies Ag | Verfahren und vorrichtung für die herstellung eines elektronischen bauteils mit aussenkontaktflächen |
US7182241B2 (en) * | 2002-08-09 | 2007-02-27 | Micron Technology, Inc. | Multi-functional solder and articles made therewith, such as microelectronic components |
JP2004140313A (ja) * | 2002-08-22 | 2004-05-13 | Jsr Corp | 二層積層膜を用いた電極パッド上へのバンプ形成方法 |
US6964881B2 (en) * | 2002-08-27 | 2005-11-15 | Micron Technology, Inc. | Multi-chip wafer level system packages and methods of forming same |
JP2004103928A (ja) * | 2002-09-11 | 2004-04-02 | Fujitsu Ltd | 基板及びハンダボールの形成方法及びその実装構造 |
JP3879642B2 (ja) * | 2002-09-20 | 2007-02-14 | セイコーエプソン株式会社 | ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法 |
US7339276B2 (en) * | 2002-11-04 | 2008-03-04 | Intel Corporation | Underfilling process in a molded matrix array package using flow front modifying solder resist |
US7253510B2 (en) * | 2003-01-16 | 2007-08-07 | International Business Machines Corporation | Ball grid array package construction with raised solder ball pads |
US7135780B2 (en) | 2003-02-12 | 2006-11-14 | Micron Technology, Inc. | Semiconductor substrate for build-up packages |
JP4094982B2 (ja) | 2003-04-15 | 2008-06-04 | ハリマ化成株式会社 | はんだ析出方法およびはんだバンプ形成方法 |
JP3813945B2 (ja) * | 2003-05-07 | 2006-08-23 | 任天堂株式会社 | ゲーム装置およびゲームプログラム |
US6959134B2 (en) * | 2003-06-30 | 2005-10-25 | Intel Corporation | Measuring the position of passively aligned optical components |
US7173231B2 (en) * | 2003-09-16 | 2007-02-06 | Wen Ching Chen | Chip scale package structure for an image sensor |
JP2005101468A (ja) * | 2003-09-26 | 2005-04-14 | Kyocera Corp | 半導体素子及びその製造方法 |
US7084500B2 (en) * | 2003-10-29 | 2006-08-01 | Texas Instruments Incorporated | Semiconductor circuit with multiple contact sizes |
US7017795B2 (en) * | 2003-11-03 | 2006-03-28 | Indium Corporation Of America | Solder pastes for providing high elasticity, low rigidity solder joints |
JP2005175128A (ja) * | 2003-12-10 | 2005-06-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005183904A (ja) * | 2003-12-22 | 2005-07-07 | Rohm & Haas Electronic Materials Llc | 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品 |
JP2005183903A (ja) * | 2003-12-22 | 2005-07-07 | Rohm & Haas Electronic Materials Llc | 電子デバイスおよび電子デバイスを形成する方法 |
CN1922546A (zh) * | 2004-02-20 | 2007-02-28 | 捷时雅株式会社 | 凸点形成用双层层积膜及凸点形成方法 |
US7185799B2 (en) * | 2004-03-29 | 2007-03-06 | Intel Corporation | Method of creating solder bar connections on electronic packages |
US20050269384A1 (en) * | 2004-06-04 | 2005-12-08 | Inventec Corporation | Method of preventing flashing between solder pads on circuit board |
JP2006024752A (ja) * | 2004-07-08 | 2006-01-26 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP3964911B2 (ja) * | 2004-09-03 | 2007-08-22 | 松下電器産業株式会社 | バンプ付き基板の製造方法 |
US7432596B1 (en) * | 2004-10-12 | 2008-10-07 | Energy Innovations, Inc. | Apparatus and method for bonding silicon wafer to conductive substrate |
JP4855667B2 (ja) * | 2004-10-15 | 2012-01-18 | ハリマ化成株式会社 | 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法 |
US7394150B2 (en) * | 2004-11-23 | 2008-07-01 | Siliconix Incorporated | Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys |
US7238551B2 (en) * | 2004-11-23 | 2007-07-03 | Siliconix Incorporated | Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys |
CN101080812B (zh) | 2004-12-17 | 2010-11-17 | 松下电器产业株式会社 | 倒装芯片安装用树脂组成物及凸块形成用树脂组成物 |
CN100511618C (zh) | 2005-03-09 | 2009-07-08 | 松下电器产业株式会社 | 金属粒子分散组合物以及使用了它的方法 |
US7726545B2 (en) * | 2005-03-16 | 2010-06-01 | Panasonic Corporation | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei |
US7375431B1 (en) * | 2005-03-18 | 2008-05-20 | National Semiconductor Corporation | Solder bump formation in electronics packaging |
JP4576270B2 (ja) * | 2005-03-29 | 2010-11-04 | 昭和電工株式会社 | ハンダ回路基板の製造方法 |
US7364945B2 (en) * | 2005-03-31 | 2008-04-29 | Stats Chippac Ltd. | Method of mounting an integrated circuit package in an encapsulant cavity |
US7153765B2 (en) * | 2005-03-31 | 2006-12-26 | Intel Corporation | Method of assembling soldered packages utilizing selective solder deposition by self-assembly of nano-sized solder particles |
KR101175482B1 (ko) * | 2005-04-06 | 2012-08-20 | 파나소닉 주식회사 | 플립 칩 실장 방법 및 범프 형성 방법 |
US7354800B2 (en) * | 2005-04-29 | 2008-04-08 | Stats Chippac Ltd. | Method of fabricating a stacked integrated circuit package system |
WO2007007865A1 (en) * | 2005-07-11 | 2007-01-18 | Showa Denko K.K. | Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board |
US8653657B2 (en) * | 2005-08-23 | 2014-02-18 | Rohm Co., Ltd. | Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device |
US20090041990A1 (en) * | 2005-09-09 | 2009-02-12 | Showa Denko K.K. | Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board |
JP4856410B2 (ja) * | 2005-09-14 | 2012-01-18 | ローム株式会社 | 半導体装置 |
US20070146442A1 (en) * | 2005-11-14 | 2007-06-28 | Mydata Automation Ab | System, assembly and method for jetting viscous medium onto a substrate |
WO2007072876A1 (ja) * | 2005-12-20 | 2007-06-28 | Ibiden Co., Ltd. | プリント配線板の製造方法 |
US7517788B2 (en) * | 2005-12-29 | 2009-04-14 | Intel Corporation | System, apparatus, and method for advanced solder bumping |
US7456088B2 (en) | 2006-01-04 | 2008-11-25 | Stats Chippac Ltd. | Integrated circuit package system including stacked die |
US7768125B2 (en) * | 2006-01-04 | 2010-08-03 | Stats Chippac Ltd. | Multi-chip package system |
TWI292614B (en) * | 2006-01-20 | 2008-01-11 | Advanced Semiconductor Eng | Flip chip on leadframe package and method of making the same |
US7750482B2 (en) | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
US8704349B2 (en) | 2006-02-14 | 2014-04-22 | Stats Chippac Ltd. | Integrated circuit package system with exposed interconnects |
US7385299B2 (en) * | 2006-02-25 | 2008-06-10 | Stats Chippac Ltd. | Stackable integrated circuit package system with multiple interconnect interface |
US8142850B2 (en) * | 2006-04-03 | 2012-03-27 | Molecular Imprints, Inc. | Patterning a plurality of fields on a substrate to compensate for differing evaporation times |
US20070269973A1 (en) * | 2006-05-19 | 2007-11-22 | Nalla Ravi K | Method of providing solder bumps using reflow in a forming gas atmosphere |
US20080003804A1 (en) * | 2006-06-29 | 2008-01-03 | Ravi Nalla | Method of providing solder bumps of mixed sizes on a substrate using solder transfer in two stages |
JP2008016630A (ja) * | 2006-07-06 | 2008-01-24 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
JP4219951B2 (ja) * | 2006-10-25 | 2009-02-04 | 新光電気工業株式会社 | はんだボール搭載方法及びはんだボール搭載基板の製造方法 |
US7569164B2 (en) | 2007-01-29 | 2009-08-04 | Harima Chemicals, Inc. | Solder precoating method |
US7703658B2 (en) * | 2007-03-29 | 2010-04-27 | Suss Microtec Ag | Apparatus and method for semiconductor wafer bumping via injection molded solder |
US7902064B1 (en) * | 2007-05-16 | 2011-03-08 | Intermolecular, Inc. | Method of forming a layer to enhance ALD nucleation on a substrate |
JP2008047928A (ja) * | 2007-09-06 | 2008-02-28 | Seiko Epson Corp | 半導体装置の製造方法及び電気的接続部の処理方法 |
US20090230175A1 (en) * | 2008-03-11 | 2009-09-17 | Nec Electronics Corporation | Flux for soldering and method for manufacturing an electronic device using the same |
US8349721B2 (en) * | 2008-03-19 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding |
JP5247571B2 (ja) * | 2008-04-24 | 2013-07-24 | パナソニック株式会社 | 配線基板と配線基板の接続方法 |
EP2219426A1 (de) * | 2009-02-02 | 2010-08-18 | Beckhoff Automation GmbH | Verfahren zum Herstellen von Kontaktstellen |
JP2010238825A (ja) * | 2009-03-30 | 2010-10-21 | Murata Mfg Co Ltd | 導電性インク、バンプ形成方法及び電子部品 |
KR101023296B1 (ko) * | 2009-11-09 | 2011-03-18 | 삼성전기주식회사 | 포스트 범프 형성방법 |
US8039384B2 (en) * | 2010-03-09 | 2011-10-18 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces |
JP5481249B2 (ja) * | 2010-03-26 | 2014-04-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP5187341B2 (ja) * | 2010-04-14 | 2013-04-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
EP2641676B1 (en) * | 2010-11-18 | 2019-02-27 | Dowa Holdings Co., Ltd. | Process for producing solder powder |
US8987898B2 (en) * | 2011-06-06 | 2015-03-24 | International Rectifier Corporation | Semiconductor wafer with reduced thickness variation and method for fabricating same |
HUE028880T2 (en) * | 2011-09-20 | 2017-01-30 | Heraeus Deutschland Gmbh & Co Kg | Paste and process for connecting electronic components with a carrier |
TWI552824B (zh) * | 2011-10-18 | 2016-10-11 | 千住金屬工業股份有限公司 | 焊料凸塊形成方法及裝置 |
US8791579B2 (en) * | 2011-11-17 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adjusting sizes of connectors of package components |
US8970035B2 (en) * | 2012-08-31 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for semiconductor package |
JP6143104B2 (ja) * | 2012-12-05 | 2017-06-07 | 株式会社村田製作所 | バンプ付き電子部品及びバンプ付き電子部品の製造方法 |
JP5915956B2 (ja) * | 2013-07-25 | 2016-05-11 | 山栄化学株式会社 | 半田バンプ形成用樹脂組成物、及び半田バンプ形成方法 |
KR20160046912A (ko) * | 2013-08-29 | 2016-04-29 | 알파 메탈즈, 인코포레이티드 | 알루미늄에 대한 결합 |
KR102283505B1 (ko) | 2014-08-05 | 2021-07-30 | 삼성전자주식회사 | 반도체 패키지 및 반도체 모듈 |
JP6160608B2 (ja) * | 2014-12-26 | 2017-07-12 | 千住金属工業株式会社 | 急加熱工法用フラックス及び急加熱工法用ソルダペースト |
US10455708B2 (en) * | 2015-06-29 | 2019-10-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayered substrate and method for manufacturing the same |
JP6259795B2 (ja) * | 2015-09-30 | 2018-01-10 | 株式会社タムラ製作所 | はんだ組成物および電子基板の製造方法 |
CN105290650B (zh) * | 2015-11-13 | 2017-09-05 | 北京达博长城锡焊料有限公司 | 水溶性无铅无卤素锡膏用助焊剂及制备方法 |
CN105845567B (zh) * | 2016-04-07 | 2019-02-22 | 上海大学 | 利用物理方法制备纳米肖特基结构的工艺 |
JP6566272B2 (ja) * | 2016-05-30 | 2019-08-28 | 荒川化学工業株式会社 | 鉛フリーはんだペースト用フラックス、鉛フリーはんだペースト |
DE102016220678A1 (de) * | 2016-10-21 | 2018-04-26 | Robert Bosch Gmbh | Druckvorrichtung und Druckverfahren zum Auftragen eines viskosen oder pastösen Materials |
US9966341B1 (en) * | 2016-10-31 | 2018-05-08 | Infineon Technologies Americas Corp. | Input/output pins for chip-embedded substrate |
CN107150187A (zh) * | 2017-07-15 | 2017-09-12 | 芜湖乾凯材料科技有限公司 | 助焊剂及其制备方法、焊锡膏及其制备方法 |
KR20210043790A (ko) * | 2019-10-11 | 2021-04-22 | 삼성디스플레이 주식회사 | 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법 |
JP7449816B2 (ja) * | 2020-08-21 | 2024-03-14 | CIG Photonics Japan株式会社 | 光モジュール |
US12021048B2 (en) * | 2021-08-30 | 2024-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device |
JP7370549B1 (ja) | 2022-11-24 | 2023-10-30 | 株式会社エイム | 半田配置方法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5062896A (en) * | 1990-03-30 | 1991-11-05 | International Business Machines Corporation | Solder/polymer composite paste and method |
US5186383A (en) * | 1991-10-02 | 1993-02-16 | Motorola, Inc. | Method for forming solder bump interconnections to a solder-plated circuit trace |
JP3158258B2 (ja) * | 1991-12-20 | 2001-04-23 | 千住金属工業株式会社 | ソルダーペースト |
JPH07144293A (ja) * | 1993-11-22 | 1995-06-06 | Fujitsu Ten Ltd | 窒素リフロー用低残渣クリームはんだ |
US6319810B1 (en) * | 1994-01-20 | 2001-11-20 | Fujitsu Limited | Method for forming solder bumps |
JPH07273439A (ja) * | 1994-03-31 | 1995-10-20 | Du Pont Kk | 半田バンプ形成方法 |
US5539153A (en) * | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
CA2135508C (en) * | 1994-11-09 | 1998-11-03 | Robert J. Lyn | Method for forming solder balls on a semiconductor substrate |
JPH09102497A (ja) * | 1995-10-03 | 1997-04-15 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US5726502A (en) * | 1996-04-26 | 1998-03-10 | Motorola, Inc. | Bumped semiconductor device with alignment features and method for making the same |
JP3583862B2 (ja) * | 1996-05-13 | 2004-11-04 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
US6680976B1 (en) * | 1997-07-28 | 2004-01-20 | The Board Of Trustees Of The University Of Illinois | Robust, reliable compression and packetization scheme for transmitting video |
JPH11340270A (ja) * | 1998-05-29 | 1999-12-10 | Matsushita Electric Ind Co Ltd | はんだバンプ形成方法及び半導体モジュールの製造方法 |
JPH11145176A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | ハンダバンプの形成方法及び予備ハンダの形成方法 |
US5854507A (en) * | 1998-07-21 | 1998-12-29 | Hewlett-Packard Company | Multiple chip assembly |
CA2278904A1 (en) * | 1998-09-02 | 2000-03-02 | Lucent Technologies Inc. | Mobile terminal and base station in a packet radio services network |
US6085968A (en) * | 1999-01-22 | 2000-07-11 | Hewlett-Packard Company | Solder retention ring for improved solder bump formation |
US6357028B1 (en) * | 1999-03-19 | 2002-03-12 | Picturetel Corporation | Error correction and concealment during data transmission |
JP3726998B2 (ja) * | 1999-04-01 | 2005-12-14 | 株式会社村田製作所 | 表面波装置 |
US6542504B1 (en) * | 1999-05-28 | 2003-04-01 | 3Com Corporation | Profile based method for packet header compression in a point to point link |
JP3526788B2 (ja) * | 1999-07-01 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US6791982B2 (en) * | 1999-09-29 | 2004-09-14 | Telefonaktiebolaget Lm Ericsson | Segmentation protocol that supports compressed segmentation headers |
US6882637B1 (en) * | 1999-10-14 | 2005-04-19 | Nokia Networks Oy | Method and system for transmitting and receiving packets |
US6782047B1 (en) * | 1999-11-09 | 2004-08-24 | Nokia Networks Oy | Variable length encoding of compressed data |
US6396043B1 (en) * | 1999-11-22 | 2002-05-28 | Amkor Technology, Inc. | Thin image sensor package fabrication method |
US6608841B1 (en) * | 1999-12-30 | 2003-08-19 | Nokia Networks Oy | System and method for achieving robust IP/UDP/RTP header compression in the presence of unreliable networks |
JP3865557B2 (ja) * | 2000-01-28 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2000
- 2000-11-29 JP JP2000363235A patent/JP3423930B2/ja not_active Expired - Fee Related
- 2000-12-26 TW TW089127851A patent/TW511189B/zh not_active IP Right Cessation
- 2000-12-26 US US09/746,336 patent/US6518163B2/en not_active Expired - Lifetime
- 2000-12-27 KR KR1020000082597A patent/KR100691679B1/ko active IP Right Grant
-
2001
- 2001-03-15 US US09/746,336 patent/US20010008310A1/en active Granted
-
2002
- 2002-07-10 US US10/191,533 patent/US6580169B2/en not_active Expired - Lifetime
-
2003
- 2003-02-27 US US10/373,773 patent/US6630742B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342738A (ja) * | 2003-05-14 | 2004-12-02 | Fujitsu Ltd | 半導体装置とその製造方法、および半導体装置前駆体とその製造方法 |
US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
US9633973B2 (en) | 2012-12-20 | 2017-04-25 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
TW511189B (en) | 2002-11-21 |
US20010008310A1 (en) | 2001-07-19 |
JP2002141367A (ja) | 2002-05-17 |
US20030157761A1 (en) | 2003-08-21 |
KR100691679B1 (ko) | 2007-03-09 |
KR20010082601A (ko) | 2001-08-30 |
US6518163B2 (en) | 2003-02-11 |
US20030082897A1 (en) | 2003-05-01 |
US6630742B2 (en) | 2003-10-07 |
US6580169B2 (en) | 2003-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3423930B2 (ja) | バンプ形成方法、電子部品、および半田ペースト | |
JP3588027B2 (ja) | Icチップを基板に接合する方法 | |
US8580607B2 (en) | Microelectronic packages with nanoparticle joining | |
US9935044B2 (en) | Semiconductor packaging and manufacturing method thereof | |
US20030080397A1 (en) | Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby | |
JPH08213423A (ja) | 半導体素子上に導電バンプを形成する方法 | |
US6524943B1 (en) | Method of forming metal bumps | |
TW201237976A (en) | Bump-on-lead flip chip interconnection | |
KR100737498B1 (ko) | 반도체 소자의 실장 방법 및 실장 구조 | |
JP2007277526A (ja) | 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法 | |
JP2002203869A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3399518B2 (ja) | 半導体構造およびその製造方法 | |
KR100765146B1 (ko) | 솔더 페이스트 및 이를 이용한 솔더 범프 형성방법 | |
US5877560A (en) | Flip chip microwave module and fabrication method | |
JPH0666358B2 (ja) | 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット | |
KR20040082956A (ko) | 도전돌기의 접합구조 및 접합방법 | |
JP2007123558A (ja) | はんだバンプ形成方法 | |
JP2794731B2 (ja) | はんだバンプの形成方法 | |
JP2012124427A (ja) | 電子部品の製造方法および半導体装置の製造方法 | |
JP2019005789A (ja) | はんだ接合材とその製造方法、はんだバンプ付電子部品の製造方法および接合体 | |
CN117923423A (zh) | 一种晶圆键合方法、芯片及电子设备 | |
Grieve et al. | Low-cost, wafer level underfilling and reliability testing of flip chip devices | |
JPH0334651B2 (ja) | ||
JP2004207761A (ja) | バンプ形成方法 | |
JP2003249518A (ja) | フリップチップ型icの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |