KR20080037681A - 반도체 칩 및 그 제조 방법 및 반도체 장치 - Google Patents

반도체 칩 및 그 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20080037681A
KR20080037681A KR1020087004282A KR20087004282A KR20080037681A KR 20080037681 A KR20080037681 A KR 20080037681A KR 1020087004282 A KR1020087004282 A KR 1020087004282A KR 20087004282 A KR20087004282 A KR 20087004282A KR 20080037681 A KR20080037681 A KR 20080037681A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bump
semiconductor
chip
connection confirmation
Prior art date
Application number
KR1020087004282A
Other languages
English (en)
Inventor
오사무 미야타
타다히로 모리후지
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005241520A external-priority patent/JP4791104B2/ja
Priority claimed from JP2005241521A external-priority patent/JP4723312B2/ja
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20080037681A publication Critical patent/KR20080037681A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

반도체 칩이 다른 반도체 칩 등의 고체 장치에 대해서 평행하게 접합되어 있는지의 여부를 정확하게 판정할 수 있는, 반도체 장치 및 이것에 이용되는 반도체 칩, 및 그 제조 방법을 제공한다. 반도체 칩은 반도체 칩의 표면으로부터 제1의 돌출량으로 돌출하고, 고체 장치와의 전기 접속을 위한 기능 범프와, 반도체 칩의 표면으로부터 제1의 돌출량보다 작은 제2의 돌출량으로 돌출하고, 기능 범프에 의한 전기 접속의 상태를 확인하기 위한 접속 확인용 범프를 포함한다.

Description

반도체 칩 및 그 제조 방법 및 반도체 장치{SEMICONDUCTOR CHIP, METHOD OF MANUFACTURING SEMICONDUCTOR CHIP, AND SEMICONDUCTOR DEVICE}
본 발명은 칩ㆍ온ㆍ칩 구조나 플립ㆍ칩ㆍ본딩 구조의 반도체 장치, 및 이 반도체 장치에 적용되는 반도체 칩, 및 그 제조 방법에 관한 것이다.
반도체 장치의 소형화 및 고집적화를 도모하기 위한 구조로서, 예를 들어 반도체 칩의 표면을 다른 반도체 칩의 표면에 대향시켜 접합하는 칩ㆍ온ㆍ칩 구조가 알려져 있다.
칩ㆍ온ㆍ칩 구조의 반도체 장치에서는 각 반도체 칩의 표면에, 다수의 기능 범프(functional bump) 및 접속 확인용 범프가 마련된다. 예를 들어 각 반도체 칩의 표면에 있어서, 그 중앙부에 다수의 기능 범프가 격자(格子) 형상으로 배열되고, 4 개의 각부(角部)에 접속 확인용 범프가 배치된다.
각 반도체 칩에 있어서, 기능 범프는 동(Cu) 등의 금속 재료를 이용하여, 모두 동일한 높이(반도체 칩의 표면으로부터의 돌출량)로 형성되어 있다. 또, 한 쪽의 반도체 칩의 각 기능 범프의 선단부(先端部)에는 기능 범프의 재료와 합금화를 얻을 수 없는 땜납 접합재가 형성되어 있다. 이 땜납 접합재를 통하여, 한 쪽의 반도체 칩의 각 기능 범프와 다른 쪽의 반도체 칩의 각 기능 범프가 접속되는 것에 의해, 반도체 칩 사이에 있어서 전기적 및 기계적인 접속이 달성된다.
한편, 각 반도체 칩에 있어서, 접속 확인용 범프는 기능 범프와 동일한 금속 재료를 이용하여, 기능 범프와 동일한 높이(반도체 칩의 표면으로부터의 돌출량)로 형성되어 있다. 또, 한 쪽의 반도체 칩의 각 접속 확인용 범프의 선단부에는 땜납 접합재가 형성되어 있다. 이것에 의해, 양 반도체 칩이 서로 평행하게 접합된 경우에는 한 쪽의 반도체 칩의 각 접속 확인용 범프와 다른 쪽의 반도체 칩의 각 접속 확인용 범프가 땜납 접합재를 통하여 접속된다. 따라서, 그러한 접속 확인용 범프 사이의 접속 상태를 조사하는 것에 의해, 양 반도체 칩이 서로 평행하게 접합되어 있는지의 여부를 판정할 수 있다. 즉, 모든 접속 확인용 범프 사이의 접속 상태가 양호하면, 양 반도체 칩은 서로 평행하게 접합되어 있다고 판정할 수 있다. 한편, 접속 확인용 범프의 접속 상태가 1 개라도 불량이면, 양 반도체 칩이 서로 평행하게 접합되어 있지 않다(한 쪽의 반도체 칩이 다른 쪽의 반도체 칩에 대해서 기울어 접합되어 있다)고 판정할 수 있다.
특허 문헌 1 : 일본 특개평 8-153747 호 공보
그러나, 종래의 구성에서는 한 쪽의 반도체 칩이 다른 쪽의 반도체 칩에 대해서 다소 기운 상태로 접합되어도, 접속 확인용 범프의 선단부의 땜납 접합재가 열 처리시에 용융하여 팽창하는 것에 의해, 양 반도체 칩의 모든 접속 확인용 범프가 접속된다고 하는 불편을 일으키는 일이 있었다. 이 경우, 한 쪽의 반도체 칩이 다른 쪽의 반도체 칩에 대해서 기울어 접합되어 있음에도 불구하고, 양 반도체 칩이 서로 평행하게 접합되어 있다고 판단되어 버린다.
여기서, 본 발명의 목적은 반도체 칩이 다른 반도체 칩 등의 고체 장치에 대해서 평행하게 접합되어 있는지의 여부를 정확하게 판정할 수 있는, 반도체 장치 및 이것에 이용되는 반도체 칩 및 그 제조 방법을 제공하는 것이다.
상기의 목적을 달성하기 위한 본 발명의 반도체 칩은, 고체 장치에 그 표면을 대향시킨 상태로 접합되는 반도체 칩으로서, 상기 표면으로부터 제1의 돌출량으로 돌출하고, 상기 고체 장치와의 전기 접속을 위한 기능 범프와; 상기 표면으로부터 상기 제1의 돌출량보다 작은 제2의 돌출량으로 돌출하고, 상기 기능 범프에 의한 전기 접속의 상태를 확인하기 위한 접속 확인용 범프를 포함한다.
이 구성에서는 접속 확인용 범프가 기능 범프보다 낮게 형성되어 있으므로, 반도체 칩의 표면이 고체 장치에 대해서 조금이라도 기울어 있으면, 고체 장치와 반도체 칩의 표면과의 간격이 넓은 부분에 있어서, 고체 장치에 있어서 접속 확인용 범프가 접속되는 부분(예를 들어 고체 장치의 표면에 배치된 패드 또는 범프)과 접속 확인용 범프의 선단부와의 사이에 넓은 틈새가 생긴다. 그 때문에, 접속 확인용 범프와 고체 장치가 접속 확인용 범프에 형성된 접합재를 통하여 접합되는 경우에, 접합재가 팽창해도, 그 접합재는 고체 장치에 닿지 않고, 접속 확인용 범프와 고체 장치와의 접속이 달성되지 않는다. 따라서, 접속 확인용 범프와 고체 장치의 접속 상태에 기초하여, 반도체 칩이 고체 장치에 대해서 평행하게 접합되어 있는지의 여부를 정확하게 판정할 수 있다.
상기 반도체 칩은 반도체 기판과, 상기 반도체 기판의 표면을 덮는 표면 보호막과, 상기 반도체 기판과 상기 표면 보호막의 사이에 개재되고, 상기 표면 보호막에 형성된 패드 개구(開口)에 임하여 배치된 전극 패드를 추가로 포함하고 있어도 된다. 이 경우, 상기 기능 범프는 상기 전극 패드상에 마련되고, 상기 패드 개구를 관통하여, 상기 표면 보호막상에 제1의 돌출량으로 돌출하고, 상기 접속 확인용 범프는 상기 전극 패드보다 상기 반도체 기판측으로부터 융기하고, 상기 표면 보호막에 관통 형성된 관통 구멍을 관통하여, 상기 표면 보호막상에 상기 제1의 돌출량보다 작은 제2의 돌출량으로 돌출한다.
이 구성의 반도체 칩은, 반도체 기판의 표면에 표면 보호막을 형성하는 공정과; 상기 표면 보호막에, 상기 반도체 기판상에 배치되어 있는 상기 전극 패드를 노출시키는 패드 개구 및 상기 표면 보호막을 관통하는 관통 구멍을 형성하는 공정과; 상기 패드 개구를 관통하는 기능 범프 및 상기 관통 구멍을 관통하는 접속 확인용 범프를 형성하는 공정을 포함하는 방법에 의해 제조할 수 있다.
상기 반도체 기판과 상기 표면 보호막의 사이에 개재되고, 그 표면상에 상기 전극 패드가 배치되는 층간막을 추가로 포함하고, 상기 접속 확인용 범프는 상기 층간막의 표면으로부터 융기하고 있어도 된다.
또, 상기 접속 확인용 범프는 상기 반도체 기판의 표면으로부터 융기하고 있어도 된다.
상기의 목적을 달성하기 위한 본 발명의 반도체 장치는, 제1의 반도체 칩과 제2의 반도체 칩을 상기 제1의 반도체 칩의 표면에 상기 제2의 반도체 칩의 표면을 대향시킨 상태로 접합한, 칩ㆍ온ㆍ칩 구조를 갖는 반도체 장치로서, 상기 제1의 반도체 칩의 표면으로부터 돌출하는 제1 반도체 칩측 기능 범프와; 상기 제1의 반도체 칩의 표면으로부터 돌출하는 제1 반도체 칩측 접속 확인용 범프와; 상기 제2의 반도체 칩의 표면으로부터 제1의 돌출량으로 돌출하고, 상기 제1 반도체 칩측 기능 범프에 접속되어, 상기 제1의 반도체 칩과 상기 제2의 반도체 칩의 전기 접속을 달성하기 위한 제2 반도체 칩측 기능 범프와; 상기 제2 반도체 칩의 표면으로부터 상기 제1의 돌출량보다 작은 제2의 돌출량으로 돌출하고, 상기 제1 반도체 칩측 접속 확인용 범프와 접속되어, 상기 제1의 반도체 칩과 상기 제2의 반도체 칩의 전기 접속의 상태를 확인하기 위한 제2 반도체 칩측 접속 확인용 범프를 포함한다.
이 구성에서는 제2 반도체 칩측 접속 확인용 범프가 제2 반도체 칩측 기능 범프보다 낮게 형성되어 있으므로, 제2의 반도체 칩의 표면이 제1의 반도체 칩의 표면에 대해서 조금이라도 기울어 있으면, 제1의 반도체 칩의 표면과 제2의 반도체 칩의 표면과의 간격이 넓은 부분에 있어서, 서로 대향하는 제1 반도체 칩측 접속 확인용 범프와 제2 반도체 칩측 접속 확인용 범프의 사이에 넓은 틈새가 생긴다. 그 때문에, 그러한 접속 확인용 범프가 한 쪽의 접속 확인용 범프에 형성된 접합재를 통하여 접합되는 경우에, 접합재가 팽창해도, 그 접합재는 다른 쪽의 접속 확인용 범프에 닿지 않고, 제1 반도체 칩측 접속 확인용 범프와 제2 반도체 칩측 접속 확인용 범프 사이의 접속이 달성되지 않는다. 따라서, 제1 반도체 칩측 접속 확인용 범프와 제2 반도체 칩측 접속 확인용 범프 사이의 접속 상태에 기초하여, 제2의 반도체 칩이 제1의 반도체 칩에 대해서 평행하게 접합되어 있는지의 여부를 정확하게 판정할 수 있다.
상기 제1 반도체 칩측 기능 범프, 상기 제2 반도체 칩측 기능 범프, 상기 제1 반도체 칩측 접속 확인용 범프 및 상기 제2 반도체 칩측 접속 확인용 범프는 동일한 금속 재료를 이용하여 형성되어도 된다. 그리고, 상기 반도체 장치는 상기 제1 반도체 칩측 기능 범프와 상기 제2 반도체 칩측 기능 범프의 사이, 및 상기 제1 반도체 칩측 접속 확인용 범프와 상기 제2 반도체 칩측 접속 확인용 범프의 사이에 각각 개재되고, 상기 금속 재료와 합금화하여, 이들 사이의 접속을 달성하기 위한 접속 금속층을 추가로 포함하고 있어도 된다.
예를 들어 상기 제1 반도체 측칩 기능 범프, 상기 제2 반도체 칩측 기능 범프, 상기 제1 반도체 칩측 접속 확인용 범프 및 상기 제2 반도체 칩측 접속 확인용 범프는 동 또는 금을 이용하여 형성되어도 된다. 이 경우, 상기 접속 금속층은 상기 제1 반도체 칩측 기능 범프 및 상기 제1 반도체 칩측 접속 확인용 범프, 및/또는 상기 제2 반도체 칩측 기능 범프 및 상기 제2 반도체 칩측 접속 확인용 범프의 꼭대기면에 마련된 땜납 접합재에 의해 형성되어도 된다.
상기 제2의 반도체 칩은 그 표면을 수직으로 내려다 보았을 때의 형상이 거의 직사각 형상을 이루고 있고, 상기 제2 반도체 칩측 기능 범프는 상기 제2의 반도체 칩의 표면의 중앙부에 배치되고, 상기 제2 반도체 칩측 접속 확인용 범프는 상기 제2의 반도체 칩의 표면의 각 각부에 배치되어 있다.
이 구성에 의하면, 제2의 반도체 칩의 표면의 각 각부에, 제2 반도체 칩측 접속 확인용 범프가 배치되어 있다. 그 때문에, 제2의 반도체 칩의 표면이 제1의 반도체 칩의 표면에 대해서 기울어 있으면, 적어도 1 쌍의 제1 반도체 칩측 접속 확인용 범프와 제2 반도체 칩측 접속 확인용 범프의 사이에 넓은 틈새가 생긴다. 따라서, 제1 반도체 칩측 접속 확인용 범프와 제2 반도체 칩측 접속 확인용 범프 사이의 접속 상태에 기초하여, 제2의 반도체 칩이 제1의 반도체 칩에 대해서 평행하게 접합되어 있는지의 여부를 보다 정확하게 판정할 수 있다.
상기 제2 반도체 칩측 접속 확인용 범프가 상기 제2 반도체 칩측 기능 범프 보다 낮게 형성되는 동시에, 상기 제1 반도체 칩측 접속 확인용 범프가 상기 제1 반도체 칩측 기능 범프보다 낮게 형성되어도 된다. 즉, 상기 제1 반도체 칩측 접속 확인용 범프는 상기 제1 반도체 칩측 기능 범프의 상기 제1의 반도체 칩의 표면으로부터의 돌출량보다 작은 돌출량으로, 상기 제1의 반도체 칩의 표면으로부터 돌출하고 있어도 된다.
본 발명에 있어서 상술한, 또는 또다른 목적, 특징 및 효과는 첨부한 도면을 참조하여 후술하는 실시 형태의 설명에 의해 밝혀진다.
도 1은 본 발명의 일 실시 형태에 관한 반도체 장치의 구성을 나타내는 도해적인 단면도이다.
도 2는 자 칩의 구성을 도해적으로 나타내는 단면도이다.
도 3은 모 칩 및 자 칩 사이에 있어서 기능 범프의 접속 부분 및 접속 확인용 범프의 접속 부분의 도해적인 단면도이고, (a)가 자 칩의 기능 범프의 선단부의 땜납 접합재가 모 칩의 기능 범프의 꼭대기면에 접촉했을 때 상태를 나타내고, (b)가 모 칩과 자 칩의 접합이 완료했을 때 상태를 나타낸다.
도 4는 자 칩의 제조 공정을 공정 순서로 나타내는 도해적인 단면도이다.
도 5는 자 칩의 다른 구성(접속 확인용 범프가 반도체 기판의 표면으로부터 융기 한 구성)을 나타내는 도해적인 단면도이다.
도 6은 본 발명의 변형예(모 칩에 있어서도, 접속 확인용 범프가 기능 범프보다 낮게 형성된 모양)을 설명하기 위한 도해적인 단면도이고, (a)가 자 칩의 기능 범프의 선단부의 땜납 접합재가 모 칩의 기능 범프의 꼭대기면에 접촉했을 때 상태를 나타내고, (b)가 모 칩과 자 칩의 접합이 완료했을 때 상태를 나타낸다.
도 7은 접속 확인용 범프가 모 칩 및 자 칩의 내부 회로로부터 전기적으로 분리된 경우의 구성을 나타내는 도해적인 평면도이다.
이하에서는 본 발명의 실시 형태를, 첨부한 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시 형태에 관한 반도체 장치의 구성을 나타내는 도해적인 단면도이다.
이 반도체 장치는 고체 장치로서의 모 칩(1)과 반도체 칩으로서의 자 칩(2)을 겹쳐서 접합한 칩ㆍ온ㆍ칩 구조를 갖고 있다.
모 칩(1)은 평면에서 보아 거의 직사각 형상으로 형성되어 있고, 그 표면(모 칩(1)의 기체(基體)를 이루는 반도체 기판에 있어서 디바이스가 형성된 활성 영역측 표면을 덮는 표면 보호막의 표면)(3)을 윗쪽으로 향한 페이스업 자세로, 리드 프레임(4)의 아일랜드부(5)에 다이 본딩되어 있다. 이 모 칩(1)의 표면(3)에는 그 중앙부에, 자 칩(2)이 접합되는 거의 직사각 형상의 칩 접합 영역이 설정되어 있다. 그리고, 칩 접합 영역내에, 복수의 기능 범프(6)가 돌출(융기)하여 형성되어 있다. 또, 칩 접합 영역내의 각 각부에는 접속 확인용 범프(7)가 돌출하여 형성되어 있다. 또한, 모 칩(1)의 표면(3)에는 칩 접합 영역을 둘러싸는 주연부에, 복수의 외부 접속용 패드(8)가 마련되어 있다. 이 외부 접속용 패드(8)는 본딩 와이어(9)를 통하여, 리드 프레임(4)의 리드부(10)에 전기적으로 접속(와이어 본딩)되어 있다.
자 칩(2)은 평면에서 보아 모 칩(1)보다 작은 거의 직사각 형상으로 형성되어 있고, 그 표면(후술하는 표면 보호막(25)의 표면)(11)을 아랫쪽으로 향한 페이스다운 자세로, 모 칩(1)의 표면(3)의 칩 접합 영역에 접합되어 있다. 이 자 칩(2)의 표면(11)에는 모 칩(1)의 기능 범프(6)와 각각 접속되는 기능 범프(12)가 돌출하여 형성되어 있다. 또, 자 칩(2)의 표면(11)의 각 각부에는 모 칩(1)의 접속 확인용 범프(7)와 각각 접속되는 접속 확인용 범프(13)가 돌출하여 형성되어 있다.
모 칩(1)과 자 칩(2)이 접합된 상태에서, 모 칩(1)의 기능 범프(6) 및 접속 확인용 범프(7)와 이것들에 각각 대응하는 자 칩(2)의 기능 범프(12) 및 접속 확인용 범프(13)는 서로 꼭대기면을 마주보고 대향하여, 이들 사이에 개재되는 접속 금속층(14)을 사이에 두고 접속되어 있다. 이것에 의해, 모 칩(1) 및 자 칩(2)은 기능 범프(6, 12)를 통하여 전기적으로 접속되고, 또 서로의 사이에 소정 간격을 유지한 상태로 기계적으로 접속되어 있다. 또, 모 칩(1) 및 자 칩(2)은 리드 프레임(4) 및 본딩 와이어(9)와 함께, 봉지 수지(15)에 의해 봉지되어 있다. 리드 프레 임(4)의 리드부(10)의 일부는 봉지 수지(15)로부터 노출하여, 외부 접속부(아우터 리드부)로서 기능한다.
도 2는 자 칩(2)의 구성을 도해적으로 나타내는 단면도이다.
자 칩(2)은 예를 들어 그 기체를 이루는 반도체 기판(예를 들어 실리콘 기판)(21)상에 다층 배선 구조를 갖고 있다. 구체적으로, 자 칩(2)은 반도체 기판(21)상에, 반도체 기판(21)에 형성되어 있는 디바이스와 전기적으로 접속된 배선층(22)과, 반도체 기판(21) 및 배선층(22)상에 형성된 층간 절연막(23)과, 이 층간 절연막(23)상에 배치되고, 배선층(22)로 비어 홀(도시하지 않음)을 통하여 전기적으로 접속된 전극 패드(24)와 층간 절연막(23) 및 전극 패드(24)상에 형성되고, 자 칩(2)의 최표층을 이루는 표면 보호막(25)을 구비하고 있다.
표면 보호막(25)에는 전극 패드(24)와 대향하는 위치에 패드 개구(26)가 형성되어 있고, 전극 패드(24)는 그 패드 개구(26)를 통하여 표면 보호막(25)으로부터 노출하고 있다. 또, 표면 보호막(25)에는 그 주연부에, 표면 보호막(25)을 그 표면(11)과 직교하는 방향으로 관통하는 관통 구멍(27)이 형성되어 있다.
그리고, 기능 범프(12)는 전극 패드(24)상에 마련되고, 패드 개구(26)를 관통하여, 표면 보호막(25)상에 소정의 돌출량(예를 들어 20㎛)으로 돌출하고 있다. 또, 접속 확인용 범프(13)는 관통 구멍(27)에 임하는 층간 절연막(23)의 표면으로부터 융기하고, 관통 구멍(27)을 관통하여, 표면 보호막(25)상에 기능 범프(12)의 돌출량보다 작은 돌출량(예를 들어 18㎛)으로 돌출하고 있다. 즉, 표면 보호막(25)의 표면(11)을 기준으로 하고, 접속 확인용 범프(13)는 기능 범프(12)보다 1 ~ 5 ㎛(바람직하게는 1 ~ 2㎛)만큼 낮게 형성되어 있다.
또한, 이 실시 형태에서는 기능 범프(6, 12) 및 접속 확인용 범프(7, 13)는 모두 동일한 금속 재료(예를 들어 동 또는 금)를 이용하여 형성되어 있다. 또, 모 칩(1)에 있어서, 기능 범프(6) 및 접속 확인용 범프(7)는 모두 동일한 높이(모 칩(1)의 표면(3)으로부터의 돌출량)에 형성되어 있다.
도 3은 기능 범프(6, 12)의 접속 부분 및 접속 확인용 범프(7, 13)의 접속 부분을 도해적으로 나타내는 단면도이다.
도 3(a)에 나타내는 바와 같이 모 칩(1)과 자 칩(2)의 접합전 상태로 있어서, 자 칩(2)의 기능 범프(12) 및 접속 확인용 범프(13)의 선단부에는 땜납 접합재(16)가 형성되어 있다.
기능 범프(12)와 접속 확인용 범프(13)의 높이차에 의해, 모 칩(1)과 자 칩(2)이 접합되는 과정에 있어서, 기능 범프(12)의 선단부의 땜납 접합재(16)가 모 칩(1)의 기능 범프(6)의 꼭대기면에 접촉한 시점에서, 접속 확인용 범프(13)의 선단부의 땜납 접합재(16)와 모 칩(1)의 접속 확인용 범프(7)의 꼭대기면 사이에 틈새 D가 생긴다.
모 칩(1)의 표면(3)과 자 칩(2)의 표면(11)이 서로 평행이면, 모든 접속 확인용 범프(13)의 선단부의 땜납 접합재(16)와 접속 확인용 범프(7)의 꼭대기면 사이의 틈새 D는 기능 범프(12)와 접속 확인용 범프(13)의 높이차에 상당하는 간격으로 된다. 따라서, 그 후에 열 처리가 행해지면, 접속 확인용 범프(13)의 선단부의 땜납 접합재(16)가 용융하여 팽창하고, 그 땜납 접합재(16)에 의해, 모든 접속 확 인용 범프(7, 13) 사이가 접속된다. 그리고, 도 3(b)에 나타내는 바와 같이 서로 대향하는 각 기능 범프(6, 12) 사이 및 각 접속 확인용 범프(7, 13) 사이의 땜납 접합재(16)가 접속 금속층(14)으로 되어, 그러한 각 사이의 양호한 접속(전도)이 달성된다.
한편, 자 칩(2)의 표면(11)이 모 칩(1)의 표면(3)에 대해서 기울어 있으면, 모 칩(1)의 표면(3)과 자 칩(2)의 표면(11)과의 간격이 넓은 부분과 좁은 부분이 생기고, 접속 확인용 범프(13)의 선단부의 땜납 접합재(16)와 접속 확인용 범프(7)의 꼭대기면 사이의 틈새 D에 광협(廣狹)이 생긴다. 그리고, 모 칩(1)의 표면(3)과 자 칩(2)의 표면(11)과의 간격이 넓은 부분에서는 접속 확인용 범프(13)의 선단부의 땜납 접합재(16)와 접속 확인용 범프(7)의 꼭대기면 사이의 틈새 D의 간격이 기능 범프(12)와 접속 확인용 범프(13)의 높이차보다 넓어진다. 그 때문에, 땜납 접합재(16)의 양이 적당한 일정량이면, 모 칩(1)의 표면(3)과 자 칩(2)의 표면(11)과의 간격이 넓은 부분에 있어서, 열 처리시에 접속 확인용 범프(13)의 선단부의 땜납 접합재(16)가 팽창해도, 그 땜납 접합재(16)가 접속 확인용 범프(7)의 꼭대기면에 닿지 않고, 접속 확인용 범프(7, 13) 사이의 접속이 달성되지 않는다.
따라서, 모든 접속 확인용 범프(7, 13) 사이의 접속이 달성되고 있으면, 자 칩(2)이 모 칩(1)에 대해 평행하게 접합되어 있다고 판정할 수 있다. 어느쪽이든 1 쌍의 접속 확인용 범프(7, 13) 사이의 접속이 달성되어 있지 않으면, 자 칩(2)이 모 칩(1)에 대해서 기울어 접합되어 있는(평행하게 접합되어 있지 않은) 것으로 판정할 수 있다.
종래의 구성과 동양(同樣)으로, 모 칩(1)의 접속 확인용 범프(7)가 기능 범프(6)와 동일한 높이에 형성되고, 자 칩(2)의 접속 확인용 범프(13)가 기능 범프(12)와 동일한 높이에 형성되어 있는 경우, 자 칩(2)이 모 칩(1)에 대해 기울어 접합되어도, 모 칩(1)의 표면(3)과 자 칩(2)의 표면(11)과의 간격이 넓은 부분에 있어서, 접속 확인용 범프(13)의 선단부의 땜납 접합재(16)와 접속 확인용 범프(7)의 꼭대기면 사이에 생기는 틈새는 작다. 그 때문에, 땜납 접합재(16)가 용융하여 팽창하면, 그 땜납 접합재(16)가 접속 확인용 범프(7)의 꼭대기면에 도달하여, 접속 확인용 범프(7, 13) 사이의 접속이 달성되어 버린다.
이것에 대해, 이 실시 형태의 구성에서는 자 칩(2)의 접속 확인용 범프(13)가 기능 범프(12)보다 낮게 형성되어 있으므로, 자 칩(2)의 표면(11)이 모 칩(1)의 표면(3)에 대해서 조금이라도 기울어 있으면, 모 칩(1)의 표면(3)과 자 칩(2)의 표면(11)과의 간격이 넓은 부분에 있어서, 접속 확인용 범프(13)의 선단부의 땜납 접합재(16)와 접속 확인용 범프(7)의 꼭대기면 사이에 넓은 틈새가 생긴다. 그 때문에, 땜납 접합재(16)가 팽창해도, 그 땜납 접합재(16)가 접속 확인용 범프(7)의 꼭대기면에 닿지 않고, 접속 확인용 범프(7, 13) 사이의 접속이 달성되지 않는다. 따라서, 자 칩(2)이 모 칩(1)에 대해서 평행하게 접합되어 있는지의 여부를 정확하게 판정할 수 있다.
도 4는 자 칩(2)의 제조 공정을 공정 순서로 나타내는 도해적인 단면도이다.
우선, 도 4(a)에 나타내는 바와 같이 배선층(22), 층간 절연막(23) 및 전극 패드(24)가 형성된 반도체 기판(21)상의 전체 면에, 예를 들어 질화 실리콘 또는 산화 실리콘이 퇴적되는 것에 의해 표면 보호막(25)이 형성된다. 질화 실리콘 또는 산화 실리콘은 CVD 법에 의해 퇴적시킬 수 있다.
다음에, 도 4(b)에 나타내는 바와 같이 포토리소그래피 공정에 의해, 표면 보호막(25)에, 패드 개구(26) 및 관통 구멍(27)이 관통 형성된다.
그 후, 도 4(c)에 나타내는 바와 같이, 선택 도금법에 의해 패드 개구(26) 및 관통 구멍(27)내에 금속 재료가 퇴적되어, 기능 범프(12) 및 접속 확인용 범프(13)가 형성된다. 패드 개구(26)의 바닥면(전극 패드(24)의 표면)과 관통 구멍(27)의 바닥면(층간 절연막(23)의 표면)과의 높이 위치가 다르므로, 기능 범프(12)와 접속 확인용 범프(13)를 동일 공정으로 형성하는 것에 의해, 특별한 공정을 필요로 하지 않으며, 표면 보호막(25)의 표면에 대한 높이(돌출량)가 서로 다른 기능 범프(12) 및 접속 확인용 범프(13)를 얻을 수 있다.
또한, 이것에 한정하지 않고, 기능 범프(12) 및 접속 확인용 범프(13)는 개별 공정으로 형성되어도 된다. 즉, 기능 범프(12) 및 접속 확인용 범프(13)의 한 쪽이 먼저 형성되고 다른 쪽이 다음에 형성되어도 된다.
도 5는 자 칩(2)외 구성을 나타내는 도해적인 단면도이다. 이 도 5에 있어서, 도 2에 나타내는 각 부에 상당하는 부분에는 도 2의 경우와 동일한 참조 부호를 부여하여 나타내고 있다. 또, 이하에서는 도 2에 나타내는 구성의 자 칩(2)과의 차이점만을 채택하여 설명하고, 각 부의 상세한 설명은 생략한다.
이 도 5에 나타내는 자 칩(2)에서는 층간 절연막(23)에, 표면 보호막(25)의 관통 구멍(27)과 연통하는 연통 구멍(28)이 관통하여 형성되어 있다. 그리고, 접속 확인용 범프(13)는 반도체 기판(21)의 표면으로부터 융기하고, 관통 구멍(27)을 관통하여, 표면 보호막(25)상에 기능 범프(12)의 돌출량보다 작은 돌출량(예를 들어 15㎛)으로 돌출하고 있다.
이 구성에 의해서, 도 2에 나타내는 구성의 경우와 동양인 효과를 달성할 수 있다.
이상, 본 발명의 일 실시 형태를 설명하였으나, 본 발명은 다른 형태로 실시할 수 있다. 예를 들어 상술한 실시 형태에서는 자 칩(2)에 있어서, 접속 확인용 범프(13)가 기능 범프(12)보다 낮게 형성되어 있는 것으로 하였으나, 도 6에 나타내는 바와 같이 모 칩(1)에 있어서도, 접속 확인용 범프(7)가 기능 범프(6)보다 낮게 형성되어도 된다. 이 경우, 도 6(a)에 나타내는 바와 같이, 접속 확인용 범프(7, 13)는 모 칩(1)과 자 칩(2)이 접합되는 과정에 있어서 기능 범프(12)의 선단부의 땜납 접합재(16)가 모 칩(1)의 기능 범프(6)의 꼭대기면에 접촉한 시점에서, 접속 확인용 범프(13)의 선단부의 땜납 접합재(16)와 모 칩(1)의 접속 확인용 범프(7)의 꼭대기면 사이에, 1 ~ 5㎛(바람직하게는 1 ~ 2㎛)의 틈새 D가 생기는 높이에 각각 형성되면 된다. 이와 같이 형성하면, 도 6(b)에 나타내는 바와 같이 모 칩(1)의 표면(3)과 자 칩(2)의 표면(11)이 서로 평행이면, 서로 대향하는 각 기능 범프(6, 12) 사이 및 각 접속 확인용 범프(7, 13) 사이의 땜납 접합재(16)가 접속 금속층(14)으로 되고, 그러한 각 사이의 양호한 접속이 달성된다.
또, 자 칩(2)에 있어서, 기능 범프(12)와 접속 확인용 범프(13)가 동일한 높이에 형성되고, 모 칩(1)에 있어서, 접속 확인용 범프(7)가 기능 범프(6)보다 낮게 형성되어도 된다. 즉, 이 실시 형태에서는 모 칩(1) 및 자 칩(2)을 각각 제1의 반도체 칩 및 제2의 반도체 칩으로 하였으나, 모 칩(1)을 제2의 반도체 칩으로 하고, 자 칩(2)을 제1의 반도체 칩이라고 해도 된다.
또, 접속 확인용 범프(7, 13)는 모 칩(1) 및 자 칩(2)의 내부 회로와 접속되어 있어도 되고, 모 칩(1) 및 자 칩(2)의 내부 회로로부터 전기적으로 분리되어 있어도 된다. 접속 확인용 범프(7, 13)가 내부 회로로부터 분리되는 경우, 도 7에 나타내는 바와 같이, 모 칩(1)에 있어서 칩 접합 영역의 각 각부에 2 개 1 쌍의 접속 확인용 범프(7)가 배치되는 동시에, 칩 접합 영역밖에 각 접속 확인용 범프(7)와 전기적으로 접속된 외부 취출용 전극(17)이 마련된다. 한편, 자 칩(2)에 있어서, 각 각부에 2 개 1 쌍의 접속 확인용 범프(13)가 배치되는 동시에, 그 2 개 1 쌍의 접속 확인용 범프(13)가 서로 전기적으로 접속된다. 이것에 의해, 모 칩(1)과 자 칩(2)이 평행을 이루어 접합되면, 각 쌍의 접속 확인용 범프(7, 13)의 사이가 접속되고, 각 쌍의 외부 취출용 전극(17) 사이가 단락되므로, 이들 사이의 전기 저항이 작아진다. 한편, 자 칩(2)이 모 칩(1)에 대해 기울어 접합되면, 그러한 표면 사이의 간격이 넓은 부분에 있어서, 접속 확인용 범프(7, 13)의 접속이 달성되지 않고, 외부 취출용 전극(17) 사이의 전기적 도통을 얻을 수 없기 때문에, 이들 사이의 전기 저항이 크게 된다. 따라서, 각 쌍의 외부 취출용 전극(17) 사이의 전기 저항의 측정 결과에 기초하여, 자 칩(2)이 모 칩(1)에 대해 평행하게 접합되어 있는지의 여부를 정확하게 판정할 수 있다.
또, 칩ㆍ온ㆍ칩 구조의 반도체 장치를 예시하였으나, 본 발명은 반도체 칩의 표면을 배선 기판(고체 장치)에 대향시켜 접합하는 플립ㆍ칩ㆍ본딩 구조의 반도체 장치에 적용되어도 된다.
그 외, 특허 청구의 범위에 기재된 사항의 범위에서 여러 가지의 설계 변경을 실행하는 것이 가능하다. 즉, 상술한 실시 형태는 본 발명의 기술적 내용을 분명히 하기 위해서 이용된 구체적인 예에 지나지 않고, 본 발명은 이러한 구체적인 예로 한정하여 해석되는 것이 아니며, 본 발명의 정신 및 범위는 첨부한 청구 범위에 의해서만 한정된다
이 출원은 2005 년 8 월 23 일에 일본 특허청에 제출된 특원 2005-241520 호 및 특원 2005-241521호에 대응하고 있어, 이러한 출원의 모든 개시는 여기에 인용에 의해 포함된다.
본 발명에 의하면, 반도체 칩이 다른 반도체 칩 등의 고체 장치에 대해서 평행하게 접합되어 있는지의 여부를 정확하게 판정할 수 있는 반도체 장치 및 이것에 이용되는 반도체 칩, 및 그 제조 방법을 제공할 수 있다.

Claims (9)

  1. 고체 장치에 그 표면을 대향시킨 상태로 접합되는 반도체 칩으로서,
    상기 표면으로부터 제1의 돌출량으로 돌출하고, 상기 고체 장치와의 전기 접속을 위한 기능 범프(functional bump)와,
    상기 표면으로부터 상기 제1의 돌출량보다 작은 제2의 돌출량으로 돌출하고, 상기 기능 범프에 의한 전기 접속의 상태를 확인하기 위한 접속 확인용 범프를 포함하는 반도체 칩.
  2. 청구항 1에 있어서,
    반도체 기판과,
    상기 반도체 기판의 표면을 덮는 표면 보호막과,
    상기 반도체 기판과 상기 표면 보호막의 사이에 개재되고, 상기 표면 보호막에 형성된 패드 개구(開口)에 임하여 배치된 전극 패드를 추가로 포함하고,
    상기 기능 범프는 상기 전극 패드상에 마련되고, 상기 패드 개구를 관통하여, 상기 표면 보호막상에 제1의 돌출량으로 돌출하고,
    상기 접속 확인용 범프는 상기 전극 패드보다 상기 반도체 기판측으로부터 융기하고, 상기 표면 보호막에 관통 형성된 관통 구멍을 관통하여, 상기 표면 보호막상에 상기 제1의 돌출량보다 작은 제2의 돌출량으로 돌출하고 있는 반도체 칩.
  3. 청구항 2에 있어서,
    상기 반도체 기판과 상기 표면 보호막의 사이에 개재되고, 그 표면상에 상기 전극 패드가 배치되는 층간막을 추가로 포함하고,
    상기 접속 확인용 범프는 상기 층간막의 표면으로부터 융기하고 있는 반도체 칩.
  4. 청구항 2에 있어서,
    상기 접속 확인용 범프는 상기 반도체 기판의 표면으로부터 융기하고 있는 반도체 칩.
  5. 고체 장치에 그 표면을 대향시킨 상태로 접합되는 반도체 칩을 제조하는 방법으로서,
    반도체 기판의 표면에 표면 보호막을 형성하는 공정과,
    상기 표면 보호막에, 상기 반도체 기판상에 배치되어 있는 상기 전극 패드를 노출시키는 패드 개구 및 상기 표면 보호막을 관통하는 관통 구멍을 형성하는 공정과,
    상기 패드 개구를 관통하는 기능 범프 및 상기 관통 구멍을 관통하는 접속 확인용 범프를 형성하는 공정을 포함하는 반도체 칩을 제조하는 방법.
  6. 제1의 반도체 칩과 제2의 반도체 칩을 상기 제1의 반도체 칩의 표면에 상기 제2의 반도체 칩의 표면을 대향시킨 상태로 접합한, 칩ㆍ온ㆍ칩 구조를 갖는 반도체 장치로서,
    상기 제1의 반도체 칩의 표면으로부터 돌출하는 제1 반도체 칩측 기능 범프와,
    상기 제1의 반도체 칩의 표면으로부터 돌출하는 제1 반도체 칩측 접속 확인용 범프와,
    상기 제2의 반도체 칩의 표면으로부터 제1의 돌출량으로 돌출하고, 상기 제1 반도체 칩측 기능 범프에 접속되어, 상기 제1의 반도체 칩과 상기 제2의 반도체 칩의 전기 접속을 달성하기 위한 제2 반도체 칩측 기능 범프와,
    상기 제2 반도체 칩의 표면으로부터 상기 제1의 돌출량보다 작은 제2의 돌출량으로 돌출하고, 상기 제1 반도체 칩측 접속 확인용 범프와 접속되어, 상기 제1의 반도체 칩과 상기 제2의 반도체 칩의 전기 접속의 상태를 확인하기 위한 제2 반도체 칩측 접속 확인용 범프를 포함하는 반도체 장치.
  7. 청구항 6에 있어서,
    상기 제1 반도체 칩측 기능 범프, 상기 제2 반도체 칩측 기능 범프, 상기 제1 반도체 칩측 접속 확인용 범프 및 상기 제2 반도체 칩측 접속 확인용 범프는 동일한 금속 재료를 이용하여 형성되고,
    상기 제1 반도체 칩측 기능 범프와 상기 제2 반도체 칩측 기능 범프의 사이, 및 상기 제1 반도체 칩측 접속 확인용 범프와 상기 제2 반도체 칩측 접속 확인용 범프의 사이에 각각 개재되고, 상기 금속 재료와 합금화하여, 이들 사이의 접속을 달성하기 위한 접속 금속층을 추가로 포함하는 반도체 장치.
  8. 청구항 6에 있어서,
    상기 제2의 반도체 칩은 그 표면을 수직으로 내려다 보았을 때의 형상이 거의 직사각 형상을 이루고 있고,
    상기 제2 반도체 칩측 기능 범프는 상기 제2의 반도체 칩의 표면의 중앙부에 배치되고,
    상기 제2 반도체 칩측 접속 확인용 범프는 상기 제2의 반도체 칩의 표면의 각 각부(角部)에 배치되어 있는 반도체 장치.
  9. 청구항 6에 있어서,
    상기 제1 반도체 칩측 접속 확인용 범프는 상기 제1 반도체 칩측 기능 범프의 상기 제1의 반도체 칩의 표면으로부터의 돌출량보다 작은 돌출량으로, 상기 제1의 반도체 칩의 표면으로부터 돌출하고 있는 반도체 장치.
KR1020087004282A 2005-08-23 2006-08-18 반도체 칩 및 그 제조 방법 및 반도체 장치 KR20080037681A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00241520 2005-08-23
JP2005241520A JP4791104B2 (ja) 2005-08-23 2005-08-23 半導体チップおよび半導体チップの製造方法
JPJP-P-2005-00241521 2005-08-23
JP2005241521A JP4723312B2 (ja) 2005-08-23 2005-08-23 半導体チップおよび半導体装置

Publications (1)

Publication Number Publication Date
KR20080037681A true KR20080037681A (ko) 2008-04-30

Family

ID=37771495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087004282A KR20080037681A (ko) 2005-08-23 2006-08-18 반도체 칩 및 그 제조 방법 및 반도체 장치

Country Status (4)

Country Link
US (1) US8653657B2 (ko)
KR (1) KR20080037681A (ko)
TW (1) TW200721438A (ko)
WO (1) WO2007023747A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653657B2 (en) * 2005-08-23 2014-02-18 Rohm Co., Ltd. Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
US8970035B2 (en) * 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
US9773724B2 (en) 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
DE102013104407B4 (de) * 2013-04-30 2020-06-18 Tdk Corporation Auf Waferlevel herstellbares Bauelement und Verfahren zur Herstellung
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
JP6656836B2 (ja) * 2015-07-24 2020-03-04 新光電気工業株式会社 実装構造体及びその製造方法
JP6608640B2 (ja) * 2015-07-28 2019-11-20 新光電気工業株式会社 実装構造体の製造方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367765A (en) * 1990-08-31 1994-11-29 Nec Corporation Method of fabricating integrated circuit chip package
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
US5072331A (en) * 1991-04-26 1991-12-10 Hughes Aircraft Company Secure circuit structure
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
JPH05206139A (ja) * 1991-11-19 1993-08-13 Nec Corp 基板接続電極およびその製造方法
US5465152A (en) * 1994-06-03 1995-11-07 Robotic Vision Systems, Inc. Method for coplanarity inspection of package or substrate warpage for ball grid arrays, column arrays, and similar structures
JP3277083B2 (ja) 1994-11-29 2002-04-22 株式会社東芝 半導体チップおよびそれを用いた半導体装置
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
JP3325755B2 (ja) 1995-12-27 2002-09-17 三菱電機株式会社 半導体装置及びその実装方法、並びにその実装部の検査方法
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
US5956606A (en) * 1997-10-31 1999-09-21 Motorola, Inc. Method for bumping and packaging semiconductor die
US6184062B1 (en) * 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6724084B1 (en) * 1999-02-08 2004-04-20 Rohm Co., Ltd. Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
JP3418134B2 (ja) * 1999-02-12 2003-06-16 ローム株式会社 チップ・オン・チップ構造の半導体装置
US6707159B1 (en) * 1999-02-18 2004-03-16 Rohm Co., Ltd. Semiconductor chip and production process therefor
JP3399518B2 (ja) * 1999-03-03 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造およびその製造方法
JP3726998B2 (ja) * 1999-04-01 2005-12-14 株式会社村田製作所 表面波装置
US6657124B2 (en) * 1999-12-03 2003-12-02 Tony H. Ho Advanced electronic package
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
US7041533B1 (en) * 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
JP2002222823A (ja) * 2001-01-29 2002-08-09 Sharp Corp 半導体集積回路およびその製造方法
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
JP2002270611A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
JP3490987B2 (ja) * 2001-07-19 2004-01-26 沖電気工業株式会社 半導体パッケージおよびその製造方法
JP2003051473A (ja) * 2001-08-03 2003-02-21 Disco Abrasive Syst Ltd 半導体ウェーハの裏面研削方法
US6815832B2 (en) * 2001-09-28 2004-11-09 Rohm Co., Ltd. Semiconductor device having opposed and connected semiconductor chips with lateral deviation confirming electrodes
JP3870067B2 (ja) 2001-11-05 2007-01-17 ローム株式会社 半導体装置
JP3787295B2 (ja) 2001-10-23 2006-06-21 ローム株式会社 半導体装置
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP2003338516A (ja) * 2002-05-20 2003-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6919642B2 (en) * 2002-07-05 2005-07-19 Industrial Technology Research Institute Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
JP2004079801A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
US6870270B2 (en) * 2002-12-28 2005-03-22 Intel Corporation Method and structure for interfacing electronic devices
JP2004265888A (ja) * 2003-01-16 2004-09-24 Sony Corp 半導体装置及びその製造方法
JP2004228202A (ja) 2003-01-21 2004-08-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TW584936B (en) * 2003-03-20 2004-04-21 Advanced Semiconductor Eng Wafer bumping process
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
US6849944B2 (en) * 2003-05-30 2005-02-01 Texas Instruments Incorporated Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
JP2005101031A (ja) * 2003-09-22 2005-04-14 Rohm Co Ltd 半導体集積回路装置、及び電子機器
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board
JP3794403B2 (ja) * 2003-10-09 2006-07-05 セイコーエプソン株式会社 半導体装置
US7042088B2 (en) * 2004-03-10 2006-05-09 Ho Tony H Package structure with two solder arrays
TWI249228B (en) * 2004-03-29 2006-02-11 Siliconware Precision Industries Co Ltd Semiconductor package structure for improving electrical performance and method for fabricating the same
JP2006024752A (ja) * 2004-07-08 2006-01-26 Nec Electronics Corp 半導体装置およびその製造方法
JP4636850B2 (ja) * 2004-10-29 2011-02-23 富士通株式会社 電子部品の実装方法
US20060249859A1 (en) * 2005-05-05 2006-11-09 Eiles Travis M Metrology system and method for stacked wafer alignment
US7312529B2 (en) * 2005-07-05 2007-12-25 International Business Machines Corporation Structure and method for producing multiple size interconnections
US8653657B2 (en) * 2005-08-23 2014-02-18 Rohm Co., Ltd. Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device

Also Published As

Publication number Publication date
TW200721438A (en) 2007-06-01
US8653657B2 (en) 2014-02-18
US20090127705A1 (en) 2009-05-21
WO2007023747A1 (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
JP6408986B2 (ja) Ｂｖａインタポーザ
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
US20080067677A1 (en) Structure and manufacturing method of a chip scale package
US20020192855A1 (en) Semiconductor device and method for manufacturing the same
KR20080037681A (ko) 반도체 칩 및 그 제조 방법 및 반도체 장치
JP2004031754A (ja) 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法
JPH02133943A (ja) 高集積回路及びその製造方法
KR20000075876A (ko) 반도체 장치 및 그 제조방법
JPH09330934A (ja) 半導体装置及びその製造方法
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2011142185A (ja) 半導体装置
JP3651346B2 (ja) 半導体装置およびその製造方法
KR20100069589A (ko) 반도체 디바이스
US9476949B2 (en) Semiconductor device provided with direction sensor elements
KR101571075B1 (ko) 반도체 장치 및 그 제조 방법
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP2020136507A (ja) 半導体装置および半導体装置の製造方法
JP2006156937A (ja) 半導体装置
US20040245651A1 (en) Semiconductor device and method for fabricating the same
JP3559554B2 (ja) 半導体装置およびその製造方法
US20060163729A1 (en) Structure and manufacturing method of a chip scale package
JP3681690B2 (ja) 半導体装置
JPS5988864A (ja) 半導体装置の製造方法
JP4791104B2 (ja) 半導体チップおよび半導体チップの製造方法
JP2008182264A (ja) 半導体装置、その製造方法およびその検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application