JP3595283B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP3595283B2 JP3595283B2 JP2001194772A JP2001194772A JP3595283B2 JP 3595283 B2 JP3595283 B2 JP 3595283B2 JP 2001194772 A JP2001194772 A JP 2001194772A JP 2001194772 A JP2001194772 A JP 2001194772A JP 3595283 B2 JP3595283 B2 JP 3595283B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- solder
- solder bump
- diameter
- flattening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 154
- 229920005989 resin Polymers 0.000 claims description 51
- 239000011347 resin Substances 0.000 claims description 51
- 239000007787 solid Substances 0.000 claims description 35
- 238000003825 pressing Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 description 40
- 239000004020 conductor Substances 0.000 description 27
- 238000009413 insulation Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000002131 composite material Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、主面側に突出するハンダバンプの頂面が平坦化された平坦化ハンダバンプを備える配線基板及びその製造方法に関する。
【0002】
【従来の技術】
従来より、樹脂絶縁層とこの上に形成された所定パターンの導体層とを有する配線基板の一例として、図5に主面側の部分拡大断面図を示す基板101が知られている。この基板101は、その中心にコア基板(樹脂絶縁層)103を備える。コア基板103の両面には1又は複数の樹脂絶縁層105が積層され、さらにその外側には、ソルダーレジスト層(樹脂絶縁層)107が積層されて、主面を構成している。
【0003】
このうち、コア基板103には、これを貫通する略筒状のスルーホール導体111が所定の位置に複数形成され、その内側には樹脂製穴埋め材112が充填されている。また、樹脂絶縁層105には、これを貫通するビア用貫通孔113が、所定の位置に複数形成され、各ビア用貫通孔113には、ビア導体115が形成されている。また、ソルダーレジスト層107には、これを貫通し底面にパッド116が露出するパッド用開口117が所定の位置に複数形成されている。さらに、コア基板103と樹脂絶縁層105との層間には、配線やパッド等の所定パターンの第1導体層118が形成され、コア基板103のスルーホール導体111や樹脂絶縁層105のビア導体115と接続している。また、樹脂絶縁層105とソルダーレジスト層107との層間にも、配線やパッド等の所定パターンの第2導体層119が形成され、ビア導体115と接続している。複数の樹脂絶縁層105が積層される場合には、その複数の樹脂絶縁層105同士の層間にも、導体層が形成される。
【0004】
このような基板101のソルダーレジスト層107に形成されたパッド116には、電気的接続のための端子として、ハンダや金などによって盛り上がったバンプが形成される。さらに、基板101に搭載される電子部品(例えば、ICチップやチップコンデンサ、チップ抵抗など)との接続を確実にするため、それぞれのバンプの頂面が平坦な押圧面で平坦化されて、平坦化ハンダバンプ120が形成されている。
【0005】
【発明が解決しようとする課題】
ところが、このような基板101では、樹脂絶縁層105としてほぼ均一な厚さの樹脂が用いられる。そのため、層間の第1導体層118や第2導体層119に、配線やパターンが形成された部分の樹脂絶縁層105は、やや盛り上がった状態となる。樹脂絶縁層105を形成する際には、加熱しながらプレスするので、その表面はある程度平滑化される。しかし、例えば、図6に示すように、第1導体層118の一部としてある程度の面積を持って拡がるベタ層121が形成された部分については、その上に形成された樹脂絶縁層105は、他の部分に比較してやや盛り上がった状態となることが避けられない。そのため、ベタ層121を主面側に投影した領域内に設けられている第1パッド116Bは、その他の領域の第2パッド116Cと比較して相対的に盛り上がった位置に形成されることとなる。
【0006】
そのため、第1パッド116Bに形成されたハンダバンプ122Bと、第2パッド116Cに形成されたハンダバンプ122Cとは、図6に点線で示したように、同じ大きさで
あっても、その頂点の位置はやや異なる。これらのハンダバンプ122B,122Cを、同一の平坦な押圧面123で押圧して平坦化することで、それぞれの頂面が押圧面123まで押圧され、第1平坦化ハンダバンプ120B、第2平坦化ハンダバンプ120Cが形成される。すなわち、頂面の位置が異なった分、平坦化されるために押しつぶされたハンダの量も異なり、平坦化ハンダバンプ120Bの頂面の径M1は、平坦化ハンダバンプ120Cの頂面の径M2に比較して、大きくなる。測定したところ、パッド位置の高さの差が2〜3μmでも、平坦化ハンダバンプ120の頂面の径の差が10μm程度であることがわかった。
【0007】
このような基板101に搭載される電子部品の接続端子は非常に均一に形成されているのに対し、基板101の平坦化ハンダバンプ120の頂面の径に差があることから、基板101に電子部品等を搭載する際に、接続の精度にばらつきが生じる場合があった。
【0008】
本発明はかかる現状に鑑みてなされたものであって、ベタ層の有無にかかわらず、平坦化ハンダバンプの頂面の径をほぼ等しくすることで、電子部品との接続精度を向上させた配線基板およびその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段、作用及び効果】
その解決手段は、主面と裏面を有し、上記主面側に突出し、頂面がそれぞれ平坦化された複数の平坦化ハンダバンプを備える配線基板の製造方法であって、上記主面側に開口する複数のパッドにそれぞれハンダペーストを塗布するハンダペースト印刷工程であって、上記複数のパッドは、自己を上記裏面側に投影した領域に1又は複数の樹脂絶縁層を介してベタ層が形成されている第1パッドと、自己を上記裏面側に投影した領域にベタ層は存在せず、上記第1パッドと形態および寸法が同一の第2パッドと、を有し、上記第1パッドに対応する第1透孔の径が、上記第2パッドに対応する第2透孔の径よりも小さい印刷マスクを使用して、上記第1パッドには、上記第2パッドよりも少量の上記ハンダペーストを塗布するハンダペースト印刷工程と、塗布された上記ハンダペーストを溶解して略半球状のハンダバンプを形成するリフロー工程と、上記略半球状のハンダバンプの頂部を平坦な押圧面で押圧して上記平坦化ハンダバンプを形成する平坦化工程と、を備える配線基板の製造方法である。
【0010】
本発明によれば、主面側に開口する複数のパッドに、ハンダペーストを塗布する。次に、その塗布されたハンダペーストを溶解して略半球状のハンダバンプにする。その後、ハンダバンプの頂部を平坦な押圧面で押圧して平坦化ハンダバンプを形成する。このうち、ハンダペーストを塗布するハンダペースト印刷工程においては、その塗布されるパッドを、自己を裏面側に投影した領域にベタ層が形成されているかどうかによって区分し、ベタ層が形成されている第1パッドには、ベタ層が形成されていない第2パッドよりも少量のハンダペーストを塗布する。
【0011】
一般に、配線基板全体の厚さは、層間にベタ層が形成されている部分では、ベタ層が形成されていない部分と比較して、相対的に厚くなる。そのため、平坦な押圧面で平坦化した場合には、第1パッドと押圧面との距離は、第2パッドと押圧面との距離よりも小さくなる。つまり、平坦化工程後のハンダバンプのパッドからの高さは、第1パッドでは、第2パッドより低いものとなる。そのため、第1パッドと第2パッドとに同一量のハンダペーストを塗布した場合には、第1パッドに形成される平坦化ハンダバンプは、第2パッドの場合より低く押圧されるために、その頂面の径は、第2パッドに形成される平坦化ハンダバンプの頂面の径に比較して大きいものとなる。
【0012】
これに対して、本発明では、第1パッドに塗布するハンダペーストを、第2パッドに塗布するハンダペーストより少量としたので、第2パッドに形成されたハンダバンプの大きさより、第1パッドに形成されたハンダバンプの大きさの方が小さいものとなる。これら
から、第2平坦化ハンダバンプの頂面の径と、第1平坦化ハンダバンプの頂面の径との差を小さくできる。従って、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、ベタ層の有無による第1パッドと第2パッドとについての差を小さくすることができる。
【0013】
具体的には、ハンダペースト印刷工程において、印刷マスクに設けられる透孔の径について、第1パッド用の透孔の径を、第2パッド用に比較して小さく形成する。そのため、同じようにハンダペーストを塗布しても、パッド上に透過するハンダペーストの量は、第1パッドでは、第2パッドより少なくなる。従って、平坦化ハンダバンプの頂面の径に関して、ベタ層の有無による差を小さくできるので、第1パッドと第2パッドとの接続性の差を小さくできる。
【0014】
さらに、平坦化ハンダバンプの頂面の径を、ベタ層の有無にかかわらずほぼ等しくすることができれば、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、第1パッドと第2パッドとについてほぼ均一とすることができるのでさらに都合がよい。
【0015】
なお、樹脂絶縁層の材質としては、絶縁性を有する樹脂であれば良く、例えば、エポキシ樹脂、BT樹脂等が用いられる。さらには、ガラス−エポキシ複合材料など、ガラス繊維やセラミック粉末などと樹脂との複合材料も含む。また、ベタ層は、樹脂絶縁層の層間に設けられる導体層であって、ある程度の面積を持って層間に拡がる部分である。また、ハンダバンプをなす金属としては、搭載される電子部品の接続端子等の材質等に応じて適宜選択すればよいが、90Pb−10Sn、95Pb−5Sn、40Pb−60SnなどのPb−Sn系ハンダ、Sn−Sb系ハンダ、Sn−Ag系ハンダ、Sn−Ag−Cu系ハンダ、Au−Ge系ハンダ、Au−Sn系ハンダなどのハンダが挙げられる。また、押圧面は鋼材などの金属材、あるいはセラミック材などによって平坦面に構成される。
【0016】
さらに、パッドの形態としては、様々なものが挙げられる。例えば、パッドがビアの直上に設けられるパッドオンビアや、パッドがビアの直上に位置しないパッドオフビアがある。これらは、同一の配線基板内に混在することもある。また、ビアの形態として、ビア内部がメッキによって埋められて、上面が平坦なフィルドビアや、完全には埋められず、中央部にへこみがあるアンフィルドビアがある。
【0017】
パッドに塗布するハンダペーストの量を決定する上で、これらの形態を考慮する必要がある。例えば、アンフィルドビアにおける、パッドオンビアとパッドオフビアの違いである。また、配線基板によっては、パッドの面積(開口寸法)が異なる場合もある。そのため、この発明は、一つの配線基板について異なる形態や寸法のパッドを有する場合には、同一形態、同一寸法の第1、第2パッド同士で比較することを要する。つまり、第1パッドと、自己を裏面側に投影した領域にベタ層が存在せず、第1パッドと形態・寸法が同一の第2パッドとを有することを要する。
【0018】
また、印刷マスクとしては、ハンダペーストを透過させる透孔が設けられていれば良く、例えば、ステンレス板等の金属板に孔を開けたメタルマスクや、スクリーンマスク等が用いられる。
【0019】
さらに、上記の配線基板の製造方法であって、前記平坦化工程は、前記第1パッドに形成された第1平坦化ハンダバンプの頂面の径と、前記第2パッドに形成された第2平坦化ハンダバンプの頂面の径と、がほぼ等しい平坦化ハンダバンプを形成する平坦化工程を備える配線基板の製造方法とすると良い。
【0020】
本発明によれば、平坦化工程において、第1パッドに形成される第1平坦化ハンダバンプの頂面の径と、第2パッドに形成される第2平坦化ハンダバンプの頂面の径とが、ほぼ等しくされる。従って、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、第1パッドと第2パッドとについてほぼ均一とすることができる。
【0021】
さらに他の解決手段は、主面と裏面を有し、上記主面側に突出し、頂面がそれぞれ平坦化された複数の平坦化ハンダバンプを備える配線基板であって、上記主面側に開口する複数のパッドであって、自己を上記裏面側に投影した領域に1又は複数の樹脂絶縁層を介してベタ層が形成されている第1パッドと、自己を上記裏面側に投影した領域にベタ層は存在せず、上記第1パッドと形態および寸法が同一の第2パッドと、を有し、上記第1パッドに形成された第1平坦化ハンダバンプの頂面の径と、上記第2パッドに形成された第2平坦化ハンダバンプの頂面の径と、がほぼ等しい配線基板である。
【0022】
本発明の配線基板は、その主面側に開口する複数のパッドに形成されたハンダバンプの頂面の径が、そのパッドを裏面側に投影した領域にベタ層が形成されているかどうかにかかわらず、ほぼ等しい。従って、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、第1パッドと第2パッドとについてほぼ均一とすることができる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しつつ説明する。まず、本実施形態にかかる配線基板の概要を説明する。
図1に、本実施形態の基板1の主面2側の部分拡大断面図を示す。この基板1は、主面2と図示しない裏面とを有する略矩形の略板形状を成し、その中心には、ガラス繊維布にエポキシ樹脂を含浸させた複合材からなる厚さ約600μmの略板形状のコア基板(樹脂絶縁層)3を備える。そして、その両面には、エポキシ樹脂等からなる厚さ約30μmの樹脂絶縁層5が積層されている。また、樹脂絶縁層5上には、エポキシ樹脂等からなる厚さ約25μmのソルダーレジスト層(樹脂絶縁層)7が積層されている。
【0024】
このうち、コア基板3には、これを貫通する直径約250μmのスルーホール導体用貫通孔10が所定の位置に複数形成され、それらの内周面には、略筒状のスルーホール導体11がそれぞれ形成されている。そして、各スルーホール導体11内には、エポキシ樹脂等からなる略円柱形状の樹脂製穴埋め材12が充填されている。樹脂絶縁層5には、これを貫通するビア用貫通孔13が所定の位置に複数形成され、各ビア用貫通孔13には、略円柱状のビア導体15が形成されている。また、ソルダーレジスト層7には、これを貫通する直径約120μmのパッド用開口17が所定の位置に複数形成されている。
【0025】
さらに、コア基板3と樹脂絶縁層5との層間には、ある程度の面積を持ってその層間に拡がるベタ層21を含む第1導体層18が形成され、コア基板3のスルーホール導体11や樹脂絶縁層5のビア導体15と接続している。また、樹脂絶縁層5とソルダーレジスト層7との層間には、配線やパッド等の所定パターンの第2導体層19が形成され、樹脂絶縁層5のビア導体15と接続している。図1に示すように、ベタ層21の上に形成された樹脂絶縁層5の厚さは、コア基板3に直接接している樹脂絶縁層5と同程度であり、従って、樹脂絶縁層5の上面までの高さは、ベタ層21を主面側に投影した領域内においては、それ以外の領域と比較して高くなっている。
【0026】
樹脂絶縁層5とソルダーレジスト層7との層間に形成された一部のパッド22は、この基板1にICチップなどの電子部品を搭載するため、ソルダーレジスト層7のパッド用開口17内に露出している。なお、このパッド22の表面には、酸化防止のため、Niメッ
キ層が形成され、さらにその表面にはAuメッキ層が形成されている(図示しない)。ここで、ベタ層21を主面側に投影した領域内では樹脂絶縁層5の上面が高くなっているので、その領域内に形成された第1パッド22Bは、それ以外の領域に形成された第2パッド22Cと比較して、コア基板3から高い位置にある。
【0027】
複数のパッド22には、基板1の主面2より突出して第1パッド22B上に第1平坦化ハンダバンプ25Bが、第2パッド22C上に第2平坦化ハンダバンプ25Cがそれぞれ形成されている。各平坦化ハンダバンプ25B,25Cは、40Pb−60Snハンダからなり、その底面は各パッド22B,22Cの全体を覆っている。第1平坦化ハンダバンプ25Bは、第2平坦化ハンダバンプ25Cと比較して、その高さや体積が小さく、主面2からの突出高さは、第1平坦化ハンダバンプ25Bの方が、第2平坦化ハンダバンプ25Cよりも低い。しかし、第1パッド22Bと第2パッド22Cとはコア基板3からの高さが違うので、第1平坦化ハンダバンプ25Bの頂面26Bと第2平坦化ハンダバンプ25Cの頂面26Cとは、ほぼ同一平面に含まれる。さらに、それらの頂面26B,26Cは、平坦な面状にされており、その径はいずれも約105μmである。
【0028】
この基板1は、次のようにして製造する。
まず、図2を参照にして説明する。公知の手法により、コア基板3にスルーホール導体11を形成するとともに、コア基板3上にベタ層21を含む所定パターンの第1導体層18を形成し、スルーホール導体11の内側には樹脂製穴埋め材12を充填する。次に、コア基板3及び第1導体層18の上に、樹脂絶縁層5と厚さ約5μmのCu箔とを積層し、加熱しながらプレスして、表面にCu箔が張られた樹脂絶縁層5を形成する。さらに、所定の位置をレーザ等で穿孔し、Cu箔及び樹脂絶縁層5を貫通するビア用貫通孔13を複数形成する。
【0029】
次に、公知の手法により、ビア用貫通孔13に略円柱状のビア導体15を形成するとともに、樹脂絶縁層5上に所定パターンの第2導体層19を形成する。次に、樹脂絶縁層5及び第2導体層19の上に、パッド用開口17を有するソルダーレジスト層7を形成する。その後、ソルダーレジスト層7から露出するパッド22に、酸化防止のため、Niメッキ層を形成し、さらにその上にAuメッキ層を形成する(図示しない)。
【0030】
次に、ハンダペースト印刷工程において、各パッド22にそれぞれ40Pb−60Snハンダからなるハンダペースト31を塗布する(図2参照)。具体的には、基板1上に印刷マスク32を配置し、印刷マスク32の上からスキージ(図示しない)でハンダペースト31を塗布する。これによって、印刷マスク32に設けられた透孔33を透過したハンダペースト31がパッド22に付着する。また、印刷マスク32は、ステンレス板によって基板1と同様の略矩形に形成され、各パッド22に対応した位置に、透孔33が形成されている。
【0031】
ここで、ベタ層21を主面側に投影した領域に形成された第1パッド22Bに対応する第1透孔33Bの径D1は、それ以外の領域に形成された第2パッド22Cに対応した第2透孔33Cの径D2より小さくされている。ここでは、第1透孔33Bの径D1=約130μm、第2透孔33Cの径D2=約150μmとした。そのため、第1パッド22Bに塗布されるハンダペースト31の量は、第2パッド22Cに塗布されるハンダペースト31の量より少なくなる。
【0032】
次に、リフロー工程において、ハンダペースト31を溶解して略半球状のハンダバンプ35を形成する(図3参照)。ハンダペースト31を溶解すると、その表面張力によって、略半球状のハンダバンプ35となる。ここで、第1パッド22Bに塗布されたハンダペースト31の量は、第2パッド22Cより少ないので、図3に示すように、第1パッド2
2Bに形成される第1ハンダバンプ35Bの体積や第1パッド22Bからの高さは、第2パッド22Cに形成される第2ハンダバンプ35Cの体積や第2パッド22Cからの高さより小さくなる。
【0033】
次に、平坦化工程において、ハンダバンプ35の頂部を平坦な押圧面37を持つ押圧具39によって押圧して平坦化ハンダバンプ25を形成する(図4参照)。例えば、エアプレスを利用して、平坦な押圧面37を基板1に押しつける平坦化装置(図示しない)によって、約75〜100kgのプレス圧力でハンダバンプ35を押しつぶす。このとき、加熱した押圧面37を利用して、押圧と同時にハンダバンプ35を加熱して変形容易にしても良い。
【0034】
図4に示すように、ベタ層21が下方に形成されているため、押圧された状態での押圧面37と第1パッド22Bとの距離T1は、押圧面37と第2パッド22Cとの距離T2よりも小さい。しかし、第1パッド22Bに形成された第1ハンダバンプ35Bは、第2パッド22Cに形成された第2ハンダバンプ35Cより体積が小さく、第1ハンダバンプ35Bの第1パッド22Bからの高さは、第2ハンダバンプ35Cの第2パッド22Cからの高さより低い。従って、第1ハンダバンプ35Bと第2ハンダバンプ35Cとの、押圧面37によって押しつぶされるハンダの量の差は小さくなる。そのため、第1ハンダバンプ35Bから形成される第1平坦化ハンダバンプ25Bの頂面26Bの径L1と、第2ハンダバンプ35Cから形成される第2平坦化ハンダバンプ25Cの頂面26Cの径L2との差は、小さくなる。
【0035】
なお、印刷マスク32に形成された第1透孔33Bと第2透孔33Cとの径を適宜に調節することによって、第1平坦化ハンダバンプ25Bの頂面26Bの径L1と、第2平坦化ハンダバンプ25Cの頂面26Cの径L2とを、ほぼ同じ大きさにすることもできる。
このようにして、基板1が完成する。
【0036】
この基板1に形成された平坦化ハンダバンプ25の頂面26の径は、平均105.4μm、最大133.9μm、最小74.4μm、レンジ59.5μm、標準偏差8.1であった。従来の基板101では、平均118.9μm、最大182.9μm、最小62.9μm、レンジ120.0μm、標準偏差10.4であったので、レンジ、標準偏差とも大きく改善されていることがわかる。
【0037】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態では、ビア用貫通孔13にフィルドビア形態のビア導体15を形成したが、中央部にへこみのある略椀状(アンフィルドビア形態)のビア導体を形成することもできる。但し、この場合は、第1パッド22Bと第2パッド22Cとの比較は、ベタ層以外の条件(パッドオンビアかパッドオフビアかの形態の違い)が同一なパッド同士について適用することができる。
【0038】
また、上記実施形態では、第1パッド22Bと第2パッド22Cとの区分に際して、そのパッド22を裏面側に投影した領域にベタ層21が設けられているかどうかだけに着目した。しかし、これ以外に、例えば、そのパッド22を裏面側に投影した領域に、ベタ層21の端部やベタ層21以外の配線等が形成されているパッド22等も考慮に入れることができる。この場合は、それぞれのパッド22の条件によって、印刷マスク32の透孔33の径を変更して形成すればよい。このようにすることにより、各平坦化ハンダバンプ25の頂面26の径を、さらに均一にすることができる。
【0039】
また、上記実施形態では、基板1には、1層の樹脂絶縁層5が形成されているが、コア基板3とソルダーレジスト層7との間に複数の樹脂絶縁層5を積層して形成してもよい。その場合は、ベタ層21が、コア基板3と樹脂絶縁層5との層間でなく、複数の樹脂絶縁層5の層間に形成されている場合にも、本発明を適用することができる。
【図面の簡単な説明】
【図1】実施形態に係る基板の部分拡大断面図である。
【図2】パッドにハンダペーストを塗布した様子を示す説明図である。
【図3】パッド上にハンダバンプを形成した様子を示す説明図である。
【図4】ハンダバンプを押圧して平坦化ハンダバンプを形成した様子を示す説明図である。
【図5】従来の基板の部分拡大断面図である。
【図6】従来の基板の部分拡大断面図である。
【符号の説明】
1 基板
2 主面
3 コア基板(樹脂絶縁層)
5 樹脂絶縁層
7 ソルダーレジスト層(樹脂絶縁層)
21 ベタ層
22 パッド
22B 第1パッド
22C 第2パッド
25 平坦化ハンダバンプ
25B 第1平坦化ハンダバンプ
25C 第2平坦化ハンダバンプ
26 頂面
31 ハンダペースト
32 印刷マスク
33B 第1透孔
33C 第2透孔
35 ハンダバンプ
37 押圧面
Claims (3)
- 主面と裏面を有し、上記主面側に突出し、頂面がそれぞれ平坦化された複数の平坦化ハンダバンプを備える配線基板の製造方法であって、
上記主面側に開口する複数のパッドにそれぞれハンダペーストを塗布するハンダペースト印刷工程であって、
上記複数のパッドは、自己を上記裏面側に投影した領域に1又は複数の樹脂絶縁層を介してベタ層が形成されている第1パッドと、自己を上記裏面側に投影した領域にベタ層は存在せず、上記第1パッドと形態および寸法が同一の第2パッドと、を有し、
上記第1パッドに対応する第1透孔の径が、上記第2パッドに対応する第2透孔の径よりも小さい印刷マスクを使用して、上記第1パッドには、上記第2パッドよりも少量の上記ハンダペーストを塗布するハンダペースト印刷工程と、
塗布された上記ハンダペーストを溶解して略半球状のハンダバンプを形成するリフロー工程と、
上記略半球状のハンダバンプの頂部を平坦な押圧面で押圧して上記平坦化ハンダバンプを形成する平坦化工程と、
を備える配線基板の製造方法。 - 請求項1に記載の配線基板の製造方法であって、
前記平坦化工程は、前記第1パッドに形成された第1平坦化ハンダバンプの頂面の径と、前記第2パッドに形成された第2平坦化ハンダバンプの頂面の径と、がほぼ等しい平坦化ハンダバンプを形成する平坦化工程
を備える配線基板の製造方法。 - 主面と裏面を有し、上記主面側に突出し、頂面がそれぞれ平坦化された複数の平坦化ハンダバンプを備える配線基板であって、
上記主面側に開口する複数のパッドであって、自己を上記裏面側に投影した領域に1又は複数の樹脂絶縁層を介してベタ層が形成されている第1パッドと、自己を上記裏面側に
投影した領域にベタ層は存在せず、上記第1パッドと形態および寸法が同一の第2パッドと、を有し、
上記第1パッドに形成された第1平坦化ハンダバンプの頂面の径と、上記第2パッドに形成された第2平坦化ハンダバンプの頂面の径と、がほぼ等しい
配線基板。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001194772A JP3595283B2 (ja) | 2001-06-27 | 2001-06-27 | 配線基板及びその製造方法 |
TW091111038A TW543349B (en) | 2001-06-27 | 2002-05-24 | Wiring substrate and manufacturing method thereof |
CNB021225923A CN1265690C (zh) | 2001-06-27 | 2002-06-14 | 印刷电路板及其制造方法 |
US10/180,965 US6719185B2 (en) | 2001-06-27 | 2002-06-27 | Substrate with top-flattened solder bumps and method for manufacturing the same |
US10/755,379 US6803658B2 (en) | 2001-06-27 | 2004-01-13 | Substrate with top-flattened solder bumps and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001194772A JP3595283B2 (ja) | 2001-06-27 | 2001-06-27 | 配線基板及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003359558A Division JP2004031996A (ja) | 2003-10-20 | 2003-10-20 | 配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003008192A JP2003008192A (ja) | 2003-01-10 |
JP3595283B2 true JP3595283B2 (ja) | 2004-12-02 |
Family
ID=19032852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001194772A Expired - Fee Related JP3595283B2 (ja) | 2001-06-27 | 2001-06-27 | 配線基板及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6719185B2 (ja) |
JP (1) | JP3595283B2 (ja) |
CN (1) | CN1265690C (ja) |
TW (1) | TW543349B (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3595283B2 (ja) * | 2001-06-27 | 2004-12-02 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
US6989493B2 (en) * | 2004-03-03 | 2006-01-24 | Seagate Technology Llc | Electrical feedthrough assembly for a sealed housing |
JP2005347353A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
CN100455161C (zh) * | 2004-12-07 | 2009-01-21 | 鸿富锦精密工业(深圳)有限公司 | 一种印刷电路板设计方法及印刷电路板 |
US7082844B1 (en) * | 2005-02-16 | 2006-08-01 | Cts Corporation | Strain sensor having improved accuracy |
WO2006126621A1 (ja) * | 2005-05-23 | 2006-11-30 | Ibiden Co., Ltd. | プリント配線板 |
JP5021472B2 (ja) * | 2005-06-30 | 2012-09-05 | イビデン株式会社 | プリント配線板の製造方法 |
CN101171895B (zh) * | 2005-06-30 | 2010-06-23 | 揖斐电株式会社 | 印刷线路板 |
WO2007023747A1 (ja) * | 2005-08-23 | 2007-03-01 | Rohm Co., Ltd. | 半導体チップおよびその製造方法ならびに半導体装置 |
KR100973949B1 (ko) * | 2005-12-20 | 2010-08-05 | 이비덴 가부시키가이샤 | 프린트 배선판의 제조 방법 |
JP4251458B2 (ja) * | 2005-12-21 | 2009-04-08 | Tdk株式会社 | チップ部品の実装方法及び回路基板 |
TWI407870B (zh) * | 2006-04-25 | 2013-09-01 | Ngk Spark Plug Co | 配線基板之製造方法 |
JP4881664B2 (ja) * | 2006-06-26 | 2012-02-22 | 株式会社フジクラ | 配線板及び配線板の製造方法 |
US7441467B2 (en) * | 2006-07-12 | 2008-10-28 | Cts Corporation | Compression strain sensor |
JP4793187B2 (ja) * | 2006-09-11 | 2011-10-12 | パナソニック株式会社 | 電子部品実装システムおよび電子部品実装方法 |
US7855452B2 (en) * | 2007-01-31 | 2010-12-21 | Sanyo Electric Co., Ltd. | Semiconductor module, method of manufacturing semiconductor module, and mobile device |
US8829663B2 (en) * | 2007-07-02 | 2014-09-09 | Infineon Technologies Ag | Stackable semiconductor package with encapsulant and electrically conductive feed-through |
US7872483B2 (en) * | 2007-12-12 | 2011-01-18 | Samsung Electronics Co., Ltd. | Circuit board having bypass pad |
JP5154271B2 (ja) * | 2008-03-17 | 2013-02-27 | 日本特殊陶業株式会社 | はんだバンプを有する配線基板及びその製造方法 |
TWI392068B (zh) * | 2008-11-11 | 2013-04-01 | Unimicron Technology Corp | 封裝基板及其製法 |
JP2011243683A (ja) * | 2010-05-17 | 2011-12-01 | Fujitsu Ltd | 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置 |
US9564391B2 (en) * | 2011-01-06 | 2017-02-07 | Broadcom Corporation | Thermal enhanced package using embedded substrate |
WO2014024338A1 (ja) * | 2012-08-10 | 2014-02-13 | パナソニック株式会社 | 部品実装基板の製造方法及び製造システム |
JP6143104B2 (ja) * | 2012-12-05 | 2017-06-07 | 株式会社村田製作所 | バンプ付き電子部品及びバンプ付き電子部品の製造方法 |
US20140174811A1 (en) * | 2012-12-21 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
JP6778585B2 (ja) * | 2016-11-02 | 2020-11-04 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
US20180226372A1 (en) * | 2017-02-08 | 2018-08-09 | Nanya Technology Corporation | Package structure and manufacturing method thereof |
US20190164875A1 (en) * | 2017-11-27 | 2019-05-30 | Asm Technology Singapore Pte Ltd | Premolded substrate for mounting a semiconductor die and a method of fabrication thereof |
CN110278659B (zh) * | 2018-03-16 | 2021-09-28 | 宏启胜精密电子(秦皇岛)有限公司 | 复合电路板及其制造方法 |
US11887958B2 (en) | 2020-08-20 | 2024-01-30 | Stmicroelectronics Ltd | Coplanar bump contacts of differing sizes |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03194994A (ja) | 1989-12-22 | 1991-08-26 | Nec Corp | 表面装着用icパッケージの半田接続方法 |
JP3310499B2 (ja) * | 1995-08-01 | 2002-08-05 | 富士通株式会社 | 半導体装置 |
US5984164A (en) * | 1997-10-31 | 1999-11-16 | Micron Technology, Inc. | Method of using an electrically conductive elevation shaping tool |
JPH11145176A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | ハンダバンプの形成方法及び予備ハンダの形成方法 |
CN1318274A (zh) * | 1998-09-17 | 2001-10-17 | 伊比登株式会社 | 多层叠合电路板 |
US6220499B1 (en) * | 1998-09-29 | 2001-04-24 | International Business Machines Corporation | Method for assembling a chip carrier to a semiconductor device |
JP2000307225A (ja) | 1999-04-21 | 2000-11-02 | Ibiden Co Ltd | 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法 |
JP3303849B2 (ja) * | 1999-06-10 | 2002-07-22 | 日本電気株式会社 | バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置 |
US6492738B2 (en) * | 1999-09-02 | 2002-12-10 | Micron Technology, Inc. | Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer |
JP3670917B2 (ja) * | 1999-12-16 | 2005-07-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
TW434856B (en) * | 2000-05-15 | 2001-05-16 | Siliconware Precision Industries Co Ltd | Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package |
US6461881B1 (en) * | 2000-06-08 | 2002-10-08 | Micron Technology, Inc. | Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures |
TW459362B (en) * | 2000-08-01 | 2001-10-11 | Siliconware Precision Industries Co Ltd | Bump structure to improve the smoothness |
JP2002223065A (ja) * | 2001-01-24 | 2002-08-09 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP4659262B2 (ja) * | 2001-05-01 | 2011-03-30 | 富士通セミコンダクター株式会社 | 電子部品の実装方法及びペースト材料 |
JP3595283B2 (ja) * | 2001-06-27 | 2004-12-02 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
-
2001
- 2001-06-27 JP JP2001194772A patent/JP3595283B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-24 TW TW091111038A patent/TW543349B/zh not_active IP Right Cessation
- 2002-06-14 CN CNB021225923A patent/CN1265690C/zh not_active Expired - Fee Related
- 2002-06-27 US US10/180,965 patent/US6719185B2/en not_active Expired - Lifetime
-
2004
- 2004-01-13 US US10/755,379 patent/US6803658B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1265690C (zh) | 2006-07-19 |
US6803658B2 (en) | 2004-10-12 |
US6719185B2 (en) | 2004-04-13 |
TW543349B (en) | 2003-07-21 |
US20030003706A1 (en) | 2003-01-02 |
CN1494368A (zh) | 2004-05-05 |
JP2003008192A (ja) | 2003-01-10 |
US20040140561A1 (en) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3595283B2 (ja) | 配線基板及びその製造方法 | |
US5438478A (en) | Electronic component carriers and method of producing the same as well as electronic devices | |
KR100495957B1 (ko) | 배선회로기판 및 그 제조방법 | |
US20090246909A1 (en) | Semiconductor device and method of manufacturing the same | |
US20120080221A1 (en) | Printed wiring board with built-in component and its manufacturing method | |
JP2005039094A (ja) | 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法 | |
JPH06120670A (ja) | 多層配線基板 | |
KR101009110B1 (ko) | 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 | |
JP4228457B2 (ja) | 電子モジュール及び電子機器 | |
JP5157455B2 (ja) | 半導体装置 | |
JP2004193297A (ja) | ウェハレベルパッケージおよびその製造方法 | |
JPH0258793B2 (ja) | ||
JP2003142811A (ja) | 配線基板及び配線基板の製造方法 | |
JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
KR20120046602A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP3802824B2 (ja) | 配線基板の製造方法 | |
KR100726242B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
JP2004031996A (ja) | 配線基板及びその製造方法 | |
JP4161463B2 (ja) | チップキャリアの製造方法 | |
JPH10313170A (ja) | 配線基板 | |
JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
JP3785442B2 (ja) | 半導体装置の製造方法 | |
JP3898628B2 (ja) | 配線基板及び、その製造方法 | |
JP2000200855A (ja) | Pga型配線基板及びその製造方法並びに半導体装置 | |
JP3966786B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |