KR100973949B1 - 프린트 배선판의 제조 방법 - Google Patents

프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR100973949B1
KR100973949B1 KR1020087000201A KR20087000201A KR100973949B1 KR 100973949 B1 KR100973949 B1 KR 100973949B1 KR 1020087000201 A KR1020087000201 A KR 1020087000201A KR 20087000201 A KR20087000201 A KR 20087000201A KR 100973949 B1 KR100973949 B1 KR 100973949B1
Authority
KR
South Korea
Prior art keywords
diameter
small
opening
mask
metal sphere
Prior art date
Application number
KR1020087000201A
Other languages
English (en)
Other versions
KR20080014146A (ko
Inventor
가츠히코 단노
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20080014146A publication Critical patent/KR20080014146A/ko
Application granted granted Critical
Publication of KR100973949B1 publication Critical patent/KR100973949B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

과제
구 직경이 상이한 범프를 동일한 높이로 형성할 수 있는 프린트 배선판의 제조 방법을 제공한다.
해결 수단
솔더 레지스트층 (70) 의 소경 개구 (71S) 에 탑재된 소경의 땜납 볼 (77M) 로부터 소경 범프 (78S) 를, 대경 개구 (71P) 에 탑재된 대경 땜납 볼 (77L) 로부터 대경 범프 (78P) 를 형성하므로, 구 직경이 상이한 소경 범프 (78S) 와 대경 범프 (78P) 를 동일한 높이 (H1, H2) 에서 형성할 수 있다. 이 때문에, 소경 범프 (78S) 와 대경 범프 (78P) 를 통하여 IC 칩 (90) 을 탑재시켰을 때에, IC 칩 (90) 과 다층 프린트 배선판 (10) 의 접속 신뢰성을 확보할 수 있게 된다.
Figure R1020087000201
프린트 배선판, 솔더 레지스트층

Description

프린트 배선판의 제조 방법{METHOD FOR MANUFACTURING PRINTED WIRING BOARD}
본 발명은, 프린트 배선판의 제조 방법에 관한 것으로, 특히 IC 칩 실장용 패키지 기판에 바람직하게 사용할 수 있는 프린트 배선판의 제조 방법에 관한 것이다.
패키지 기판과 IC 칩의 전기 접속을 위해서 땜납 범프가 사용되고 있다. 땜납 범프는, 이하의 공정에 의해 형성되고 있다.
(1) 패키지 기판에 형성된 접속 패드에 플럭스를 인쇄하는 공정.
(2) 플럭스가 인쇄된 접속 패드에, 땜납 볼을 탑재하는 공정.
(3) 리플로우를 실시하여 땜납 볼로부터 땜납 범프를 형성하는 공정.
패키지 기판에 땜납 범프를 형성한 후, 땜납 범프 상에 IC 칩을 탑재하고, 리플로우에 의해 땜납 범프와 IC 칩의 패드 (단자) 를 접속시킴으로써, 패키지 기판에 IC 칩을 실장하고 있다. 상기 서술한 땜납 볼을 접속 패드에 탑재하는 공정에서는, 예를 들어, 특허 문헌 1 에 나타내고 있는 볼 정렬용 마스크와 스퀴지를 병용하는 인쇄 기술이 사용되고 있다.
특허 문헌 1 : 일본 공개특허공보 2001-267731호
발명의 개시
발명이 해결하고자 하는 과제
그러나, 소경 땜납 볼은 모래 입자보다 작아지고, 특허 문헌 1 에서의 볼 정렬용 마스크와 스퀴지를 병용하는 방법에서는, 스퀴지로 땜납 볼이 변형되고, 땜납 범프의 높이에 격차가 발생하여 품질이 저하된다. 즉, 땜납 볼이 소경화되면, 표면적에 대한 중량비가 작아져, 분자간 힘에 의한 땜납 볼의 흡착 현상이 발생한다. 종래 기술에서는, 응집되기 쉬운 땜납 볼을 스퀴지를 접촉시킨 후 보내기 때문에, 땜납 볼을 손상시켜 일부에 결여가 발생한다. 땜납 볼의 일부가 결여되면, 각 접속 패드 상에서 땜납 범프의 체적이 상이해지므로, 상기 서술한 바와 같이 땜납 범프의 높이에 격차가 발생한다.
본 발명의 목적 중 하나는, 솔더 레지스트의 개구 직경이 상이한 접속 패드 (솔더 레지스트층에서 노출되어 있는 크기가 상이한 도체 회로) 에 범프를 대략 동일한 높이로 형성할 수 있는 프린트 배선판의 제조 방법을 제공하는 데에 있다.
과제를 해결하기 위한 수단
상기 목적을 달성하기 위해, 청구항 1 의 범프를 갖는 프린트 배선판의 제조 방법은, 적어도 이하의 (a) ∼ (d) 공정을 구비하는 것을 기술적 특징으로 한다 :
(a) 접속 패드를 노출시키는 소경 개구와 대경 개구를 갖는 솔더 레지스트층을 형성하는 공정 ;
(b) 상기 솔더 레지스트층의 소경 개구에 대응하는 소경 개구부를 구비하는 소경용 마스크를 사용하여, 그 소경 개구에 소경의 저융점 금속구를 탑재하는 공정 ;
(c) 상기 솔더 레지스트층의 대경 개구에 대응하는 대경 개구부를 구비하는 대경용 마스크를 사용하여, 그 대경 개구에 대경의 저융점 금속구를 탑재하는 공정 ;
(d) 리플로우를 실시하여 상기 소경의 저융점 금속구로부터 소경 범프를, 상기 대경의 저융점 금속구로부터 대경 범프를 형성하는 공정.
또, 청구항 3 의 범프를 갖는 프린트 배선판의 제조 방법은, 적어도 이하의 (a) ∼ (e) 공정을 구비하는 것을 기술적 특징으로 한다 :
(a) 접속 패드를 노출시키는 소경 개구와 대경 개구를 갖는 솔더 레지스트층을 형성하는 공정 ;
(b) 상기 솔더 레지스트층의 소경 개구에 대응하는 소경 개구부를 구비하는 소경용 마스크를 사용하여, 그 소경 개구에 소경의 저융점 금속구를 탑재하는 공정 ;
(c) 리플로우를 실시하여 상기 소경의 저융점 금속구로부터 소경 범프를 형성하는 공정 ;
(d) 상기 솔더 레지스트층의 대경 개구에 대응하는 대경 개구부를 구비하는 대경용 마스크를 사용하여, 그 대경 개구에 대경의 저융점 금속구를 탑재하는 공정 ;
(e) 리플로우를 실시하여 상기 대경의 저융점 금속구로부터 대경 범프를 형성하는 공정.
청구항 1 에서는, 소경용 마스크를 사용하여 솔더 레지스트층의 소경 개구에 소경의 저융점 금속구를 탑재한다. 그리고, 대경용 마스크를 사용하여 솔더 레지스트층의 대경 개구에 대경의 저융점 금속구를 탑재한다. 그 후, 리플로우를 실시하고, 솔더 레지스트층의 소경 개구에 탑재된 소경의 저융점 금속구로부터 소경 범프를, 솔더 레지스트층의 대경 개구에 탑재된 대경의 저융점 금속구로부터 대경 범프를 형성하므로, 구 직경이 상이한 소경 범프와 대경 범프를 대략 동일한 높이로 형성할 수 있다. 이 때문에, 소경 범프와 대경 범프를 개재하여 프린트 배선판의 접속 패드와 IC 칩을 접속할 때에, IC 칩과 프린트 배선판의 접속 신뢰성을 확보할 수 있게 된다. 또, 소경의 저융점 금속구과 대경의 저융점 금속구를 동시에 리플로우함으로써 리플로우의 횟수를 줄여, 열 이력에 의한 프린트 배선판의 신뢰성 저하를 저감시킬 수 있다.
청구항 2 에서는, 대경용 마스크는, 솔더 레지스트층의 소경 개구에 대응하는 소경 개구부를 구비한다. 이 때문에, 대경용 마스크를 위치 맞춤시킬 때에, 이미 솔더 레지스트층의 소경 개구에 탑재된 소경의 저융점 금속구과 대경용 마스크의 간섭을, 그 소경 개구부에서 회피할 수 있다. 이로써, 당해 대경용 마스크를 솔더 레지스트층에 근접시켜서 위치 결정할 수 있고, 적정하게 대경의 저융점 금속구를 대경 개구에 탑재시킬 수 있게 되어, 소경, 대경 범프의 위치 어긋남, 결락을 방지할 수 있다.
청구항 3 에서는, 소경용 마스크를 사용하여 솔더 레지스트층의 소경 개구에 소경의 저융점 금속구를 탑재한다. 그리고, 리플로우를 실시하여 소경의 저융점 금속구로부터 소경 범프를 형성한 후, 대경용 마스크를 사용하여 솔더 레지스트층의 대경 개구에 대경의 저융점 금속구를 탑재한다. 그리고, 리플로우를 실시하여 대경의 저융점 금속구로부터 대경 범프를 형성한다. 여기서, 솔더 레지스트층의 소경 개구에 탑재된 소경의 저융점 금속구로부터 소경 범프를, 솔더 레지스트층의 대경 개구에 탑재된 대경의 저융점 금속구로부터 대경 범프를 형성하므로, 구 직경이 상이한 소경 범프와 대경 범프를 대략 동일한 높이로 형성할 수 있다. 이 때문에, 소경 범프와 대경 범프를 개재하여 프린트 배선판의 접속 패드와 IC 칩의 전극을 접속할 때에, IC 칩과 프린트 배선판의 접속 신뢰성을 확보할 수 있게 된다. 또, 리플로우을 실시하여 소경의 저융점 금속구를 일단 용융시킨 후, 대경용 마스크를 사용한다. 일단 용융된 저융점 금속은, 대경 마스크가 닿아도 위치가 어긋나지 않기 때문에, 대경 마스크를 솔더 레지스트층에 근접시켜서 위치 결정할 수 있고, 적정하게 대경의 저융점 금속구를 대경 개구에 탑재시킬 수 있게 되어, 소경, 대경 범프의 위치 어긋남, 결락을 방지할 수 있다.
청구항 4 에서는, 소경용 마스크의 상방에 통 부재를 위치시켜, 그 통 부재의 개구부로부터 공기를 흡인함으로써 소경의 저융점 금속구를 집합시키고, 통 부재를 수평 방향으로 이동시킴으로써 집합시킨 소경의 저융점 금속구를 이동시키고, 소경용 마스크의 소경 개구부를 통하여, 소경의 저융점 금속구를 솔더 레지스트층의 소경 개구로 낙하시킨다. 이 때문에, 미세한 소경의 저융점 금속구를 확실하게 솔더 레지스트층의 모든 소경 개구에 탑재시킬 수 있다. 또, 소경의 저융점 금속구를 비접촉으로 이동시키기 때문에, 스퀴지를 사용하는 경우와는 달리, 소경의 저융점 금속구를 손상시키는 일 없이 소경 개구에 탑재할 수 있어, 범프의 높이를 균일하게 할 수 있다. 또한, 빌드업 다층 배선판과 같이, 표면에 기복이 많은 프린트 배선판에서도 소경의 저융점 금속구를 소경 개구에 적절히 탑재시킬 수 있다.
청구항 5, 6 에서는, 대경용 마스크의 상방에 통 부재를 위치시켜, 그 통 부재의 개구부로부터 공기를 흡인함으로써 대경의 저융점 금속구를 집합시키고, 통 부재를 수평 방향으로 이동시킴으로써 집합시킨 대경의 저융점 금속구를 이동시키고, 대경용 마스크의 대경 개구부를 통하여, 대경의 저융점 금속구를 솔더 레지스트층의 대경 개구로 낙하시킨다. 이 때문에, 미세한 대경의 저융점 금속구를 확실하게 솔더 레지스트층의 모든 대경 개구에 탑재시킬 수 있다. 또, 대경의 저융점 금속구를 비접촉으로 이동시키기 때문에, 스퀴지를 사용하는 경우와는 달리, 대경의 저융점 금속구를 손상시키는 일 없이 대경 개구에 탑재시킬 수 있어, 범프의 높이를 균일하게 할 수 있다. 또한, 빌드업 다층 배선판과 같이, 표면에 기복이 많은 프린트 배선판에서도 대경의 저융점 금속구를 대경 개구에 적절히 탑재시킬 수 있다.
발명을 실시하기 위한 최선의 형태
[제 1 실시예]
[땜납 볼 탑재 장치]
다층 프린트 배선판의 접속 패드 상에 미소 (직경 200㎛Ф 미만) 땜납 볼 (77M) 을 탑재하는 땜납 볼 탑재 장치에 대해서, 도 13 을 참조하여 설명한다.
도 13 의 (A) 는, 본 발명의 일 실시예에 관련되는 땜납 볼 탑재 장치의 구성을 나타내는 구성도이고, 도 13 의 (B) 는, 도 13 의 (A) 의 땜납 볼 탑재 장치를 화살표 B 측에서 본 도면이다.
땜납 볼 탑재 장치 (100) 는, 다층 프린트 배선판 (10) 을 위치 결정 유지하는 XYθ 흡인 테이블 (114) 과, 그 XYθ 흡인 테이블 (114) 을 승강시키는 상하 이동축 (112) 과, 다층 프린트 배선판의 접속 패드에 대응하는 개구를 구비하는 볼 정렬용 마스크 (16) 와, 볼 정렬용 마스크 (16) 상을 이동하는 땜납 볼을 유도하는 탑재통 (통 부재 ; 124) 과, 탑재통 (124) 에 부압 (負壓) 을 부여하는 흡인 박스 (126) 와, 잉여의 땜납 볼을 회수하기 위한 흡착 볼 제거통 (161) 과, 그 흡착 볼 제거통 (161) 에 부압을 부여하는 흡인 박스 (166) 와, 회수한 땜납 볼을 유지하는 흡착 볼 제거 흡인 장치 (168) 와, 볼 정렬용 마스크 (16) 를 클램프하는 마스크 클램프 (144) 와, 탑재통 (124) 및 흡착 볼 제거통 (161) 을 X 방향으로 보내는 X 방향 이동축 (140) 과, X 방향 이동축 (140) 을 지지하는 이동축 지지 가이드 (142) 와, 다층 프린트 배선판 (10) 을 촬상하기 위한 얼라인먼트 카메라 (146) 와, 탑재통 (124) 하에 있는 땜납 볼의 잔량을 검출하는 잔량 검출 센서 (118) 와, 잔량 검출 센서 (118) 에 의해 검출된 잔량에 기초하여 땜납 볼을 탑재통 (124) 측에 공급하는 땜납 볼 공급 장치 (122) 를 구비한다.
다음으로, 본 발명의 제 1 실시예에 관련되는 다층 프린트 배선판 (10) 의 구성에 대해서, 도 1 ∼ 도 11 을 참조하여 설명한다. 도 10 은, 그 다층 프린트 배선판 (10) 의 단면도를, 도 11 은, 도 10 에 나타내는 다층 프린트 배선판 (10) 에 IC 칩 (90) 을 장착하고, 도터보드 (94) 에 탑재된 상태를 나타내고 있다. 도 10 에 나타내는 바와 같이, 다층 프린트 배선판 (10) 에서는, 코어 기판 (30) 의 표면에 도체 회로 (34) 가 형성되어 있다. 코어 기판 (30) 의 표면과 이면은 스루홀 (36) 을 통하여 접속되어 있다. 코어 기판 (30) 상에, 비어홀 (60) 및 도체 회로 (58) 가 형성된 층간 수지 절연층 (50) 과, 비어홀 (160) 및 도체 회로 (158) 가 형성된 층간 수지 절연층 (150) 이 배치 형성되어 있다. 그 비어홀 (160) 및 도체 회로 (158) 의 상층에는 솔더 레지스트층 (70) 이 형성되어 있다. 솔더 레지스트층 (70) 에는, 대경 (D1 = 105㎛Ф) 의 개구 (71P) 와, 소경 (D2 = 80㎛Ф) 의 개구 (71S) 가 형성되고, 대경 개구 (71P) 에는, 전원용, 어스용의 대경 땜납 범프 (78P) 가 배치되고, 소경 개구 (71S) 에는, 신호용의 소경 땜납 범프 (78S) 가 형성되어 있다. 대경 땜납 범프 (78P) 의 높이 (H1) 는 30㎛ 정도로, 소경 땜납 범프 (78S) 의 높이 (H2) 는 동일하게 30㎛ 정도로 설정되어 있다. 전원용, 어스용의 대경 땜납 범프 (78P) 는, 배선 거리가 짧아지도록 다층 프린트 배선판의 중앙 가까이에 많이 배치되고, 신호용의 소경 땜납 범프 (78S) 는, 상대적으로 바깥쪽 가까이에 배치된다. 다층 프린트 배선판의 하면측에는, 그 솔더 레지스트층 (70) 의 개구 (71) 를 개재하여 땜납 범프 (78D) 가 형성되어 있다. 또한, 도 10 에서는, 솔더 레지스트의 개구는 도체 회로 (158) 의 일부를 노출하도록 형성되어 있지만, 비어홀 (160) 만, 또는 비어홀 (160) 과 도체 회 로 (158) 의 일부를 포함하도록 개구를 형성해도 된다.
IC 의 고집적화에 수반하여, 패키지 기판의 신호선용의 땜납 범프는 더욱 소경화, 협피치화가 요구되고 있다. 반대로, IC 칩의 순간적인 소비 전력의 증대에 대응할 수 있도록, 패키지 기판의 전원선, 어스선용의 땜납 범프는, 극단적인 소경화가 요망되지 않는다. 즉, 땜납 합금으로 이루어지는 땜납 범프를 소경화하면 저항값이 높아져, 순간적으로 소비 전력이 증대했을 때 전압 강하가 발생하여, IC 칩에서의 오동작 원인이 된다. 이 상반되는 요구에 대한 대응법으로서, 신호선용의 땜납 범프는 소경화되고, 전원·어스용의 땜납 범프는 소경화되지 않는 2 종류 직경의 땜납 범프를 사용하는 것이 바람직하다.
도 11 중에 나타내는 바와 같이, 다층 프린트 배선판 (10) 의 상면측의 전원용, 어스용 대경 땜납 범프 (78P) 는, IC 칩 (90) 의 전원용, 어스용 전극 (92P) 에 접속되고, 신호용 소경 땜납 범프 (78S) 는, 신호용 전극 (92S) 에 접속된다. 한편, 하면측의 땜납 범프 (78D) 는, 도터보드 (94) 의 랜드 (96) 에 접속되어 있다.
이어서, 도 1O 를 참조하여 상기 서술한 다층 프린트 배선판 (10) 의 제조 방법에 대해서, 도 1 ∼ 도 6 을 참조하여 설명한다.
(1) 두께 0.2 ∼ 0.8㎜ 의 유리 에폭시 수지 또는 BT (비스말레이미드트리아진) 수지로 이루어지는 절연성 기판 (30) 의 양면에 5 ∼ 250㎛ 의 구리박 (32) 이 라미네이트되어 있는 구리 부착 적층판 (30A) 를 출발 재료로 하였다 (도 1 의 (A)). 우선, 이 구리 부착 적층판을 드릴 삭공 (削孔) 하여 통과 구멍 (33) 을 천공하고 (도 1 의 (B)), 무전해 도금 처리 및 전해 도금 처리를 실시하여, 스루홀 (36) 의 측벽 도체층 (36b) 을 형성하였다 (도 1 의 (C)).
(2) 스루홀 (36) 을 형성한 기판 (30) 을 수세하고, 건조시킨 후, NaOH (10g/ℓ), NaClO2 (40g/ℓ), Na3PO4 (6g/ℓ) 를 함유하는 수용액을 흑화욕 (산화욕) 으로 하는 흑화 처리 및 NaOH (10g/ℓ), NaBH4 (6g/ℓ) 를 함유하는 수용액을 환원욕으로 하는 환원 처리를 실시하여, 스루홀 (36) 의 측벽 도체층 (36b) 및 표면에 조화면 (36α) 을 형성한다 (도 1 의 (D)).
(3) 다음으로, 평균 입경 10㎛ 의 구리 입자를 함유하는 충전제 (37 ; 타츠타 전선 제조의 비도전성 구멍 매립 구리 페이스트, 상품명 : DD 페이스트) 를, 스루홀 (36) 에 스크린 인쇄에 의해 충전하고, 건조, 경화시킨다 (도 2 의 (A)). 이것은, 스루홀 부분에 개구를 형성한 마스크를 탑재시킨 기판 상에, 인쇄법으로 도포함으로써 스루홀에 충전시키고, 충전 후, 건조, 경화시킨다.
계속해서, 스루홀 (36) 에서 비어져 나온 충전제 (37) 를, #600 의 벨트 연마지 (산쿄 이화학 제조) 를 사용한 벨트 샌더 연마에 의해 제거하고, 다시 이 벨트 샌더 연마에 의한 흠집을 없애기 위한 버프 연마를 실시하여, 기판 (30) 의 표면을 평탄화시킨다 (도 2 의 (B) 참조). 이와 같이 하여, 스루홀 (36) 의 측벽 도체층 (36b) 과 수지 충전제 (37) 가 조화층 (36α) 을 개재하여 강고하게 밀착된 기판 (30) 을 얻는다.
(4) 상기 (3) 에서 평탄화된 기판 (30) 표면에, 팔라듐 촉매 (아토테크 제 조) 를 부여하고, 무전해 구리 도금을 실시함으로써, 두께 0.6㎛ 의 무전해 구리 도금막 (23) 을 형성한다 (도 2 의 (C) 참조).
(5) 이어서, 이하의 조건에서 전해 구리 도금을 실시하고, 두께 15㎛ 의 전해 구리 도금막 (24) 을 형성하여, 도체 회로 (34) 가 되는 부분의 두께 형성, 및 스루홀 (36) 에 충전된 충전제 (37) 를 피복하는 덮개 도금층 (스루홀 랜드) 이 되는 부분을 형성한다 (도 2 의 (D)).
〔전해 도금 수용액〕
황산 180g/ℓ
황산 구리 80g/ℓ
첨가제 (아토테크 재팬사 제조, 상품명 : 카파라시드 GL) 1㎖/ℓ
〔전해 도금 조건〕
전류 밀도 1A/d㎡
시간 70 분
온도 실온
(6) 도체 회로 및 덮개 도금층이 되는 부분을 형성한 기판 (30) 의 양면에, 시판되는 감광성 드라이 필름을 부착하고, 마스크를 탑재하고, 100mJ/㎠ 로 노광, 0.8％ 탄산나트륨으로 현상 처리하여, 두께 15㎛ 의 에칭 레지스트 (25) 를 형성한다 (도 2 의 (E) 참조).
(7) 그리고, 에칭 레지스트 (25) 를 형성하지 않은 부분의 도금막 (23, 24) 과 구리박 (32) 을, 염화 제 2 구리를 주성분으로 하는 에칭액으로 용해 제거하고, 추가로 에칭 레지스트 (25) 를 5％ KOH 로 박리 제거하여, 독립된 도체 회로 (34) 및 충전제 (37) 를 피복하는 덮개 도금층 (36a) 을 형성한다 (도 3 의 (A) 참조).
(8) 다음으로, 도체 회로 (34) 및 충전제 (37) 를 피복하는 덮개 도금층 (36a) 의 표면에 Cu-Ni-P 합금으로 이루어지는 두께 2.5㎛ 의 조화층 (요철층 ; 34β) 을 형성하고, 그리고 이 조화층 (34β) 의 표면에 두께 0.3㎛ 의 Sn 층을 형성하였다 (도 3 의 (B) 참조, 단 Sn 층에 대해서는 도시하지 않음).
(9) 기판의 양면에, 기판보다 조금 큰 층간 수지 절연층용 수지 필름 (아지노모토사 제조 : 상품명 ; ABF-45SH ; 50γ) 을 기판 상에 탑재하고, 압력 0.45㎫, 온도 80℃, 압착 시간 10 초의 조건에서 가 (假) 압착하여 재단한 후, 그리고 이하의 방법에 따라 진공 라미네이터 장치를 사용하여 부착함으로써 층간 수지 절연층 (50) 을 형성하였다 (도 3 의 (C)). 즉, 층간 수지 절연층용 수지 필름을 기판 상에, 진공도 67Pa, 압력 0.47㎫, 온도 85℃, 압착 시간 60 초의 조건에서 본 (本) 압착하고, 그 후 170℃ 에서 40 분간 열 경화시켰다.
(10) 다음으로, 파장 10.4㎛ 의 CO2 가스 레이저로, 빔 직경 4.0㎜, 톱 해트 모드, 펄스폭 3 ∼ 30μ초, 마스크 관통 구멍의 직경 1.0 ∼ 5.0㎜, 1 ∼ 3 쇼트의 조건에서 층간 수지 절연층 (50) 에 비어홀용 개구 (51) 를 형성하였다 (도 3 의 (D)).
(11) 비어홀용 개구 (51) 를 형성한 기판을, 60g/ℓ 의 과망간산을 함유하는 80℃ 의 용액에 10 분간 침지시키고, 층간 수지 절연층 (50) 의 표면에 존재하는 입자를 제거함으로써, 비어홀용 개구 (51) 의 내벽을 포함하는 층간 수지 절연층 (50) 의 표면에 조화면 (50α) 을 형성하였다 (도 4 의 (A)).
(12) 다음으로, 상기 처리를 끝낸 기판을, 중화 용액 (시프레이사 제조) 에 침지시키고 나서 수세하였다.
또한, 조면화 처리 (조화 깊이 3㎛) 한 그 기판의 표면에, 팔라듐 촉매를 부여함으로써, 층간 수지 절연층의 표면 및 비어홀용 개구의 내벽면에 촉매핵을 부착시켰다. 즉, 상기 기판을 염화 팔라듐 (PbCl2) 과 염화 제 1 주석 (SnCl2) 을 함유하는 촉매액 중에 침지시키고, 팔라듐 금속을 석출시킴으로써 촉매를 부여하였다.
(13) 다음으로, 우에무라 공업사 제조의 무전해 구리 도금 수용액 (술캅 PEA) 중에, 촉매를 부여한 기판을 침지시키고, 조면 전체에 두께 0.3 ∼ 3.0㎛ 의 무전해 구리 도금막을 형성하여, 비어홀용 개구 (51) 의 내벽을 포함하는 층간 수지 절연층 (50) 의 표면에 무전해 구리 도금막 (52) 이 형성된 기판을 얻었다 (도 4 의 (B)).
〔무전해 도금 조건〕
34℃ 의 액온도에서 45분
(14) 무전해 구리 도금막 (52) 이 형성된 기판에 시판되는 감광성 드라이 필름을 부착하고, 마스크를 탑재하고, 110mJ/㎠ 로 노광시켜, 0.8％ 탄산나트륨 수용액으로 현상 처리함으로써, 두께 25㎛ 의 도금 레지스트 (54) 를 형성하였다. 이어서, 기판을 50℃ 의 물로 세정하여 탈지시키고, 25℃ 의 물로 수세한 후, 다시 황산으로 세정하고 나서, 이하의 조건에서 전해 도금을 실시하여, 도금 레지스트 (54) 비형성부에, 두께 15㎛ 의 전해 구리 도금막 (56) 을 형성하였다 (도 4 의 (C)).
〔전해 도금액〕
황산 2.24mol/l
황산구리 0.26mol/l
첨가제 19.5㎖/ℓ
(아토테크 재팬사 제조, 카파라시드GL)
〔전해 도금 조건〕
전류 밀도 1A/dm2
시간 70분
온도 22 ± 2℃
(15) 또한, 도금 레지스트 (54) 를 5％ KOH 로 박리 제거한 후, 그 도금 레지스트 하의 무전해 도금막을 황산과 과산화수소의 혼합액으로 에칭 처리하여 용해 제거하고, 독립된 도체 회로 (58) 및 비어홀 (60) 로 하였다 (도 4 의 (D)).
(16) 이어서, 상기 (4) 와 동일한 처리를 실시하여, 도체 회로 (58) 및 비어홀 (60) 의 표면에 조화면 (58α) 을 형성하였다. 하층의 도체 회로 (58) 의 두께는 15㎛ 의 두께였다 (도 5 의 (A)). 단, 하층의 도체 회로의 두께는 5 ∼ 25㎛ 사이에서 형성해도 된다.
(17) 상기 (9) ∼ (16) 의 공정을 반복함으로써, 추가로, 상층의 도체 회로 (158), 비어홀 (160) 을 갖는 층간 절연층 (150) 을 형성하여, 다층 배선판을 얻었다 (도 5 의 (B)).
(18) 다음으로, 다층 배선 기판의 양면에, 시판되는 솔더 레지스트 조성물 (70) 을 20㎛ 의 두께로 도포하고, 70℃ 에서 20 분간, 70℃ 에서 30 분간의 조건에서 건조 처리를 실시한 후, 솔더 레지스트 개구부의 패턴이 묘화된 두께 5㎜ 의 포토마스크를 솔더 레지스트층 (70) 에 밀착시켜서 1000mJ/㎠ 의 자외선으로 노광시켜고, DMTG 용액으로 현상 처리하여, 상면측에 대경 (D1 = 105㎛Ф) 의 개구 (71P) 와, 소경 (D2 = 80㎛Ф) 의 개구 (71S), 하면측에 직경 200㎛ 의 개구 (71) 를 형성하였다 (도 5 의 (C)).
그리고, 또한 80℃ 에서 1 시간, 100℃ 에서 1 시간, 120℃ 에서 1 시간, 150℃ 에서 3 시간의 조건에서 각각 가열 처리를 실시하고, 솔더 레지스트층을 경화시켜서, 개구를 가지고, 그 두께가 15 ∼ 25㎛ 인 솔더 레지스트 패턴층을 형성하였다.
(19) 다음으로, 솔더 레지스트층 (70) 을 형성한 기판을, 염화니켈 (2.3 × 10-1mol/l), 차아인산나트륨 (2.8 × 10-1mol/l), 시트르산나트륨 (1.6 × 10-1mol/l) 을 함유하는 pH = 4.5 의 무전해 니켈 도금액에 20 분간 침지시켜, 개구부 (71, 71S, 71P) 에 두께 5㎛ 의 니켈 도금층 (72) 을 형성하였다. 또한, 그 기판을 시안화금칼륨 (7.6 × 10-3mol/l), 염화암모늄 (1.9 × 10-1mol/l), 시트르산나트륨 (1.2 × 10-1mol/l), 차아인산나트륨 (1.7 × 10-1mol/l) 을 함유하는 무전해 금도금액에 80℃ 의 조건에서 7.5 분간 침지시켜, 니켈 도금층 (72) 상에, 두께 0.03㎛ 의 금도금층 (74) 을 형성하였다 (도 5 의 (D)). 니켈 - 금층 이외에도, 주석, 귀금속층 (금, 은, 팔라듐, 백금 등) 의 단층을 형성해도 된다.
(20) 땜납 볼 탑재 공정
계속해서, 도 13 을 참조하여, 상기 서술한 땜납 볼 탑재 장치 (100) 에 의한 다층 프린트 배선판 (10) 으로의 땜납 볼 탑재 공정에 대해서 도 6 ∼ 도 8 을 참조하여 설명한다.
(Ⅰ) 다층 프린트 배선판의 위치 인식, 보정
도 6 의 (A) 에 나타내는 바와 같이, 다층 프린트 배선판 (10) 의 얼라인먼트 마크 (34M) 를 얼라인먼트 카메라 (146) 에 의해 인식하고, 소경 볼 정렬용 마스크 (16) 에 대해서 다층 프린트 배선판 (10) 의 위치를 XYθ 흡인 테이블 (114) 에 의해 보정한다. 즉, 소경 볼 정렬용 마스크 (16) 의 개구 (16a) 가 각각 다층 프린트 배선판 (10) 의 소경 개구 (71S) 에 대응하도록 위치 조정한다.
(Ⅱ) 땜납 볼 공급
도 6 의 (B) 에 나타내는 바와 같이, 땜납 볼 공급 장치 (122) 로부터 땜납 볼 (77M) (직경 75㎛, Sn63Pb37 (히타치 금속사 제조)) 을 탑재통 (124) 측에 정량 공급한다. 또한, 미리 탑재통 내에 공급해 두어도 된다. 실시예에서는, 땜 납 볼에 Sn/Pb 땜납을 사용했는데, Sn 과 Ag, Cu, In, Bi, Zn 등의 군에서 선택되는 Pb 프리 땜납이어도 된다.
(Ⅲ) 땜납 볼 탑재
도 7 의 (A) 에 나타내는 바와 같이, 소경 볼 정렬용 마스크 (16) 의 상방에, 그 볼 정렬용 마스크와의 소정의 클리어런스 (예를 들어, 볼 직경의 0.5 ∼ 4배) 를 유지하며 탑재통 (124) 을 위치시키고, 흡인부 (24b) 로부터 공기를 흡인함으로써, 탑재통과 프린트 배선판 사이의 간극 유속을 5m/sec ∼ 35m/sec 로 하고, 당해 탑재통 (124) 의 개구부 (124A) 바로 아래의 소경 볼 정렬용 마스크 (16) 상에 땜납 볼 (77M) 를 집합시켰다.
그 후, 도 7 의 (B), 도 8 의 (A) 에 나타내는 바와 같이, 도 13 의 (B) 및 도 13 의 (A) 에 나타내는 다층 프린트 배선판 (10) 의 Y 축을 따라 나열된 탑재통 (124) 을, X 방향 이동축 (140) 을 통하여 X 축을 따라 수평 방향으로 보낸다. 이로써, 소경 볼 정렬용 마스크 (16) 상에 집합시킨 땜납 볼 (77M) 을 탑재통 (124) 의 이동에 수반하여 이동시키고, 소경 볼 정렬용 마스크 (16) 의 개구 (16a) 를 통하여, 땜납 볼 (77M) 을 다층 프린트 배선판 (10) 의 소경 개구 (71S) 에 낙하, 탑재시켜 간다. 이로써, 땜납 볼 (77M) 이 다층 프린트 배선판 (10) 측의 전체 접속 패드 상에 순차적으로 정렬된다.
(Ⅳ) 부착 땜납 볼 제거
도 8 의 (B) 에 나타내는 바와 같이, 탑재통 (124) 에 의해 잉여의 땜납 볼 (77M) 을 소경 볼 정렬용 마스크 (16) 상에 개구 (16a) 가 없는 위치까지 유도한 후, 흡착 볼 제거통 (161) 에 의해 흡인 제거된다.
다음으로, 대경 (90㎛) 의 땜납 볼을 솔더 레지스트층 (70) 의 대경 개구 (71P) 에 탑재하기 위해서 대경 볼 정렬용 마스크 (17) 를 다층 프린트 배선판 (10) 에 대해서 위치 맞춤시킨다 (도 9). 여기서, 대경 볼 정렬용 마스크 (17) 에는, 대경 개구 (71P) 와 대응하는 탑재용 개구 (17b) 와 함께, 소경 개구 (71S) 와 대응하는 회피용 개구 (17a) 가 형성되어 있다. 이 회피용 개구 (17a) 에 의해, 소경 개구 (71S) 상의 땜납 볼 (77M) 과의 간섭을 피하면서, 대경 볼 정렬용 마스크 (17) 를 솔더 레지스트층 (70) 에 근접시킴으로써 위치 맞춤이 이루어진다.
대경 볼 정렬용 마스크 (17) 의 탑재용 개구 (17b) 를 개재하여 대경 땜납 볼 (77L) 을 대경 개구 (71P) 에 탑재한다. 여기에서는, 도 13 을 참조하여 상기 서술한 땜납 볼 탑재 장치 (100) 를 사용했는데, 기존의 스퀴지를 사용할 수도 있다.
(21) 그 후, 230℃ 에서 리플로우함으로써 땜납 볼 (77M), 땜납 볼 (77L) 을 용융시켜, 땜납 범프 (78P, 78S) 를 형성하였다. 그 후, 이면에도 땜납 범프 (78D) 를 형성하여, 다층 프린트 배선판으로 하였다 (도 10).
다층 프린트 배선판 (10) 에 IC 칩 (90) 을 탑재하고, 리플로우를 실시함으로써, 땜납 범프 (78P, 78S) 를 개재하여 프린트 배선판의 접속 패드와 IC 칩 (90) 의 전극이 접속된다. 그리고, 땜납 범프 (78D) 를 개재하여 도터보드 (94) 에 장착한다 (도 11).
제 1 실시예에서는, 솔더 레지스트층 (70) 의 소경 개구 (71S) 에 탑재된 소 경 땜납 볼 (77M) 로부터 소경 범프 (78S) 를, 대경 개구 (71P) 에 탑재된 대경 땜납 볼 (77L) 로부터 대경 범프 (78P) 를 형성하므로, 구 직경이 상이한 소경 범프 (78S) 와 대경 범프 (78P) 를 거의 동일한 높이로 형성할 수 있다. 이 때문에, 소경 범프 (78S) 와 대경 범프 (78P) 를 개재하여 IC 칩 (90) 을 탑재했을 때에, IC 칩 (90) 의 실장 수율을 높일 수 있다. IC 칩 (90) 과 다층 프린트 배선판 (10) 의 접속 신뢰성을 확보할 수 있게 된다.
또, 본 실시예에 의하면, 소경 볼 정렬용 마스크 (16) 의 상방에 탑재통 (124) 을 위치시키고, 그 탑재통 (124) 으로부터 공기를 흡인함으로써 땜납 볼 (77M) 을 집합시키고, 탑재통 (124) 을 수평 방향으로 이동시킴으로써, 집합시킨 땜납 볼 (77M) 을 소경 볼 정렬용 마스크 (16) 의 상을 이동시켜, 소경 볼 정렬용 마스크 (16) 의 개구 (16a) 를 통하여, 땜납 볼 (77M) 을 다층 프린트 배선판 (10) 의 소경 개구 (71S) 로 낙하시킨다. 이 때문에, 미세한 땜납 볼 (77M) 을 확실하게 다층 프린트 배선판 (10) 의 모든 소경 개구 (71S) 에 탑재시킬 수 있다. 또, 땜납 볼 (77M) 을 비접촉으로 이동시키기 때문에, 스퀴지를 사용하는 경우와는 달리, 땜납 볼을 손상시키는 일 없이 소경 개구 (71S) 에 탑재시킬 수 있어, 땜납 범프 (78S) 의 높이를 균일하게 할 수 있다. 또한, 흡인력에 의해 땜납 볼을 유도하기 때문에, 땜납 볼의 응집, 부착을 방지할 수 있다.
[제 2 실시예]
도 12 를 참조하여 본 발명의 제 2 실시예에 관련되는 프린트 배선판의 제조 방법에 대해서 설명한다.
상기 서술한 제 1 실시예에서는, 소경 땜납 볼 (77M) 과 대경 땜납 볼 (77L) 을 동시에 리플로우하였다. 이에 대하여, 제 2 실시예에서는, 먼저 소경 땜납 볼 (77M) 을 리플로우한 후, 대경 땜납 볼 (77L) 을 다층 프린트 배선판에 탑재하고, 대경 땜납 볼 (77L) 을 리플로우한다.
도 8 의 (A) 를 참조하여 상기 서술한 제 1 실시예와 동일하게, 다층 프린트 배선판 (10) 의 소경 개구 (71S) 에 소경 땜납 볼 (77M) 을 탑재시킨 후, 200℃ 에서 리플로우함으로써, 소경 개구 (71S) 내에서 소경 땜납 볼 (77M) 을 용융하여 땜납체 (78) 를 형성한다 (도 12 의 (A)).
리플로우 세정을 실시한 후, 다시 플럭스 (82) 를 솔더 레지스트층 (70) 에 도포한다 (도 12 의 (B)).
대경 개구 (71P) 에 대응하는 개구 (17b) 를 구비하는 마스크 (17) 를 사용하여, 대경 땜납 볼 (77L) 을 대경 개구 (71P) 내에 탑재한다 (도 12 의 (C)). 그 후, 230℃ 에서 리플로우함으로써, 소경 개구 (71S) 내의 땜납체 (78) 및 대경 개구 (71P) 내의 대경 땜납 볼 (77L) 로부터 땜납 범프 (78P, 78S) 를 형성한다 (도 10).
제 2 실시예에서는, 리플로우를 실시하여 소경 땜납 볼 (77M) 로부터 땜납체 (78) 을 형성한 후, 대경용의 마스크 (17) 를 사용한다. 땜납체 (78) 는, 마스크 (17) 가 닿아도 위치가 어긋나지 않기 때문에, 마스크 (17) 를 솔더 레지스트층 (70) 에 근접시켜 위치 결정할 수 있고, 적정하게 대경 땜납 볼 (77L) 을 대경 개구 (71P) 에 탑재할 수 있게 되어, 대경 범프 (78P) 의 위치 어긋남, 결락을 방지 할 수 있다.
계속해서, 솔더 레지스트층의 개구 직경과 땜납 볼 직경과 땜납 범프 높이에 대해서 설명한다.
도 14 의 (A) 는, 소경 개구 (71S) 에 대응하는 개구 직경 80㎛ 에 대한 땜납 볼 직경과 땜납 범프 높이의 대응을 나타내는 도표이며, 도 14 의 (B) 는, 대경 개구 (71P) 에 대응하는 개구 직경 105㎛ 에 대한 땜납 볼 직경과 땜납 범프 높이의 대응을 나타내는 도표이다. 도표 중에서 Σ 는, 범프 높이의 표준 편차를 나타내고, N 은 측정수 (N = 15) 를 나타내고 있다.
도 14 의 (A) 에 나타내는 바와 같이, 소경 개구 (71S ; 개구 직경 80㎛) 에 대해서, 땜납 범프의 높이를 30㎛ 로 조정하기 위해서는, 땜납 볼 (77M) 직경을 75㎛ 정도의 것까지도 사용하면 된다는 것을 알 수 있다. 한편, 도 14 의 (B) 에 나타내는 바와 같이, 대경 개구 (71P ; 개구 직경 105㎛) 에 대해서, 땜납 범프의 높이를 30㎛ 로 조정하기 위해서는, 땜납 볼 (77L) 직경 88 ∼ 90㎛ 정도인 것을 사용하면 된다는 것을 알 수 있다. 상기 서술한 실시예에서의 땜납 볼 탑재에서는, 탑재통을 이동시켰는데, 마스크와 프린트 배선판을 이동시켜도 되고, 양자를 상대적으로 이동시켜도 된다.
도 1 은, 본 발명의 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 2 는, 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정 도이다.
도 3 은, 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정 도이다.
도 4 는, 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정 도이다.
도 5 는, 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정 도이다.
도 6 은, 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정 도이다.
도 7 은, 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정 도이다.
도 8 은, 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정 도이다.
도 9 는, 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정 도이다.
도 10 은, 제 1 실시예에 관련되는 다층 프린트 배선판의 단면도이다.
도 11 은, 도 10 에 나타내는 다층 프린트 배선판에 IC 칩을 탑재시킨 상태를 나타내는 단면도이다.
도 12 는, 제 2 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정 도이다.
도 13 의 (A) 는, 본 발명의 실시예에 관련되는 땜납 볼 탑재 장치의 구성을 나타내는 구성도이고, 도 13 의 (B) 는, 도 13 의 (A) 의 땜납 볼 탑재 장치를 화살표 B 측에서 본 실시 (失視) 도이다.
도 14 의 (A) 는, 개구 직경 80㎛ 에 대한 땜납 볼 직경과 땜납 범프 높이의 대응을 나타내는 도표이고, 도 14 의 (B) 는, 개구 직경 105㎛ 에 대한 땜납 볼 직경과 땜납 범프 높이의 대응을 나타내는 도표이다.
※도면의 주요 부분에 대한 부호의 설명※
30 … 기판
36 … 스루홀
40 … 수지 충전층
50 … 층간 수지 절연층
58 … 도체 회로
60 … 비어홀
70 … 솔더 레지스트층
71S … 소경 개구
71P … 대경 개구
77M … 소경 땜납 볼
77L … 대경 땜납 볼
78S … 소경 땜납 범프
78P … 대경 땜납 범프
100 … 땜납 볼 탑재 장치
124 … 탑재통 (통 부재)

Claims (6)

  1. (a) 접속 패드를 노출시키는 소경 개구와 대경 개구를 갖는 솔더 레지스트층을 형성하는 공정;
    (b) 상기 솔더 레지스트층의 소경 개구에 대응되는 소경 개구부를 구비하는 소경용 마스크를 사용하여, 그 소경 개구에 소경의 저융점 금속구를 탑재하는 공정;
    (c) 상기 솔더 레지스트층의 대경 개구에 대응되는 대경 개구부를 구비하는 대경용 마스크를 사용하여, 그 대경 개구에 대경의 저융점 금속구를 탑재하는 공정; 및
    (d) 리플로우를 실시하여 상기 소경의 저융점 금속구로부터 소경 범프를, 상기 대경의 저융점 금속구로부터 대경 범프를 형성하는 공정을 적어도 구비하고,
    상기 (b) 공정 및 상기 (c) 공정에 있어서,
    상기 마스크의 상방에 통 부재를 위치시키고, 그 통 부재에서 공기를 흡인함으로써 상기 마스크 상에 상기 금속구를 집합시키고, 상기 통 부재를 수평 방향으로 이동시킴으로써 상기 금속구를 이동시키고, 상기 마스크의 개구부를 통하여 상기 금속구를 상기 솔더 레지스트층의 개구로 낙하시키는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 대경용 마스크는, 상기 솔더 레지스트층의 소경 개구에 대응되는 소경 개구부를 구비하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  3. (a) 접속 패드를 노출시키는 소경 개구와 대경 개구를 갖는 솔더 레지스트층을 형성하는 공정;
    (b) 상기 솔더 레지스트층의 소경 개구에 대응되는 소경 개구부를 구비하는 소경용 마스크를 사용하여, 그 소경 개구에 소경의 저융점 금속구를 탑재하는 공정;
    (c) 리플로우를 실시하여 상기 소경의 저융점 금속구로부터 소경 범프를 형성하는 공정;
    (d) 상기 솔더 레지스트층의 대경 개구에 대응되는 대경 개구부를 구비하는 대경용 마스크를 사용하여, 그 대경 개구에 대경의 저융점 금속구를 탑재하는 공정; 및
    (e) 리플로우를 실시하여 상기 대경의 저융점 금속구로부터 대경 범프를 형성하는 공정을 적어도 구비하고,
    상기 (b) 공정 및 상기 (d) 공정에 있어서,
    상기 마스크의 상방에 통 부재를 위치시키고, 그 통 부재에서 공기를 흡인함으로써 상기 마스크 상에 상기 금속구를 집합시키고, 상기 통 부재를 수평 방향으로 이동시킴으로써 상기 금속구를 이동시키고, 상기 마스크의 개구부를 통하여 상기 금속구를 상기 솔더 레지스트층의 개구로 낙하시키는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 (b) 공정에 있어서,
    상기 소경용 마스크의 상방에, 그 소경용 마스크에 대향하는 개구부를 구비하는 통 부재를 위치시키고, 그 통 부재에서 공기를 흡인함으로써, 당해 통 부재 바로 아래의 상기 소경용 마스크 상에 상기 소경의 저융점 금속구를 집합시키고,
    상기 통 부재를 수평 방향으로 이동시킴으로써, 상기 소경용 마스크 상에 집 합시킨 상기 소경의 저융점 금속구를 이동시키고, 상기 소경용 마스크의 소경 개구부를 통하여, 상기 소경의 저융점 금속구를 상기 솔더 레지스트층의 소경 개구로 낙하시키는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 (c) 공정에 있어서,
    상기 대경용 마스크의 상방에, 그 대경용 마스크에 대향하는 개구부를 구비하는 통 부재를 위치시키고, 그 통 부재에서 공기를 흡인함으로써, 당해 통 부재 바로 아래의 상기 대경용 마스크 상에 상기 대경의 저융점 금속구를 집합시키고,
    상기 통 부재를 수평 방향으로 이동시킴으로써, 상기 대경용 마스크 상에 집합시킨 상기 대경의 저융점 금속구를 이동시키고, 상기 대경용 마스크의 대경 개구부를 통하여, 상기 대경의 저융점 금속구를 상기 솔더 레지스트층의 대경 개구로 낙하시키는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  6. 제 3 항에 있어서,
    상기 (d) 공정에 있어서,
    상기 대경용 마스크의 상방에, 그 대경용 마스크에 대향하는 개구부를 구비하는 통 부재를 위치시키고, 그 통 부재에서 공기를 흡인함으로써, 당해 통 부재 바로 아래의 상기 대경용 마스크 상에 상기 대경의 저융점 금속구를 집합시키고,
    상기 통 부재를 수평 방향으로 이동시킴으로써, 상기 대경용 마스크 상에 집 합시킨 상기 대경의 저융점 금속구를 이동시키고, 상기 대경용 마스크의 대경 개구부를 통하여, 상기 대경의 저융점 금속구를 상기 솔더 레지스트층의 대경 개구로 낙하시키는 것을 특징으로 하는 프린트 배선판의 제조 방법.
KR1020087000201A 2005-12-20 2006-12-20 프린트 배선판의 제조 방법 KR100973949B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00366484 2005-12-20
JP2005366484 2005-12-20

Publications (2)

Publication Number Publication Date
KR20080014146A KR20080014146A (ko) 2008-02-13
KR100973949B1 true KR100973949B1 (ko) 2010-08-05

Family

ID=38188651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087000201A KR100973949B1 (ko) 2005-12-20 2006-12-20 프린트 배선판의 제조 방법

Country Status (6)

Country Link
US (1) US8371498B2 (ko)
JP (1) JP4679587B2 (ko)
KR (1) KR100973949B1 (ko)
CN (1) CN101283631B (ko)
TW (1) TW200810646A (ko)
WO (1) WO2007072875A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007004658A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
JP2007281369A (ja) * 2006-04-11 2007-10-25 Shinko Electric Ind Co Ltd 半田接続部の形成方法、配線基板の製造方法、および半導体装置の製造方法
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2011077490A (ja) * 2009-09-04 2011-04-14 Hioki Ee Corp 球状体搭載装置、球状体搭載方法、球状体搭載済基板および電子部品搭載済基板
KR101167429B1 (ko) * 2010-10-11 2012-07-19 삼성전기주식회사 반도체 패키지의 제조방법
US9975206B2 (en) 2011-04-08 2018-05-22 Micronic Mydata AB Composition of solid-containing paste
WO2012150105A1 (en) * 2011-04-08 2012-11-08 Micronic Mydata AB Composition of solid-containing paste
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
US20150148453A1 (en) * 2013-11-24 2015-05-28 Iteq Corporation Halogen-free epoxy resin composition for integrated circuit packaging

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02238693A (ja) * 1989-03-11 1990-09-20 Fujitsu Ltd はんだ供給方法
JPH04269834A (ja) * 1991-02-26 1992-09-25 Citizen Watch Co Ltd ハンダバンプの形成方法
JP2002151539A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd バンプ形成方法およびその装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01267731A (ja) 1988-04-19 1989-10-25 Nec Corp セグメントオーバレイプログラムの作成方式
US5655704A (en) * 1994-08-30 1997-08-12 Matsushita Electric Industrial Co., Ltd. Method and apparatus for mounting soldering balls onto electrodes of a substrate or a comparable electronic component
JPH0957432A (ja) 1995-08-21 1997-03-04 Ibiden Co Ltd 半田供給用キャリア
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
US6169253B1 (en) * 1998-06-08 2001-01-02 Visteon Global Technologies, Inc. Solder resist window configurations for solder paste overprinting
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
CN102413643A (zh) * 2004-08-04 2012-04-11 揖斐电株式会社 焊球搭载方法及焊球搭载装置
US7396752B1 (en) * 2004-11-10 2008-07-08 Altera Corporation Method and apparatus for reducing cold joint defects in flip chip products
US7823762B2 (en) 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02238693A (ja) * 1989-03-11 1990-09-20 Fujitsu Ltd はんだ供給方法
JPH04269834A (ja) * 1991-02-26 1992-09-25 Citizen Watch Co Ltd ハンダバンプの形成方法
JP2002151539A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd バンプ形成方法およびその装置

Also Published As

Publication number Publication date
CN101283631B (zh) 2010-06-09
US20090001139A1 (en) 2009-01-01
CN101283631A (zh) 2008-10-08
US8371498B2 (en) 2013-02-12
KR20080014146A (ko) 2008-02-13
JPWO2007072875A1 (ja) 2009-06-04
TW200810646A (en) 2008-02-16
JP4679587B2 (ja) 2011-04-27
WO2007072875A1 (ja) 2007-06-28
TWI329480B (ko) 2010-08-21

Similar Documents

Publication Publication Date Title
KR100973950B1 (ko) 프린트 배선판의 제조 방법
KR100973949B1 (ko) 프린트 배선판의 제조 방법
JP4731574B2 (ja) プリント配線板及びプリント配線板の製造方法
JP5021472B2 (ja) プリント配線板の製造方法
US8003896B2 (en) Multi-layer printed wiring board and manufacturing method thereof
US20080120832A1 (en) Solder ball loading method and solder ball loading apparatus
JP4679588B2 (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee