JP4679588B2 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP4679588B2
JP4679588B2 JP2007551130A JP2007551130A JP4679588B2 JP 4679588 B2 JP4679588 B2 JP 4679588B2 JP 2007551130 A JP2007551130 A JP 2007551130A JP 2007551130 A JP2007551130 A JP 2007551130A JP 4679588 B2 JP4679588 B2 JP 4679588B2
Authority
JP
Japan
Prior art keywords
solder
diameter
opening
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007551130A
Other languages
English (en)
Other versions
JPWO2007072876A1 (ja
Inventor
克彦 丹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2007072876A1 publication Critical patent/JPWO2007072876A1/ja
Application granted granted Critical
Publication of JP4679588B2 publication Critical patent/JP4679588B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

この発明は、プリント配線板の製造方法に係り、特に、ＩＣチップ実装用のパッケージ基板に好適に用い得るプリント配線板の製造方法に関する。
パッケージ基板とＩＣチップとの電気接続のために半田バンプが用いられている。半田バンプは、以下の工程により形成されている。
（１）パッケージ基板に形成された接続パッドにフラックスを印刷する工程。
（２）フラックスの印刷された接続パッドに、半田ボールを搭載する工程。
（３）リフローを行い半田ボールから半田バンプを形成する工程。
パッケージ基板に半田バンプを形成した後、半田バンプ上にＩＣチップを載置し、リフローにより半田バンプとＩＣチップのパッド（端子）とを接続することで、パッケージ基板にＩＣチップを実装している。上述した半田ボールを接続パッドに搭載する工程では、例えば、特許文献１に示されているボール整列用マスクとスキージを併用する印刷技術が用いられている。
特開２００１−２６７７３１号
しかしながら、小径の半田ボールは砂粒よりも小さくなり、特許文献１でのボール整列用マスクとスキージを併用する方法では、スキージで半田ボールが変形して、半田バンプの高さのばらつきがでて品質が低下しする。即ち、半田ボールが小径化すると、表面積に対する重量比が小さくなり、分子間力による半田ボールの吸着現象が生じる。従来技術では、凝集しやすい半田ボールをスキージを接触させて送るため、半田ボールを傷つけ一部に欠けが生じる。半田ボールの一部が欠けると、各接続パッド上で半田バンプの体積が異なるようになるので、上述したように半田バンプの高さにばらつきが生じる。
本発明の目的の１つは、ソルダーレジストの開口径が異なる接続パッド（ソルダーレジスト層から露出している大きさが異なる導体回路）にバンプを略同じ高さに形成することができるプリント配線板の製造方法を提供することにある。
請求項１では、ソルダーレジスト層の大径の開口にペースト状低融点金属を印刷する。そして、マスクを用い、ソルダーレジスト層の大径の開口及び小径の開口に低融点金属球を搭載する。リフローを行いソルダーレジスト層の小径の開口で低融点金属球から小径バンプを、ソルダーレジスト層の大径の開口でペースト状低融点金属及び低融点金属球から大径バンプを形成するため、接続パッドを露出させるためのソルダーレジスト開口径が異なっていても、小径バンプと大径バンプとを略同じ高さで形成することができる。このため、小径バンプと大径バンプと介してＩＣチップを搭載した際に、ＩＣチップとプリント配線板との接続信頼性を確保することが可能となる。
本願発明の好適な態様では、ソルダーレジスト層の大径の開口内のペースト状低融点金属をリフローした後、マスクを用いてソルダーレジスト層の小径の開口及び大径の開口に低融点金属球を搭載する。このため、マスクが大径の開口内の低融点金属に触っても位置がずれないので、マスクをソルダーレジスト層に近接させて位置決めでき、適正に低融点金属球をソルダーレジスト層の開口へ搭載することが可能になり、バンプの位置ズレ、欠落を防ぐことができる。
本願発明の好適な態様では、マスクを用いてソルダーレジスト層の小径の開口及び大径の開口に低融点金属球を搭載する前に、フラックスを塗布してあるので、低融点金属球が搭載し易く、また、一旦搭載した低融点金属球が位置ズレし難い。
本願発明の好適な態様では、ソルダーレジスト層の大径の開口にペースト状低融点金属を印刷する前にフラックスを塗布してあるので、低融点金属球を搭載する前にフラックスを塗布する必要が無い。即ち、ペースト状低融点金属を印刷した後に、ソルダーレジスト層の小径の開口のフラックス上、及び、大径の開口のペースト状低融点金属上に低融点金属球を搭載し、該ペースト状低融点金属及び低融点金属球を一度にリフローすることができる。リフローの回数を減らすことで、熱履歴による信頼性の低下を防ぐことができる。
請求項１では、マスクの上方に筒部材を位置させ、該筒部材の開口部から空気を吸引することで低融点金属球を集合させ、筒部材を水平方向に移動させることで、集合させた低融点金属球を移動させ、マスクの開口部を介して、低融点金属球をソルダーレジスト層の小径の開口及び大径の開口へ落下させる。このため、微細な低融点金属球を確実にソルダーレジスト層の全ての開口に搭載させることができる。また、低融点金属球を非接触で移動させるため、スキージを用いる場合とは異なり、低融点金属球に傷を付けることなく小径の開口及び大径の開口に搭載でき、バンプの高さを均一にすることができる。更に、ビルドアップ多層配線板の様に、表面に起伏の多いプリント配線板でも低融点金属球を開口に適切に載置させることができる。
[第１実施例]
[半田ボール搭載装置]
多層プリント配線板の接続パッド上に微少（直径２００μｍΦ未満）な半田ボール７７を搭載する半田ボール搭載装置について、図１４を参照して説明する。
図１４（Ａ）は、本発明の一実施例に係る半田ボール搭載装置の構成を示す構成図であり、図１４（Ｂ）は、図１４（Ａ）の半田ボール搭載装置を矢印Ｂ側から見た矢視図である。
半田ボール搭載装置１００は、多層プリント配線板１０を位置決め保持するＸＹθ吸引テーブル１１４と、該ＸＹθ吸引テーブル１１４を昇降する上下移動軸１１２と、多層プリント配線板の接続パッドに対応する開口を備えるボール整列用マスク１６と、ボール整列用マスク１６上を移動する半田ボールを誘導する搭載筒（筒部材）１２４と、搭載筒１２４に負圧を与える吸引ボックス１２６と、余剰の半田ボールを回収するための吸着ボール除去筒１６１と、該吸着ボール除去筒１６１に負圧を与える吸引ボックス１６６と、回収した半田ボールを保持する吸着ボール除去吸引装置１６８と、ボール整列用マスク１６をクランプするマスククランプ１４４と、搭載筒１２４及び吸着ボール除去筒１６１をＸ方向へ送るＸ方向移動軸１４０と、Ｘ方向移動軸１４０を支持する移動軸支持ガイド１４２と、多層プリント配線板１０を撮像するためのアライメントカメラ１４６と、搭載筒１２４下にある半田ボールの残量を検出する残量検出センサ１１８と、残量検出センサ１１８により検出された残量に基づき半田ボールを搭載筒１２４側へ供給する半田ボール供給装置１２２と、を備える。
次に、本発明の第１実施例に係る多層プリント配線板１０の構成について、図１〜図１１を参照して説明する。図１０は、該多層プリント配線板１０の断面図を、図１１は、図１０に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図１０に示すように、多層プリント配線板１０では、コア基板３０の表面に導体回路３４が形成されている。コア基板３０の表面と裏面とはスルーホール３６を介して接続されている。コア基板３０上に、バイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０とが配設されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されている。ソルダーレジスト層７０には、大径（Ｄ１＝１０５μｍΦ）の開口７１Ｐと、小径（Ｄ２＝８０μｍΦ）の開口７１Ｓとが形成され、大径開口７１Ｐには電源用、アース用の大径の半田バンプ７８Ｐが配置され、小径開口７１Ｓには、信号用の小径の半田バンプ７８Ｓが設けられている。大径半田バンプ７８Ｐの高さＨ１は３０μｍ程度に、小径半田バンプ７８Ｓの高さＨ２は同じく３０μｍ程度に設定されている。電源用、アース用の大径半田バンプ７８Ｐは、配線距離が短くなるように多層プリント配線板の中央寄りに多く配置され、信号用の小径半田バンプ７８Ｓは、相対的に外寄りに配置される。多層プリント配線板の下面側には、該ソルダーレジスト層７０の開口７１を介して半田バンプ７８Ｄが形成されている。なお、図１０では、ソルダーレジストの開口は導体回路１５８の一部を露出するよう形成されているが、バイアホール１６０のみ、或いは、バイアホール１６０と導体回路１５８の一部を含むように開口を形成してもよい。
ＩＣの高集積化に伴い、パッケージ基板の信号線用の半田バンプは更に小径化、狭ピッチ化が求められている。反対に、ＩＣチップの瞬間的な消費電力の増大に対応し得るように、パッケージ基板の電源線、アース線用の半田バンプは、極端な小径化が望まれない。即ち、半田合金から成る半田バンプを小径化すると抵抗値が高くなり、瞬間的に消費電力が増大した際に電圧降下が生じて、ＩＣチップでの誤動作の原因となる。この相反する要求への対応法として、信号線用の半田バンプは小径化し、電源・アース用の半田バンプは小径化しない２種類の径の半田バンプを用いるのが良い。
図１１中に示すように、多層プリント配線板１０の上面側の電源用、アース用大径半田バンプ７８Ｐは、ＩＣチップ９０の電源用、アース用電極９２Ｐへ接続され、信号用小径半田バンプ７８Ｓは、信号用電極９２Ｓに接続される。一方、下面側の半田バンプ７８Ｄは、ドータボード９４のランド９６へ接続されている。
引き続き、図１０を参照して上述した多層プリント配線板１０の製造方法について図１〜図７を参照して説明する。
（１）厚さ０．２〜０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に５〜２５０μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１（Ａ））。まず、この銅張積層板をドリル削孔して通孔３３を穿設し（図１（Ｂ））、無電解めっき処理および電解めっき処理を施し、スルーホール３６の側壁導体層３６ｂを形成した（図１（Ｃ））。
（２）スルーホール３６を形成した基板３０を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、スルーホール３６の側壁導体層３６ｂ及び表面に粗化面３６αを形成する（図１（Ｄ））。
（３）次に、平均粒径１０μｍの銅粒子を含む充填剤３７（タツタ電線製の非導電性穴埋め銅ペースト、商品名：ＤＤペースト）を、スルーホール３６へスクリーン印刷によって充填し、乾燥、硬化させる（図２（Ａ））。これは、スルーホール部分に開口を設けたマスクを載置した基板上に、印刷法にて塗布することによりスルーホールに充填させ、充填後、乾燥、硬化させる。
引き続き、スルーホール３６からはみ出した充填剤３７を、＃６００のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により除去し、さらにこのベルトサンダー研磨による傷を取り除くためのバフ研磨を行い、基板３０の表面を平坦化する（図２（Ｂ）参照）。このようにして、スルーホール３６の側壁導体層３６ｂと樹脂充填剤３７とが粗化層３６αを介して強固に密着した基板３０を得る。
（４）前記（３）で平坦化した基板３０表面に、パラジウム触媒（アトテック製）を付与し、無電解銅めっきを施すことにより、厚さ０．６μｍの無電解銅めっき膜２３を形成する（図２（Ｃ）参照）。
（５）ついで、以下の条件で電解銅めっきを施し、厚さ１５μｍの電解銅めっき膜２４を形成し、導体回路３４となる部分の厚付け、およびスルーホール３６に充填された充填剤３７を覆う蓋めっき層（スルーホールランド）となる部分を形成する（図２（Ｄ））。
〔電解めっき水溶液〕
硫酸 １８０ ｇ／ｌ
硫酸銅 ８０ ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
１ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ２
時間 ７０分
温度 室温
（６）導体回路および蓋めっき層となる部分を形成した基板３０の両面に、市販の感光性ドライフィルムを張り付け、マスクを載置して、１００ｍＪ／ｃｍ２ で露光、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのエッチングレジスト２５を形成する（図２（Ｅ）参照）。
（７）そして、エッチングレジスト２５を形成してない部分のめっき膜２３，２４と銅箔３２を、塩化第２銅を主成分とするエッチング液にて溶解除去し、さらに、エッチングレジスト２５を５％ＫＯＨで剥離除去して、独立した導体回路３４、および、充填剤３７を覆う蓋めっき層３６ａを形成する（図３（Ａ）参照）。
（８）次に、導体回路３４および充填剤３７を覆う蓋めっき層３６ａの表面にＣｕ−Ｎｉ−Ｐ合金からなる厚さ２．５μｍの粗化層（凹凸層）３４βを形成し、さらにこの粗化層３４βの表面に厚さ０．３μｍのＳｎ層を形成した（図３（Ｂ）参照、但し、Ｓｎ層については図示しない）。
（９）基板の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）５０γを基板上に載置し、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層５０を形成した（図３（Ｃ））。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間６０秒の条件で本圧着し、その後、１７０℃で４０分間熱硬化させた。
（１０）次に、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅３〜３０μ秒、マスクの貫通孔の径１．０〜５．０ｍｍ、１〜３ショットの条件で層間樹脂絶縁層５０にバイアホール用開口５１を形成した（図３（Ｄ））。
（１１）バイアホール用開口５１を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、層間樹脂絶縁層５０の表面に存在する粒子を除去することにより、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図４（Ａ））。
（１２）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（ＰｂＣｌ2 ）と塩化第一スズ（ＳｎＣｌ2 ）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
（１３）次に、上村工業社製の無電解銅めっき水溶液（スルカップＰＥＡ）中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に無電解銅めっき膜５２が形成された基板を得た（図４（Ｂ））。
〔無電解めっき条件〕
３４℃の液温度で４５分
（１４）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１１０ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を設けた。ついで、基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト５４非形成部に、厚さ１５μｍの電解銅めっき膜５６を形成した（図４（Ｃ））。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ
（アトテックジャパン社製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度 １ Ａ／ｄｍ2
時間 ７０ 分
温度 ２２±２ ℃
（１５）さらに、めっきレジスト５４を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路５８及びバイアホール６０とした（図４（Ｄ））。
（１６）ついで、上記（４）と同様の処理を行い、導体回路５８及びバイアホール６０の表面に粗化面５８αを形成した。下層の導体回路５８の厚みは１５μｍの厚みであった（図５（Ａ））。ただし、下層の導体回路の厚みは、５〜２５μｍの間で形成してもよい。
（１７）上記（９）〜（１６）の工程を繰り返すことにより、さらに上層の導体回路１５８、バイアホール１６０を有する層間絶縁層１５０を形成し、多層配線板を得た（図５（Ｂ））。
（１８）次に、多層配線基板の両面に、市販のソルダーレジスト組成物７０を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、上面側に大径（Ｄ１＝１０５μｍΦ）の開口７１Ｐと、小径（Ｄ２＝８０μｍΦ）の開口７１Ｓ、下面側に直径２００μｍの開口７１を形成した（図５（Ｃ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが１５〜２５μｍのソルダーレジストパターン層を形成した。
（１９）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１、７１Ｓ、７１Ｐに厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板をシアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成した（図５（Ｄ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
（２０）大径の開口７１Ｐに対応する開口１７ａを有する印刷用マスク１７を多層プリント配線板１０に位置合わせして載置し、半田ペースト７５を大径の開口７Ｐ内に印刷する（図６（Ａ））。
（２１）２００℃でリフローを行い、半田ペースト７５を半田体７５Ｃにする（図６（Ｂ））。
（２２）リフロー洗浄を行った後に、ソルダーレジスト層の表面にフラックス８２を塗布する（図６（Ｃ））。
（２３）半田ボール搭載工程
引き続き、図１４を参照して上述した半田ボール搭載装置１００による多層プリント配線板１０への半田ボールの搭載工程について図７〜図９を参照して説明する。
（I）多層プリント配線板の位置認識、補正
図７（Ａ）に示すように多層プリント配線板１０のアライメントマーク３４Ｍをアライメントカメラ１４６により認識し、ボール整列用マスク１６に対して多層プリント配線板１０の位置をＸＹθ吸引テーブル１１４によって補正する。即ち、ボール整列用マスク１６の開口１６ａがそれぞれ多層プリント配線板１０の小径開口７１Ｓ及び大径開口７１Ｐに対応するように位置調整する。
（II）半田ボール供給
図７（Ｂ）に示すように半田ボール供給装置１２２から半田ボール７７（直径７５μｍ、Ｓｎ６３Ｐｂ３７（日立金属社製））を搭載筒１２４側へ定量供給する。なお、予め搭載筒内に供給しておいても良い。実施例では、半田ボールにＳｎ／Ｐｂ半田を用いたが、ＳｎとＡｇ、Ｃｕ、Ｉｎ、Ｂｉ、Ｚｎ等の群から選ばれるＰｂフリー半田であってもよい。
（III）半田ボール搭載
図８（Ａ）に示すように、ボール整列用マスク１６の上方に、該ボール整列用マスクとの所定のクリアランス（例えば、ボール径の０．５〜４倍）を保ち搭載筒１２４を位置させ、吸引部２４bから空気を吸引することで、搭載筒とプリント配線板間の隙間の流速を５m/sec〜３５m/secにして、当該搭載筒１２４の開口部１２４Ａ直下のボール整列用マスク１６上に半田ボール７７を集合させた。
その後、図８（Ｂ）、図９（Ａ）に示すように、図１４（Ｂ）及び図１４（Ａ）に示す多層プリント配線板１０のＹ軸沿って並べられた搭載筒１２４を、Ｘ方向移動軸１４０を介してＸ軸に沿って水平方向へ送る。これにより、ボール整列用マスク１６の上に集合させた半田ボール７７を搭載筒１２４の移動に伴い移動させ、ボール整列用マスク１６の開口１６ａを介して、半田ボール７７を多層プリント配線板１０の小径開口７１Ｓ及び大径開口７１Ｐへ落下、搭載させて行く。これにより、半田ボール７７が多層プリント配線板１０側の全接続パッド上に順次整列される。
（IV）付着半田ボール除去
図９（Ｂ）に示すように、搭載筒１２４により余剰の半田ボール７７をボール整列用マスク１６上に開口１６ａの無い位置まで誘導した後、吸着ボール除去筒１６１により吸引除去する。
（２４）この後、２３０℃でリフローすることにより上面の半田体７５及び半田ボール７７を溶融し、半田体７５及び半田ボール７７から大径の半田バンプ７８Ｐを、半田ボール７７から小径の半田バンプ７８Ｓを、下面の図示しない半田体から半田バンプ７８Ｄを形成したした（図１０）。
多層プリント配線板１０にＩＣチップ９０を載置し、リフローを行うことで、半田バンプ７８Ｐ、７８Ｓを介してプリント配線板の接続パッドとＩＣチップ９０の電極が接続される。そして、半田バンプ７８Ｄを介してドータボード９４へ取り付ける（図１１）。
第１実施例では、ソルダーレジスト層７０の小径の開口７１Ｓに搭載された半田ボール７７から小径バンプ７８Ｓを、大径の開口７１Ｐに搭載された半田体（半田ペースト）７５Ｃ及び半田ボール７７から大径バンプ７８Ｐを形成するので、口径の異なる小径バンプ７８Ｓと大径バンプ７８Ｐとを略同じ高さで形成することができる。このため、小径バンプ７８Ｓと大径バンプ７８Ｐと介してＩＣチップ９０を搭載した際に、ＩＣチップの実装歩留まりを高くできるし、ＩＣチップ９０と多層プリント配線板１０との接続信頼性を確保することが可能となる。
第１実施例では、リフローを行い半田ペーストから半田体７５Ｃを形成した後、ボール整列用マスク１６を用いる。半田体７５Ｃは、ボール整列用マスク１６が触れても位置がずれないので、ボール整列用マスク１６をソルダーレジスト層７０に近接させて位置決めでき、適正に半田ボール７７を大径開口７１Ｐ、小径開口７１Ｓへ搭載することが可能になり、大径バンプ７８Ｐ、小径バンプ７８Ｓの位置ズレ、欠落を防ぐことができる。
また、本実施例によれば、ボール整列用マスク１６の上方に搭載筒１２４を位置させ、該搭載筒１２４から空気を吸引することで半田ボール７７を集合させ、搭載筒１２４を水平方向に移動させることで、集合させた半田ボール７７をボール整列用マスク１６の上を移動させ、ボール整列用マスク１６の開口１６ａを介して、半田ボール７７を多層プリント配線板１０の小径開口７１Ｓ及び大径開口７１Ｐへ落下させる。このため、微細な半田ボール７７を確実に多層プリント配線板１０の全ての小径開口７１Ｓ及び大径開口７１Ｐに搭載させることができる。また、半田ボール７７を非接触で移動させるため、スキージを用いる場合とは異なり、半田ボールを傷を付けることなく小径開口７１Ｓ、大径開口７１Ｐに搭載でき、半田バンプ７８Ｓ、７８Ｐの高さを均一にすることができる。更に、吸引力により半田ボールを誘導するため、半田ボールの凝集、付着を防止することができる。
[第２実施例]
図１２を参照して本発明の第２実施例に係るプリント配線板の製造方法について説明する。
上述した第１実施例では、先ず、半田ペーストをリフローした後、半田ボール７７を多層プリント配線板に搭載し、半田ボール７７をリフローした。これに対して、第２実施例では、半田ペースト７５と半田ボール７７とを同時にリフローする。
図６（Ａ）を参照して上述した第１実施例と同様に、多層プリント配線板１０の小径開口７１Ｓに半田ペースト７５を印刷した後、ソルダーレジスト層７０にフラックス８２を塗布する（図１２（Ａ））。
第１実施例と同様に、半田ボール搭載装置１００の搭載筒１２４、及び、ボール整列用マスク１６を用いて半田ボール７７を多層プリント配線板１０の小径開口７１Ｓ及び大径開口７１Ｐへ落下させる（図１２（Ｂ））。その後、２３０℃でリフローすることで、小径開口７１Ｓ内の半田ボール７７、大径開口７１Ｐ内の半田ペースト７５及び半田ボール７７から半田バンプ７８Ｐ、７８Ｓを形成する（図１０）。
第２実施例では、リフローの回数を減らすことで、熱履歴による信頼性の低下を防ぐことができる。
[第３実施例]
図１３を参照して本発明の第３実施例に係るプリント配線板の製造方法について説明する。第３実施例は、第２実施例と同様に半田ペースト７５と半田ボール７７とを同時にリフローする。
図５（Ｄ）を参照して上述した第１実施例と同様にして多層プリント配線板を完成した後、予めソルダーレジスト層７０にフラックスを塗布する（図１３（Ａ））。
印刷用マスク１７を用いて多層プリント配線板１０の大径開口７１Ｐに半田ペースト７５を印刷する（図１３（Ｂ））。
第１実施例と同様に、半田ボール搭載装置１００の搭載筒１２４、及び、ボール整列用マスク１６を用いて半田ボール７７を多層プリント配線板１０の小径開口７１Ｓ及び大径開口７１Ｐへ落下させる（図１３（Ｃ））。その後、２３０℃でリフローすることで、小径開口７１Ｓ内の半田ボール７７、大径開口７１Ｐ内の半田ペースト７５及び半田ボール７７から半田バンプ７８Ｐ、７８Ｓを形成する（図１０）。
第３実施例では、リフローの回数を減らすことで、熱履歴による信頼性の低下を防ぐことができる。上述した実施例１〜３での半田ボール搭載では、搭載筒を移動したが、マスクとプリント配線板とを移動させてもよいし、両者を相対的に移動させてもよい。
本発明の第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例に係る多層プリント配線板の断面図である。 図１０に示す多層プリント配線板にＩＣチップを載置した状態を示す断面図である。 第２実施例の多層プリント配線板を製造方法を示す工程図である。 第３実施例の多層プリント配線板を製造方法を示す工程図である。 図１４（Ａ）は、本発明の実施例に係る半田ボール搭載装置の構成を示す構成図であり、図１４（Ｂ）は、図１４（Ａ）の半田ボール搭載装置を矢印Ｂ側から見た矢視図である。
符号の説明
３０ 基板
３６ スルーホール
４０ 樹脂充填層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト層
７１Ｓ 小径開口
７１Ｐ 大径開口
７７ 小径半田ボール
７７ 大径半田ボール
７８Ｓ 小径半田バンプ
７８Ｐ 大径半田バンプ
１００ 半田ボール搭載装置
１２４ 搭載筒（筒部材）

Claims (1)

  1. 少なくとも以下の（ａ）〜（ｄ）工程を備えるバンプを有するプリント配線板の製造方法：
    （ａ）接続パッドを露出させる小径の開口と大径の開口とを有するソルダーレジスト層を形成する工程；
    （ｂ）前記ソルダーレジスト層の大径の開口にペースト状低融点金属を印刷する工程；
    （ｃ）前記ソルダーレジスト層の小径の開口及び大径の開口に対応する開口部を備えるマスクを用い、該小径の開口及び大径の開口に低融点金属球を搭載する工程；
    （ｄ）リフローを行い前記小径の開口の前記低融点金属球から小径バンプを、前記大径の開口のペースト状低融点金属及び低融点金属球から大径バンプを形成する工程；を備え、
    前記（ｃ）工程において、
    前記マスクの上方に、該マスクに対向する開口部を備える筒部材を位置させ、該筒部材で空気を吸引することで、当該筒部材直下の前記マスク上に前記低融点金属球を集合させ、前記筒部材を水平方向に移動させることで、前記マスクの上に集合させた前記低融点金属球を移動させ、前記マスクの開口部を介して、前記低融点金属球を前記ソルダーレジスト層の小径の開口及び大径の開口へ落下させることを特徴とするプリント配線板の製造方法。
JP2007551130A 2005-12-20 2006-12-20 プリント配線板の製造方法 Expired - Fee Related JP4679588B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005366485 2005-12-20
JP2005366485 2005-12-20
PCT/JP2006/325407 WO2007072876A1 (ja) 2005-12-20 2006-12-20 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007072876A1 JPWO2007072876A1 (ja) 2009-06-04
JP4679588B2 true JP4679588B2 (ja) 2011-04-27

Family

ID=38188652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551130A Expired - Fee Related JP4679588B2 (ja) 2005-12-20 2006-12-20 プリント配線板の製造方法

Country Status (5)

Country Link
US (1) US7845547B2 (ja)
EP (1) EP1965620A1 (ja)
JP (1) JP4679588B2 (ja)
TW (1) TW200810647A (ja)
WO (1) WO2007072876A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007004658A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
TWI384925B (zh) * 2009-03-17 2013-02-01 Advanced Semiconductor Eng 內埋式線路基板之結構及其製造方法
US9975206B2 (en) 2011-04-08 2018-05-22 Micronic Mydata AB Composition of solid-containing paste
WO2012150105A1 (en) * 2011-04-08 2012-11-08 Micronic Mydata AB Composition of solid-containing paste
CN111725081A (zh) * 2020-06-08 2020-09-29 北京时代民芯科技有限公司 一种针对塑封倒装焊基板的不同尺寸sop制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201870A (ja) * 1994-01-11 1995-08-04 Matsushita Electric Ind Co Ltd バンプの形成方法
JPH0957432A (ja) * 1995-08-21 1997-03-04 Ibiden Co Ltd 半田供給用キャリア
JPH09107045A (ja) * 1995-10-13 1997-04-22 Japan Aviation Electron Ind Ltd Ｂｇａパッケージのボール取付け方法
JP2005209847A (ja) * 2004-01-22 2005-08-04 Kyocera Corp 配線基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817860A (ja) * 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
JPH1013007A (ja) * 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US7654432B2 (en) * 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
US6191022B1 (en) * 1999-04-18 2001-02-20 Cts Corporation Fine pitch solder sphere placement
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2001267731A (ja) 2000-01-13 2001-09-28 Hitachi Ltd バンプ付き電子部品の製造方法および電子部品の製造方法
CN102413643A (zh) * 2004-08-04 2012-04-11 揖斐电株式会社 焊球搭载方法及焊球搭载装置
US7566650B2 (en) * 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
US7472473B2 (en) * 2006-04-26 2009-01-06 Ibiden Co., Ltd. Solder ball loading apparatus
US7823762B2 (en) 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201870A (ja) * 1994-01-11 1995-08-04 Matsushita Electric Ind Co Ltd バンプの形成方法
JPH0957432A (ja) * 1995-08-21 1997-03-04 Ibiden Co Ltd 半田供給用キャリア
JPH09107045A (ja) * 1995-10-13 1997-04-22 Japan Aviation Electron Ind Ltd Ｂｇａパッケージのボール取付け方法
JP2005209847A (ja) * 2004-01-22 2005-08-04 Kyocera Corp 配線基板の製造方法

Also Published As

Publication number Publication date
US7845547B2 (en) 2010-12-07
JPWO2007072876A1 (ja) 2009-06-04
TWI330511B (ja) 2010-09-11
TW200810647A (en) 2008-02-16
EP1965620A1 (en) 2008-09-03
US20080283580A1 (en) 2008-11-20
WO2007072876A1 (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
JP4731574B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4666399B2 (ja) プリント配線板の製造方法
JP4679587B2 (ja) プリント配線板の製造方法
JP2010206192A (ja) プリント配線板の製造方法及びプリント配線板
JP2010206169A (ja) プリント配線板の製造方法
JP2010206193A (ja) プリント配線板の製造方法及びプリント配線板
JP4679588B2 (ja) プリント配線板の製造方法
JP4022405B2 (ja) 半導体チップ実装用回路基板
JP2010206170A (ja) プリント配線板
JP4376891B2 (ja) 半導体モジュール
JP4376890B2 (ja) 半導体チップ実装用回路基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees