JP4679587B2 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP4679587B2
JP4679587B2 JP2007551129A JP2007551129A JP4679587B2 JP 4679587 B2 JP4679587 B2 JP 4679587B2 JP 2007551129 A JP2007551129 A JP 2007551129A JP 2007551129 A JP2007551129 A JP 2007551129A JP 4679587 B2 JP4679587 B2 JP 4679587B2
Authority
JP
Japan
Prior art keywords
diameter
small
opening
mask
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007551129A
Other languages
English (en)
Other versions
JPWO2007072875A1 (ja
Inventor
克彦 丹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2007072875A1 publication Critical patent/JPWO2007072875A1/ja
Application granted granted Critical
Publication of JP4679587B2 publication Critical patent/JP4679587B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/20Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0557Non-printed masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

この発明は、プリント配線板の製造方法に係り、特に、ICチップ実装用のパッケージ基板に好適に用い得るプリント配線板の製造方法に関する。
パッケージ基板とICチップとの電気接続のために半田バンプが用いられている。半田バンプは、以下の工程により形成されている。
(1)パッケージ基板に形成された接続パッドにフラックスを印刷する工程。
(2)フラックスの印刷された接続パッドに、半田ボールを搭載する工程。
(3)リフローを行い半田ボールから半田バンプを形成する工程。
パッケージ基板に半田バンプを形成した後、半田バンプ上にICチップを載置し、リフローにより半田バンプとICチップのパッド(端子)とを接続することで、パッケージ基板にICチップを実装している。上述した半田ボールを接続パッドに搭載する工程では、例えば、特許文献1に示されているボール整列用マスクとスキージを併用する印刷技術が用いられている。
特開2001−267731号
しかしながら、小径の半田ボールは砂粒よりも小さくなり、特許文献1でのボール整列用マスクとスキージを併用する方法では、スキージで半田ボールが変形して、半田バンプの高さのばらつきがでて品質が低下しする。即ち、半田ボールが小径化すると、表面積に対する重量比が小さくなり、分子間力による半田ボールの吸着現象が生じる。従来技術では、凝集しやすい半田ボールをスキージを接触させて送るため、半田ボールを傷つけ一部に欠けが生じる。半田ボールの一部が欠けると、各接続パッド上で半田バンプの体積が異なるようになるので、上述したように半田バンプの高さにばらつきが生じる。
本発明の目的の1つは、ソルダーレジストの開口径の異なる接続パッド(ソルダーレジスト層から露出している大きさが異なる導体回路)にバンプを略同じ高さに形成することができるプリント配線板の製造方法を提供することにある。
本願発明の好適な態様では、大径用マスクは、ソルダーレジスト層の小径の開口に対応する小径開口部を備える。このため、大径用マスクを位置合わせする際に、既にソルダーレジスト層の小径の開口に搭載した小径の低融点金属球と大径用マスクとの干渉を、該小径開口部で回避することができる。これにより、当該大径用マスクをソルダーレジスト層に近接させて位置決めでき、適正に大径の低融点金属球を大径の開口へ搭載することが可能になり、小径、大径バンプの位置ズレ、欠落を防ぐことができる。
本願発明の好適な態様では、小径用マスクを用い、ソルダーレジスト層の小径の開口に小径の低融点金属球を搭載する。そして、リフローを行い小径の低融点金属球から小径バンプを形成した後、大径用マスクを用い、ソルダーレジスト層の大径の開口に大径の低融点金属球を搭載する。そして、リフローを行い、大径の低融点金属球から大径バンプを形成する。ここで、ソルダーレジスト層の小径の開口に搭載された小径の低融点金属球から小径バンプを、ソルダーレジスト層の大径の開口に搭載された大径の低融点金属球から大径バンプを形成するので、口径の異なる小径バンプと大径バンプとを略同じ高さで形成することができる。このため、小径バンプと大径バンプを介してプリント配線板の接続パッドとICチップの電極とを接続する際に、ICチップとプリント配線板との接続信頼性を確保することが可能となる。また、リフローを行い小径の低融点金属球を一旦溶融した後、大径用マスクを用いる。一旦溶融した低融点金属は、大径マスクが触れても位置がずれしないので、大径マスクをソルダーレジスト層に近接させて位置決めでき、適正に大径の低融点金属球を大径の開口へ搭載することが可能になり、小径、大径バンプの位置ズレ、欠落を防ぐことができる。
請求項では、小径用マスクの上方に筒部材を位置させ、該筒部材の開口部から空気を吸引することで小径の低融点金属球を集合させ、筒部材を水平方向に移動させることで、集合させた小径の低融点金属球を移動させ、小径用マスクの小径開口部を介して、小径の低融点金属球をソルダーレジスト層の小径の開口へ落下させる。このため、微細な小径の低融点金属球を確実にソルダーレジスト層の全ての小径の開口に搭載させることができる。また、小径の低融点金属球を非接触で移動させるため、スキージを用いる場合とは異なり、小径の低融点金属球に傷を付けることなく小径の開口に搭載でき、バンプの高さを均一にすることができる。更に、ビルドアップ多層配線板の様に、表面に起伏の多いプリント配線板でも小径の低融点金属球を小径の開口に適切に載置させることができる。
請求項2、3では、大径用マスクの上方に筒部材を位置させ、該筒部材の開口部から空気を吸引することで大径の低融点金属球を集合させ、筒部材を水平方向に移動させることで、集合させた大径の低融点金属球を移動させ、大径用マスクの大径開口部を介して、大径の低融点金属球をソルダーレジスト層の大径の開口へ落下させる。このため、微細な大径の低融点金属球を確実にソルダーレジスト層の全ての大径の開口に搭載させることができる。また、大径の低融点金属球を非接触で移動させるため、スキージを用いる場合とは異なり、大径の低融点金属球に傷を付けることなく大径の開口に搭載でき、バンプの高さを均一にすることができる。更に、ビルドアップ多層配線板の様に、表面に起伏の多いプリント配線板でも大径の低融点金属球を大径の開口に適切に載置させることができる。
[第1実施例]
[半田ボール搭載装置]
多層プリント配線板の接続パッド上に微少(直径200μmΦ未満)な半田ボール77Mを搭載する半田ボール搭載装置について、図13を参照して説明する。
図13(A)は、本発明の一実施例に係る半田ボール搭載装置の構成を示す構成図であり、図13(B)は、図13(A)の半田ボール搭載装置を矢印B側から見た矢視図である。
半田ボール搭載装置100は、多層プリント配線板10を位置決め保持するXYθ吸引テーブル114と、該XYθ吸引テーブル114を昇降する上下移動軸112と、多層プリント配線板の接続パッドに対応する開口を備えるボール整列用マスク16と、ボール整列用マスク16上を移動する半田ボールを誘導する搭載筒(筒部材)124と、搭載筒124に負圧を与える吸引ボックス126と、余剰の半田ボールを回収するための吸着ボール除去筒161と、該吸着ボール除去筒161に負圧を与える吸引ボックス166と、回収した半田ボールを保持する吸着ボール除去吸引装置168と、ボール整列用マスク16をクランプするマスククランプ144と、搭載筒124及び吸着ボール除去筒161をX方向へ送るX方向移動軸140と、X方向移動軸140を支持する移動軸支持ガイド142と、多層プリント配線板10を撮像するためのアライメントカメラ146と、搭載筒124下にある半田ボールの残量を検出する残量検出センサ118と、残量検出センサ118により検出された残量に基づき半田ボールを搭載筒124側へ供給する半田ボール供給装置122と、を備える。
次に、本発明の第1実施例に係る多層プリント配線板10の構成について、図1〜図11を参照して説明する。図10は、該多層プリント配線板10の断面図を、図11は、図10に示す多層プリント配線板10にICチップ90を取り付け、ドータボード94へ載置した状態を示している。図10に示すように、多層プリント配線板10では、コア基板30の表面に導体回路34が形成されている。コア基板30の表面と裏面とはスルーホール36を介して接続されている。コア基板30上に、バイアホール60及び導体回路58の形成された層間樹脂絶縁層50と、バイアホール160及び導体回路158の形成された層間樹脂絶縁層150とが配設されている。該バイアホール160及び導体回路158の上層にはソルダーレジスト層70が形成されている。ソルダーレジスト層70には、大径(D1=105μmΦ)の開口71Pと、小径(D2=80μmΦ)の開口71Sとが形成され、大径開口71Pには電源用、アース用の大径の半田バンプ78Pが配置され、小径開口71Sには、信号用の小径の半田バンプ78Sが設けられている。大径半田バンプ78Pの高さH1は30μm程度に、小径半田バンプ78Sの高さH2は同じく30μm程度に設定されている。電源用、アース用の大径半田バンプ78Pは、配線距離が短くなるように多層プリント配線板の中央寄りに多く配置され、信号用の小径半田バンプ78Sは、相対的に外寄りに配置される。多層プリント配線板の下面側には、該ソルダーレジスト層70の開口71を介して半田バンプ78Dが形成されている。なお、図10では、ソルダーレジストの開口は導体回路158の一部を露出するよう形成されているが、バイアホール160のみ、或いは、バイアホール160と導体回路158の一部を含むように開口を形成してもよい。
ICの高集積化に伴い、パッケージ基板の信号線用の半田バンプは更に小径化、狭ピッチ化が求められている。反対に、ICチップの瞬間的な消費電力の増大に対応し得るように、パッケージ基板の電源線、アース線用の半田バンプは、極端な小径化が望まれない。即ち、半田合金から成る半田バンプを小径化すると抵抗値が高くなり、瞬間的に消費電力が増大した際に電圧降下が生じて、ICチップでの誤動作の原因となる。この相反する要求への対応法として、信号線用の半田バンプは小径化し、電源・アース用の半田バンプは小径化しない2種類の径の半田バンプを用いるのが望ましい。
図11中に示すように、多層プリント配線板10の上面側の電源用、アース用大径半田バンプ78Pは、ICチップ90の電源用、アース用電極92Pへ接続され、信号用小径半田バンプ78Sは、信号用電極92Sに接続される。一方、下面側の半田バンプ78Dは、ドータボード94のランド96へ接続されている。
引き続き、図10を参照して上述した多層プリント配線板10の製造方法について図1〜図6を参照して説明する。
(1)厚さ0.2〜0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板30の両面に5〜250μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図1(A))。まず、この銅張積層板をドリル削孔して通孔33を穿設し(図1(B))、無電解めっき処理および電解めっき処理を施し、スルーホール36の側壁導体層36bを形成した(図1(C))。
(2)スルーホール36を形成した基板30を水洗いし、乾燥した後、NaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH4 (6g/l)を含む水溶液を還元浴とする還元処理を行い、スルーホール36の側壁導体層36b及び表面に粗化面36αを形成する(図1(D))。
(3)次に、平均粒径10μmの銅粒子を含む充填剤37(タツタ電線製の非導電性穴埋め銅ペースト、商品名:DDペースト)を、スルーホール36へスクリーン印刷によって充填し、乾燥、硬化させる(図2(A))。これは、スルーホール部分に開口を設けたマスクを載置した基板上に、印刷法にて塗布することによりスルーホールに充填させ、充填後、乾燥、硬化させる。
引き続き、スルーホール36からはみ出した充填剤37を、#600のベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により除去し、さらにこのベルトサンダー研磨による傷を取り除くためのバフ研磨を行い、基板30の表面を平坦化する(図2(B)参照)。このようにして、スルーホール36の側壁導体層36bと樹脂充填剤37とが粗化層36αを介して強固に密着した基板30を得る。
(4)前記(3)で平坦化した基板30表面に、パラジウム触媒(アトテック製)を付与し、無電解銅めっきを施すことにより、厚さ0.6μmの無電解銅めっき膜23を形成する(図2(C)参照)。
(5)ついで、以下の条件で電解銅めっきを施し、厚さ15μmの電解銅めっき膜24を形成し、導体回路34となる部分の厚付け、およびスルーホール36に充填された充填剤37を覆う蓋めっき層(スルーホールランド)となる部分を形成する(図2(D))。
〔電解めっき水溶液〕
硫酸 180 g/l
硫酸銅 80 g/l
添加剤(アトテックジャパン製、商品名:カパラシドGL)
1 ml/l
〔電解めっき条件〕
電流密度 1A/dm
時間 70分
温度 室温
(6)導体回路および蓋めっき層となる部分を形成した基板30の両面に、市販の感光性ドライフィルムを張り付け、マスクを載置して、100mJ/cmで露光、0.8%炭酸ナトリウムで現像処理し、厚さ15μmのエッチングレジスト25を形成する(図2(E)参照)。
(7)そして、エッチングレジスト25を形成してない部分のめっき膜23,24と銅箔32を、塩化第2銅を主成分とするエッチング液にて溶解除去し、さらに、エッチングレジスト25を5%KOHで剥離除去して、独立した導体回路34、および、充填剤37を覆う蓋めっき層36aを形成する(図3(A)参照)。
(8)次に、導体回路34および充填剤37を覆う蓋めっき層36aの表面にCu−Ni−P合金からなる厚さ2.5μmの粗化層(凹凸層)34βを形成し、さらにこの粗化層34βの表面に厚さ0.3μmのSn層を形成した(図3(B)参照、但し、Sn層については図示しない)。
(9)基板の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルム(味の素社製:商品名;ABF−45SH)50γを基板上に載置し、圧力0.45MPa、温度80℃、圧着時間10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層50を形成した(図3(C))。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度67Pa、圧力0.47MPa、温度85℃、圧着時間60秒の条件で本圧着し、その後、170℃で40分間熱硬化させた。
(10)次に、波長10.4μmのCO2 ガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅3〜30μ秒、マスクの貫通孔の径1.0〜5.0mm、1〜3ショットの条件で層間樹脂絶縁層50にバイアホール用開口51を形成した(図3(D))。
(11)バイアホール用開口51を形成した基板を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬し、層間樹脂絶縁層50の表面に存在する粒子を除去することにより、バイアホール用開口51の内壁を含む層間樹脂絶縁層50の表面に粗化面50αを形成した(図4(A))。
(12)次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いした。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム(PbCl2 )と塩化第一スズ(SnCl2 )とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
(13)次に、上村工業社製の無電解銅めっき水溶液(スルカップPEA)中に、触媒を付与した基板を浸漬して、粗面全体に厚さ0.3〜3.0μmの無電解銅めっき膜を形成し、バイアホール用開口51の内壁を含む層間樹脂絶縁層50の表面に無電解銅めっき膜52が形成された基板を得た(図4(B))。
〔無電解めっき条件〕
34℃の液温度で45分
(14)無電解銅めっき膜52が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、110mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、厚さ25μmのめっきレジスト54を設けた。ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト54非形成部に、厚さ15μmの電解銅めっき膜56を形成した(図4(C))。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 70 分
温度 22±2 ℃
(15)さらに、めっきレジスト54を5%KOHで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路58及びバイアホール60とした(図4(D))。
(16)ついで、上記(4)と同様の処理を行い、導体回路58及びバイアホール60の表面に粗化面58αを形成した。下層の導体回路58の厚みは15μmの厚みであった(図5(A))。ただし、下層の導体回路の厚みは、5〜25μmの間で形成してもよい。
(17)上記(9)〜(16)の工程を繰り返すことにより、さらに上層の導体回路158、バイアホール160を有する層間絶縁層150を形成し、多層配線板を得た(図5(B))。
(18)次に、多層配線基板の両面に、市販のソルダーレジスト組成物70を20μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層70に密着させて1000mJ/cm2 の紫外線で露光し、DMTG溶液で現像処理し、上面側に大径(D1=105μmΦ)の開口71Pと、小径(D2=80μmΦ)の開口71S、下面側に直径200μmの開口71を形成した(図5(C))。
そして、さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが15〜25μmのソルダーレジストパターン層を形成した。
(19)次に、ソルダーレジスト層70を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亜リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口部71、71S、71Pに厚さ5μmのニッケルめっき層72を形成した。さらに、その基板をシアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に、厚さ0.03μmの金めっき層74を形成した(図5(D))。ニッケル−金層以外にも、スズ、貴金属層(金、銀、パラジウム、白金など)の単層を形成してもよい。
(20)半田ボール搭載工程
引き続き、図13を参照して上述した半田ボール搭載装置100による多層プリント配線板10への半田ボールの搭載工程について図6〜図8を参照して説明する。
(I)多層プリント配線板の位置認識、補正
図6(A)に示すように多層プリント配線板10のアライメントマーク34Mをアライメントカメラ146により認識し、小径ボール整列用マスク16に対して多層プリント配線板10の位置をXYθ吸引テーブル114によって補正する。即ち、小径ボール整列用マスク16の開口16aがそれぞれ多層プリント配線板10の小径開口71Sに対応するように位置調整する。
(II)半田ボール供給
図6(B)に示すように半田ボール供給装置122から半田ボール77M(直径75μm、Sn63Pb37(日立金属社製))を搭載筒124側へ定量供給する。なお、予め搭載筒内に供給しておいても良い。実施例では、半田ボールにSn/Pb半田を用いたが、SnとAg、Cu、In、Bi、Zn等の群から選ばれるPbフリー半田であってもよい。
(III)半田ボール搭載
図7(A)に示すように、小径ボール整列用マスク16の上方に、該ボール整列用マスクとの所定のクリアランス(例えば、ボール径の0.5〜4倍)を保ち搭載筒124を位置させ、吸引部24bから空気を吸引することで、搭載筒とプリント配線板間の隙間の流速を5m/sec〜35m/secにして、当該搭載筒124の開口部124A直下の小径ボール整列用マスク16上に半田ボール77Mを集合させた。
その後、図7(B)、図8(A)に示すように、図13(B)及び図13(A)に示す多層プリント配線板10のY軸沿って並べられた搭載筒124を、X方向移動軸140を介してX軸に沿って水平方向へ送る。これにより、小径ボール整列用マスク16の上に集合させた半田ボール77Mを搭載筒124の移動に伴い移動させ、小径ボール整列用マスク16の開口16aを介して、半田ボール77Mを多層プリント配線板10の小径開口71Sへ落下、搭載させて行く。これにより、半田ボール77Mが多層プリント配線板10側の全接続パッド上に順次整列される。
(IV)付着半田ボール除去
図8(B)に示すように、搭載筒124により余剰の半田ボール77Mを小径ボール整列用マスク16上に開口16aの無い位置まで誘導した後、吸着ボール除去筒161により吸引除去する。
次に、大径(90μm)の半田ボールをソルダーレジスト層70の大径の開口71Pに搭載するため大径ボール整列用マスク17を多層プリント配線板10に対して位置合わせしする(図9)。ここで、大径ボール整列用マスク17には、大径の開口71Pと対応する搭載用開口17bと共に、小径の開口71Sと対応する回避用開口17aが設けらている。この回避用開口17aにより、小径の開口71S上の半田ボール77Mとの干渉を避けながら、大径ボール整列用マスク17をソルダーレジスト層70に近接させて位置合わせがでる。
大径ボール整列用マスク17の搭載用開口17bを介して大径の半田ボール77Lを大径の開口71Pに搭載する。ここでは、図13を参照して上述した半田ボール搭載装置100を用いたが、既存のスキージを用いることも可能である。
(21)この後、230℃でリフローすることにより半田ボール77M、半田ボール77Lを溶融し、半田バンプ78P、78Sを形成した。その後、裏面にも半田バンプ78Dを形成し、多層プリント配線板とした(図10)。
多層プリント配線板10にICチップ90を載置し、リフローを行うことで、半田バンプ78P、78Sを介してプリント配線板の接続パッドとICチップ90の電極とが接続される。そして、半田バンプ78Dを介してドータボード94へ取り付ける(図11)。
第1実施例では、ソルダーレジスト層70の小径の開口71Sに搭載された小径の半田ボール77Mから小径バンプ78Sを、大径の開口71Pに搭載された大径の半田ボール77Lから大径バンプ78Pを形成するので、口径の異なる小径バンプ78Sと大径バンプ78Pとを略同じ高さで形成することができる。このため、小径バンプ78Sと大径バンプ78Pと介してICチップ90を搭載した際に、ICチップ90の実装歩留まりを高くすることができる。ICチップ90と多層プリント配線板10との接続信頼性を確保することが可能となる。
また、本実施例によれば、小径ボール整列用マスク16の上方に搭載筒124を位置させ、該搭載筒124から空気を吸引することで半田ボール77Mを集合させ、搭載筒124を水平方向に移動させることで、集合させた半田ボール77Mを小径ボール整列用マスク16の上を移動させ、小径ボール整列用マスク16の開口16aを介して、半田ボール77Mを多層プリント配線板10の小径開口71Sへ落下させる。このため、微細な半田ボール77Mを確実に多層プリント配線板10の全ての小径開口71Sに搭載させることができる。また、半田ボール77Mを非接触で移動させるため、スキージを用いる場合とは異なり、半田ボールを傷を付けることなく小径開口71Sに搭載でき、半田バンプ78Sの高さを均一にすることができる。更に、吸引力により半田ボールを誘導するため、半田ボールの凝集、付着を防止することができる。
[第2実施例]
図12を参照して本発明の第2実施例に係るプリント配線板の製造方法について説明する。
上述した第1実施例では、小径半田ボール77Mと大径半田ボール77Lとを同時にリフローした。これに対して、第2実施例では、先ず、小径半田ボール77Mをリフローした後、大径半田ボール77Lを多層プリント配線板に搭載し、大径半田ボール77Lをリフローする。
図8(A)を参照して上述した第1実施例と同様に、多層プリント配線板10の小径開口71Sに小径半田ボール77Mを搭載した後、200℃でリフローすることで、小径開口71S内で小径半田ボール77Mを溶融し半田体78を形成する(図12(A))。
リフロー洗浄を行った後、再び、フラックス82をソルダーレジスト層70に塗布する(図12(B))。
大径の開口71Pに対応する開口17bを備えるマスク17を用いて、大径の半田ボール77Lを大径開口71P内に搭載する(図12(C))。その後、230℃でリフローすることで、小径開口71S内の半田体78及び大径開口71P内の大径の半田ボール77Lから半田バンプ78P、78Sを形成する(図10)。
第2実施例では、リフローを行い小径の半田ボール77Mから半田体78を形成した後、大径用のマスク17を用いる。半田体78は、マスク17が触れても位置がずれがないので、マスク17をソルダーレジスト層70に近接させて位置決めでき、適正に大径の半田ボール77Lを大径の開口71Pへ搭載することが可能になり、大径バンプ78Pの位置ズレ、欠落を防ぐことができる。
引き続き、ソルダーレジスト層の開口の径と半田ボール径と半田バンプ高さとについて説明する。
図14(A)は、小径開口71Sに対応する開口径80μmに対する半田ボール径と半田バンプ高さとの対応を示す図表であり、図14(B)は、大径開口71Pに対応する開口径105μmに対する半田ボール径と半田バンプ高さとの対応を示す図表である。図中でΣはバンプ高さの標準偏差を示し、Nは測定数(N=15)を示している。
図14(A)に示すように小径開口71S(開口径80μm)に対して、半田バンプの高さを30μmに調整するためには、半田ボール77M径を75μm程度の物をも用いれば良いことが分かる。一方、図14(B)に示すように大径開口71P(開口径105μm)に対して、半田バンプの高さを30μmに調整するためには、半田ボール77L径88〜90μm程度の物を用いればよいことが分かる。上述した実施例での半田ボール搭載では、搭載筒を移動したが、マスクとプリント配線板とを移動させてもよいし、両者を相対的に移動させてもよい。
本発明の第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例の多層プリント配線板を製造方法を示す工程図である。 第1実施例に係る多層プリント配線板の断面図である。 図10に示す多層プリント配線板にICチップを載置した状態を示す断面図である。 第2実施例の多層プリント配線板を製造方法を示す工程図である。 図13(A)は、本発明の実施例に係る半田ボール搭載装置の構成を示す構成図であり、図13(B)は、図13(A)の半田ボール搭載装置を矢印B側から見た矢視図である。 図14(A)は、開口径80μmに対する半田ボール径と半田バンプ高さとの対応を示す図表であり、図14(B)は、開口径105μmに対する半田ボール径と半田バンプ高さとの対応を示す図表である。
符号の説明
30 基板
36 スルーホール
40 樹脂充填層
50 層間樹脂絶縁層
58 導体回路
60 バイアホール
70 ソルダーレジスト層
71S 小径開口
71P 大径開口
77M 小径半田ボール
77L 大径半田ボール
78S 小径半田バンプ
78P 大径半田バンプ
100 半田ボール搭載装置
124 搭載筒(筒部材)

Claims (3)

  1. 少なくとも以下の(a)〜(d)工程を備えるバンプを有するプリント配線板の製造方法:
    (a)接続パッドを露出させる小径の開口と大径の開口とを有するソルダーレジスト層を形成する工程;
    (b)前記ソルダーレジスト層の小径の開口に対応する小径開口部を備える小径用マスクを用い、該小径の開口に小径の低融点金属球を搭載する工程;
    (c)前記ソルダーレジスト層の大径の開口に対応する大径開口部を備える大径用マスクを用い、該大径の開口に大径の低融点金属球を搭載する工程;
    (d)リフローを行い前記小径の低融点金属球から小径バンプを、前記大径の低融点金属球から大径バンプを形成する工程:を備え、
    前記(b)工程において、
    前記小径用マスクの上方に、該小径用マスクに対向する開口部を備える筒部材を位置させ、該筒部材で空気を吸引することで、当該筒部材直下の前記小径用マスク上に前記小径の低融点金属球を集合させ、
    前記筒部材を水平方向に移動させることで、前記小径用マスクの上に集合させた前記小径の低融点金属球を移動させ、前記小径用マスクの小径開口部を介して、前記小径の低融点金属球を前記ソルダーレジスト層の小径の開口へ落下させることを特徴とするプリント配線板の製造方法。
  2. 少なくとも以下の(a)〜(d)工程を備えるバンプを有するプリント配線板の製造方法:
    (a)接続パッドを露出させる小径の開口と大径の開口とを有するソルダーレジスト層を形成する工程;
    (b)前記ソルダーレジスト層の小径の開口に対応する小径開口部を備える小径用マスクを用い、該小径の開口に小径の低融点金属球を搭載する工程;
    (c)前記ソルダーレジスト層の大径の開口に対応する大径開口部を備える大径用マスクを用い、該大径の開口に大径の低融点金属球を搭載する工程;
    (d)リフローを行い前記小径の低融点金属球から小径バンプを、前記大径の低融点金属球から大径バンプを形成する工程:を備え、
    前記(c)工程において、
    前記大径用マスクの上方に、該大径用マスクに対向する開口部を備える筒部材を位置させ、該筒部材で空気を吸引することで、当該筒部材直下の前記大径用マスク上に前記大径の低融点金属球を集合させ、
    前記筒部材を水平方向に移動させることで、前記大径用マスクの上に集合させた前記大径の低融点金属球を移動させ、前記大径用マスクの大径開口部を介して、前記大径の低融点金属球を前記ソルダーレジスト層の大径の開口へ落下させることを特徴とするプリント配線板の製造方法。
  3. 少なくとも以下の(a)〜(e)工程を備えるバンプを有するプリント配線板の製造方法:
    (a)接続パッドを露出させる小径の開口と大径の開口とを有するソルダーレジスト層を形成する工程;
    (b)前記ソルダーレジスト層の小径の開口に対応する小径開口部を備える小径用マスクを用い、該小径の開口に小径の低融点金属球を搭載する工程;
    (c)リフローを行い前記小径の低融点金属球から小径バンプを形成する工程;
    (d)前記ソルダーレジスト層の大径の開口に対応する大径開口部を備える大径用マスクを用い、該大径の開口に大径の低融点金属球を搭載する工程;
    (e)リフローを行い前記大径の低融点金属球から大径バンプを形成する工程:を備え、
    前記(d)工程において、
    前記大径用マスクの上方に、該大径用マスクに対向する開口部を備える筒部材を位置させ、該筒部材で空気を吸引することで、当該筒部材直下の前記大径用マスク上に前記大径の低融点金属球を集合させ、
    前記筒部材を水平方向に移動させることで、前記大径用マスクの上に集合させた前記大径の低融点金属球を移動させ、前記大径用マスクの大径開口部を介して、前記大径の低融点金属球を前記ソルダーレジスト層の大径の開口へ落下させることを特徴とするプリント配線板の製造方法。
JP2007551129A 2005-12-20 2006-12-20 プリント配線板の製造方法 Expired - Fee Related JP4679587B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005366484 2005-12-20
JP2005366484 2005-12-20
PCT/JP2006/325406 WO2007072875A1 (ja) 2005-12-20 2006-12-20 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007072875A1 JPWO2007072875A1 (ja) 2009-06-04
JP4679587B2 true JP4679587B2 (ja) 2011-04-27

Family

ID=38188651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551129A Expired - Fee Related JP4679587B2 (ja) 2005-12-20 2006-12-20 プリント配線板の製造方法

Country Status (6)

Country Link
US (1) US8371498B2 (ja)
JP (1) JP4679587B2 (ja)
KR (1) KR100973949B1 (ja)
CN (1) CN101283631B (ja)
TW (1) TW200810646A (ja)
WO (1) WO2007072875A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171895B (zh) * 2005-06-30 2010-06-23 揖斐电株式会社 印刷线路板
EP1887845A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
JP2007281369A (ja) * 2006-04-11 2007-10-25 Shinko Electric Ind Co Ltd 半田接続部の形成方法、配線基板の製造方法、および半導体装置の製造方法
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2011077490A (ja) * 2009-09-04 2011-04-14 Hioki Ee Corp 球状体搭載装置、球状体搭載方法、球状体搭載済基板および電子部品搭載済基板
KR101167429B1 (ko) * 2010-10-11 2012-07-19 삼성전기주식회사 반도체 패키지의 제조방법
WO2012150105A1 (en) * 2011-04-08 2012-11-08 Micronic Mydata AB Composition of solid-containing paste
US9975206B2 (en) 2011-04-08 2018-05-22 Micronic Mydata AB Composition of solid-containing paste
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
US20150148453A1 (en) * 2013-11-24 2015-05-28 Iteq Corporation Halogen-free epoxy resin composition for integrated circuit packaging

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02238693A (ja) * 1989-03-11 1990-09-20 Fujitsu Ltd はんだ供給方法
JPH04269834A (ja) * 1991-02-26 1992-09-25 Citizen Watch Co Ltd ハンダバンプの形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01267731A (ja) 1988-04-19 1989-10-25 Nec Corp セグメントオーバレイプログラムの作成方式
US5655704A (en) * 1994-08-30 1997-08-12 Matsushita Electric Industrial Co., Ltd. Method and apparatus for mounting soldering balls onto electrodes of a substrate or a comparable electronic component
JPH0957432A (ja) 1995-08-21 1997-03-04 Ibiden Co Ltd 半田供給用キャリア
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
US6169253B1 (en) * 1998-06-08 2001-01-02 Visteon Global Technologies, Inc. Solder resist window configurations for solder paste overprinting
JP4130526B2 (ja) * 2000-11-10 2008-08-06 株式会社日立製作所 バンプ形成方法およびその装置
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
WO2006013742A1 (ja) * 2004-08-04 2006-02-09 Ibiden Co., Ltd. 半田ボール搭載方法及び半田ボール搭載装置
US7396752B1 (en) * 2004-11-10 2008-07-08 Altera Corporation Method and apparatus for reducing cold joint defects in flip chip products
US7823762B2 (en) 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02238693A (ja) * 1989-03-11 1990-09-20 Fujitsu Ltd はんだ供給方法
JPH04269834A (ja) * 1991-02-26 1992-09-25 Citizen Watch Co Ltd ハンダバンプの形成方法

Also Published As

Publication number Publication date
KR100973949B1 (ko) 2010-08-05
JPWO2007072875A1 (ja) 2009-06-04
US8371498B2 (en) 2013-02-12
CN101283631B (zh) 2010-06-09
WO2007072875A1 (ja) 2007-06-28
TW200810646A (en) 2008-02-16
US20090001139A1 (en) 2009-01-01
TWI329480B (ja) 2010-08-21
CN101283631A (zh) 2008-10-08
KR20080014146A (ko) 2008-02-13

Similar Documents

Publication Publication Date Title
JP4731574B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4666399B2 (ja) プリント配線板の製造方法
JP4679587B2 (ja) プリント配線板の製造方法
US8800143B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2010206192A (ja) プリント配線板の製造方法及びプリント配線板
JP2010206169A (ja) プリント配線板の製造方法
JP2010206193A (ja) プリント配線板の製造方法及びプリント配線板
JP4679588B2 (ja) プリント配線板の製造方法
JP2010206170A (ja) プリント配線板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees