JP4731574B2 - プリント配線板及びプリント配線板の製造方法 - Google Patents

プリント配線板及びプリント配線板の製造方法 Download PDF

Info

Publication number
JP4731574B2
JP4731574B2 JP2007556031A JP2007556031A JP4731574B2 JP 4731574 B2 JP4731574 B2 JP 4731574B2 JP 2007556031 A JP2007556031 A JP 2007556031A JP 2007556031 A JP2007556031 A JP 2007556031A JP 4731574 B2 JP4731574 B2 JP 4731574B2
Authority
JP
Japan
Prior art keywords
opening
diameter
small
solder
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007556031A
Other languages
English (en)
Other versions
JPWO2007086551A1 (ja
Inventor
克彦 丹野
洋一郎 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2007556031A priority Critical patent/JP4731574B2/ja
Publication of JPWO2007086551A1 publication Critical patent/JPWO2007086551A1/ja
Application granted granted Critical
Publication of JP4731574B2 publication Critical patent/JP4731574B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

この発明は、ＩＣチップ実装用のビルドアップ多層配線板から成るパッケージ基板に好適に用い得るプリント配線板及びプリント配線板の製造方法に関する。
パッケージ基板とＩＣチップとの電気接続のために半田バンプが用いられている。半田バンプは、以下の工程により形成されている。
（１）パッケージ基板に形成された接続パッドにフラックスを印刷する工程。
（２）フラックスの印刷された接続パッドに、半田ボールを搭載する工程。
（３）リフローを行い半田ボールから半田バンプを形成する工程。
パッケージ基板に半田バンプを形成した後、半田バンプ上にＩＣチップを載置し、リフローにより半田バンプとＩＣチップのパッド（端子）とを接続することで、パッケージ基板にＩＣチップを実装している。上述した半田ボールを接続パッドに搭載する工程では、例えば、特開２００１−２６７７３１号に示されているボール整列用マスクとスキージを併用する印刷技術が用いられている。
特開２００１−２６７７３１号
しかしながら、小径の半田ボールは砂粒よりも小さくなり、特開２００１−２６７７３１号でのボール整列用マスクとスキージを併用する方法では、スキージで半田ボールが変形して、半田バンプの高さのばらつきが出て品質が低下しする。即ち、半田ボールが小径化すると、表面積に対する重量比が小さくなり、分子間力による半田ボールの吸着現象が生じる。従来技術では、凝集しやすい半田ボールをスキージを接触させて送るため、半田ボールを傷つけ一部に欠けが生じる。半田ボールの一部が欠けると、各接続パッド上で半田バンプの体積が異なるようになるので、上述したように半田バンプの高さにばらつきが生じる。
また、ＩＣチップの高速化に伴い、電源線、アース線を構成するバンプは、大電流を流しうるように、大径化が求められ、一方、ＩＣチップの高集積化に伴い、信号線を構成するパッド、バンプは、小径化が求められている。このため、本出願人は、図１７（Ａ）に示すように、電源、アース用として、ソルダーレジスト層７０の大径の開口７１Ｐに大径開口半田バンプ７８Ｐ（半田体積大）を設け、信号線用として、小径の開口７１Ｓに小径開口半田バンプ７１Ｓ（半田体積小）を設けることを検討した。しかしながら、図１７（Ａ）に示す構成では、ＩＣチップを実装した際に、図１７（Ｂ）に示すように小径開口半田バンプ７８Ｓを構成する半田が、ＩＣチップ９０のパッド９２側に流れ出て、ＩＣチップのパッド９２とプリント配線板のパッド１５８との間で断線が生じることが分かった。
本発明の目的の１つは、ソルダーレジストの開口径が異なる接続パッド（ソルダーレジスト層から露出している大きさが異なる導体回路）にバンプを略同じ高さに形成することができるプリント配線板及びプリント配線板の製造方法を提供することにある。
また、実装性歩留まり、実装後の接続信頼性の高いプリント配線板及びプリント配線板の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１のバンプを有するプリント配線板の製造方法は、少なくとも以下の（ａ）〜（ｄ）行程を備えることを技術的特徴とする：
（ａ）接続パッドを露出させる小径の開口と大径の開口とを有するソルダーレジスト層を形成する工程；
（ｂ）前記ソルダーレジスト層の小径の開口及び大径の開口に対応する開口部を備えるマスクを用い、該小径の開口及び大径の開口に低融点金属球を搭載する工程；
（ｃ）リフローを行い前記小径の開口の低融点金属球から高さの高いバンプを、前記大径の開口の低融点金属球から高さの低いバンプを形成する工程；
（ｄ）前記小径の開口の高さの高いバンプを上方から押さえ、前記大径の開口の高さの低いバンプとほぼ同じ高さにする工程。
また、請求項３のプリント配線板では、表面と裏面とを導通するスルーホール導体を有するコア基板に、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホール導体にて接続され、最外層にソルダーレジスト層が設けられ、当該ソルダーレジスト層の開口から露出させた導体層の一部が電子部品を実装するためのパッドを構成し、該パッドに半田バンプが形成されてなる多層のプリント配線板において、
前記開口は、相対的に小さな径を有する小径の開口と、相対的に大きな径を有する大径の開口とからなり、
前記小径の開口及び前記大径の開口に形成されている半田バンプが同一体積であり、且つ、前記小径の開口に形成されている半田バンプが平坦化されることで、該小径の開口に形成されている半田バンプと前記大径の開口に形成されている半田バンプとの高さが近似するよう調整されていることを技術的特徴とする。
請求項１では、マスクを用い、ソルダーレジスト層の大径の開口及び小径の開口に低融点金属球を搭載する。リフローを行いソルダーレジスト層の小径の開口で低融点金属球から高さの高いバンプを、ソルダーレジスト層の大径の開口で低融点金属球から高さの低いバンプを形成する。その後、小径の開口の高さの高いバンプを上方から押さえ、大径の開口の高さの低いバンプとほぼ同じ高さにする。このため、接続パッドを露出させるためのソルダーレジスト開口径が異なっていても、バンプを略同じ高さで形成でき、また、小径の開口のバンプが、大径の開口のバンプと低融点金属量が同じであるため、小径の開口のバンプと大径の開口のバンプと介してＩＣチップを搭載した際に、小径の開口のバンプで未接続が生じず、ＩＣチップとプリント配線板との接続信頼性を確保することが可能となる。
請求項２では、マスクの上方に筒部材を位置させ、該筒部材の開口部から空気を吸引することで低融点金属球を集合させ、筒部材又はプリント配線板及びマスクを水平方向に相対移動させることで、筒部材直下に集合させた低融点金属球を移動させ、マスクの開口部を介してソルダーレジスト層の小径の開口及び大径の開口へ落下させる。このため、微細な低融点金属球を確実にソルダーレジスト層の全ての開口に搭載させることができる。また、低融点金属球を非接触で移動させるため、スキージを用いる場合とは異なり、低融点金属球に傷を付けることなく小径の開口及び大径の開口に搭載でき、バンプの高さを均一にすることができる。更に、ビルドアップ多層配線板の様に、表面に起伏の多いプリント配線板でも低融点金属球を開口に適切に載置させることができる。
請求項３のプリント配線板では、ソルダーレジスト開口径が異なっていても、小径の開口に形成される半田バンプを平坦化することで、同一体積で小径の開口の半田バンプと大径の開口の半田バンプとの高さを近似させ、また、小径の開口の半田バンプが、大径の開口の半田バンプと同一体積であるため、小径の開口の半田バンプと大径の開口の半田バンプと介してＩＣチップを搭載した際に、小径の開口の半田バンプで未接続が生じず、ＩＣチップとプリント配線板との接続信頼性を確保することが可能となる。
請求項４のプリント配線板では、電源線、アース用のパッドを大径の開口に形成し、プリント配線板の中心側に主として配置することで配線長さを短くし、抵抗値を下げることで、瞬時に消費電力が増大した際の電圧降下を小さくし、ＩＣチップの誤動作を防ぐ。更に、フラッタニングを行わないで半円形状を保つことで、ＩＣチップ搭載の際のリフロー時にボイドが抜け易く、ボイドにより抵抗値が高くなるのを防ぐことができる。一方、信号用のパッドを小径の開口に形成することで、配線密度を高めると共に、該小径の開口を、中心側の大径の開口の外周側に主として配置されていることで、大径の開口の形成された部位に対応する開口部を有するフラッタニング用の板材で、該小径の開口の半田バンプを平坦化し、同一体積で小径の開口の半田バンプを大径の開口の半田バンプとを高さに近似させ、接続信頼性を確保する。
請求項５のプリント配線板では、ソルダーレジスト開口径が異なっていても、小径の開口に形成される半田バンプを平坦化することで、同一体積で小径の開口の半田バンプと大径の開口の半田バンプとの高さを１０μｍに近似させ、また、小径の開口の半田バンプが、大径の開口の半田バンプと同一体積であるため、小径の開口の半田バンプと大径の開口の半田バンプと介してＩＣチップを搭載した際に、小径の開口の半田バンプで未接続が生じず、ＩＣチップとプリント配線板との接続信頼性を確保することが可能となる。
[第１実施例]
[半田ボール搭載装置]
多層プリント配線板の接続パッド上に微少（直径２００μｍ未満）な半田ボール７７を搭載する半田ボール搭載装置について、図１４を参照して説明する。
図１４（Ａ）は、本発明の一実施例に係る半田ボール搭載装置の構成を示す構成図であり、図１４（Ｂ）は、図１４（Ａ）の半田ボール搭載装置を矢印Ｂ側から見た矢視図である。
半田ボール搭載装置１００は、多層プリント配線板１０を位置決め保持するＸＹθ吸引テーブル１１４と、該ＸＹθ吸引テーブル１１４を昇降する上下移動軸１１２と、多層プリント配線板の接続パッドに対応する開口を備えるボール整列用マスク１６と、半田ボールを誘導する搭載筒（筒部材）１２４と、搭載筒１２４に負圧を与える吸引ボックス１２６と、余剰の半田ボールを回収するためのボール除去筒１６１と、該ボール除去筒１６１に負圧を与える吸引ボックス１６６と、回収した半田ボールを保持するボール除去吸引装置１６８と、ボール整列用マスク１６をクランプするマスククランプ１４４と、搭載筒１２４及びボール除去筒１６１をＸ方向へ送るＸ方向移動軸１４０と、Ｘ方向移動軸１４０を支持する移動軸支持ガイド１４２と、多層プリント配線板１０を撮像するためのアライメントカメラ１４６と、搭載筒１２４下にある半田ボールの残量を検出する残量検出センサ１１８と、残量検出センサ１１８により検出された残量に基づき半田ボールを搭載筒１２４側へ供給する半田ボール供給装置１２２と、を備える。
次に、本発明の第１実施例に係る多層プリント配線板１０の構成について、図１〜図１３を参照して説明する。図１１は、該多層プリント配線板１０の断面図を示している。図１２は、図１１に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図１３は、ＩＣチップを取り付ける前の多層プリント配線板１０の平面図を示している。ここで、図１１及び図１２では、図１３に示されている半田バンプ７８Ｐ、半田バンプ７８Ｓの数を削減して模式的に表している。なお、実際のパッケージ基板では、数百の半田バンプ７８Ｐ、半田バンプ７８Ｓが設けられる。
図１１に示すように、多層プリント配線板１０では、コア基板３０の表面に導体回路３４が形成されている。コア基板３０の表面と裏面とはスルーホール３６を介して接続されている。コア基板３０上に、バイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０とが配設されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されている。ソルダーレジスト層７０には、大径（Ｄ１＝直径１０５μｍ）の開口７１Ｐと、小径（Ｄ２＝直径８０μｍ）の開口７１Ｓとが形成され、大径開口７１Ｐのパッド７３Ｐには電源用、アース用の半田バンプ７８Ｐが配置され、小径開口７１Ｓのパッド７３Ｓには、信号用の半田バンプ７８Ｓが設けられている。電源用、アース用の半田バンプ７８Ｐと信号用の半田バンプ７８Ｓとは同体積となるように後述するように同一容量の半田ボールから構成される。そして、大径開口半田バンプ７８Ｐの高さＨ１は３０μｍ程度に、小径開口半田バンプ７８Ｓの高さＨ２は、フラッタニングを行うことで、大径開口半田バンプ７８Ｐの高さと同じ３０μｍ程度に設定されている。電源用、アース用の大径開口半田バンプ７８Ｐは、配線距離が短くなるように多層プリント配線板の中央寄りに多く配置され、信号用の小径開口半田バンプ７８Ｓは、相対的に外寄りに大径開口半田バンプ７８Ｐの外周側に配置される。多層プリント配線板の下面側には、該ソルダーレジスト層７０の開口７１を介して半田バンプ７８Ｄが形成されている。なお、図１１では、ソルダーレジストの開口は導体回路１５８の一部を露出するよう形成されているが、バイアホール１６０のみ、或いは、バイアホール１６０と導体回路１５８の一部を含むように開口を形成してもよい。
図１２中に示すように、多層プリント配線板１０の上面側の電源用、アース用大径開口半田バンプ７８Ｐは、ＩＣチップ９０の電源用、アース用電極９２Ｐへ接続され、信号用小径開口半田バンプ７８Ｓは、信号用電極９２Ｓに接続される。一方、下面側の半田バンプ７８Ｄは、ドータボード９４のランド９６へ接続されている。
ＩＣチップ取り付け前の多層プリント配線板の平面図である図１３に示すように、第１実施例の多層プリント配線板１０では、電源線、アース用のパッド７３Ｐを大径の開口７１Ｐに形成し、多層プリント配線板１０の中心側（点線ＰＬ内の領域）に主として配置することで、ＩＣチップ９０からドータボード９４までの配線長さを短くし、抵抗値を下げる。これにより、ＩＣチップ９０で瞬時に消費電力が増大した際の供給電圧の降下を小さくし、ＩＣチップ９０の誤動作を防ぐ。一方、点線ＰＬの外周で、破線ＳＬで示す領域内に配置される信号用のパッド７３Ｓを小径の開口７１Ｓに形成することで、配線密度を高める。
ＩＣの高集積化に伴い、パッケージ基板の信号線用のソルダーレジスト開口は更に小径化、狭ピッチ化が求められている。反対に、ＩＣチップの瞬間的な消費電力の増大に対応し得るように、パッケージ基板の電源線、アース線用の半田バンプは、極端な小径化が望まれない。即ち、半田合金から成る半田バンプを小径化すると抵抗値が高くなり、瞬間的に消費電力が増大した際に電圧降下が生じて、ＩＣチップでの誤動作の原因となる。この相反する要求への対応法として、信号線用のソルダーレジスト開口を小径化し、電源・アース用の半田バンプは小径化しない。
引き続き、図１１を参照して上述した多層プリント配線板１０の製造方法について図１〜図６を参照して説明する。
（１）厚さ０．２〜０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に５〜２５０μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１（Ａ））。まず、この銅張積層板をドリル削孔して通孔３３を穿設し（図１（Ｂ））、無電解めっき処理および電解めっき処理を施し、スルーホール３６の側壁導体層３６ｂを形成した（図１（Ｃ））。
（２）スルーホール３６を形成した基板３０を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、スルーホール３６の側壁導体層３６ｂ及び表面に粗化面３６αを形成する（図１（Ｄ））。
（３）次に、平均粒径１０μｍの銅粒子を含む充填剤３７（タツタ電線製の非導電性穴埋め銅ペースト、商品名：ＤＤペースト）を、スルーホール３６へスクリーン印刷によって充填し、乾燥、硬化させる（図２（Ａ））。これは、スルーホール部分に開口を設けたマスクを載置した基板上に、印刷法にて塗布することによりスルーホールに充填させ、充填後、乾燥、硬化させる。
引き続き、スルーホール３６からはみ出した充填剤３７を、＃６００のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により除去し、さらにこのベルトサンダー研磨による傷を取り除くためのバフ研磨を行い、基板３０の表面を平坦化する（図２（Ｂ）参照）。このようにして、スルーホール３６の側壁導体層３６ｂと樹脂充填剤３７とが粗化層３６αを介して強固に密着した基板３０を得る。
（４）前記（３）で平坦化した基板３０表面に、パラジウム触媒（アトテック製）を付与し、無電解銅めっきを施すことにより、厚さ０．６μｍの無電解銅めっき膜２３を形成する（図２（Ｃ）参照）。
（５）ついで、以下の条件で電解銅めっきを施し、厚さ１５μｍの電解銅めっき膜２４を形成し、導体回路３４となる部分の厚付け、およびスルーホール３６に充填された充填剤３７を覆う蓋めっき層（スルーホールランド）となる部分を形成する（図２（Ｄ））。
〔電解めっき水溶液〕
硫酸 １８０ ｇ／ｌ
硫酸銅 ８０ ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
１ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ２
時間 ７０分
温度 室温
（６）導体回路および蓋めっき層となる部分を形成した基板３０の両面に、市販の感光性ドライフィルムを張り付け、マスクを載置して、１００ｍＪ／ｃｍ２ で露光、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのエッチングレジスト２５を形成する（図２（Ｅ）参照）。
（７）そして、エッチングレジスト２５を形成してない部分のめっき膜２３，２４と銅箔３２を、塩化第２銅を主成分とするエッチング液にて溶解除去し、さらに、エッチングレジスト２５を５％ＫＯＨで剥離除去して、独立した導体回路３４、および、充填剤３７を覆う蓋めっき層３６ａを形成する（図３（Ａ）参照）。
（８）次に、導体回路３４および充填剤３７を覆う蓋めっき層３６ａの表面にＣｕ−Ｎｉ−Ｐ合金からなる厚さ２．５μｍの粗化層（凹凸層）３４βを形成し、さらにこの粗化層３４βの表面に厚さ０．３μｍのＳｎ層を形成した（図３（Ｂ）参照、但し、Ｓｎ層については図示しない）。
（９）基板の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）５０γを基板上に載置し、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層５０を形成した（図３（Ｃ））。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間６０秒の条件で本圧着し、その後、１７０℃で４０分間熱硬化させた。
（１０）次に、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅３〜３０μ秒、マスクの貫通孔の径１．０〜５．０ｍｍ、１〜３ショットの条件で層間樹脂絶縁層５０にバイアホール用開口５１を形成した（図３（Ｄ））。
（１１）バイアホール用開口５１を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、層間樹脂絶縁層５０の表面に存在する粒子を除去することにより、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図４（Ａ））。
（１２）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（ＰｂＣｌ2 ）と塩化第一スズ（ＳｎＣｌ2 ）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
（１３）次に、上村工業社製の無電解銅めっき水溶液（スルカップＰＥＡ）中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に無電解銅めっき膜５２が形成された基板を得た（図４（Ｂ））。
〔無電解めっき条件〕
３４℃の液温度で４５分
（１４）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１１０ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を設けた。ついで、基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト５４非形成部に、厚さ１５μｍの電解銅めっき膜５６を形成した（図４（Ｃ））。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ
（アトテックジャパン社製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度 １ Ａ／ｄｍ2
時間 ７０ 分
温度 ２２±２ ℃
（１５）さらに、めっきレジスト５４を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路５８及びバイアホール６０とした（図４（Ｄ））。
（１６）ついで、上記（４）と同様の処理を行い、導体回路５８及びバイアホール６０の表面に粗化面５８αを形成した。下層の導体回路５８の厚みは１５μｍの厚みであった（図５（Ａ））。ただし、下層の導体回路の厚みは、５〜２５μｍの間で形成してもよい。
（１７）上記（９）〜（１６）の工程を繰り返すことにより、さらに上層の導体回路１５８、バイアホール１６０を有する層間絶縁層１５０を形成し、多層配線板を得た（図５（Ｂ））。
（１８）次に、多層配線基板の両面に、市販のソルダーレジスト組成物７０を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、上面側に大径（Ｄ１＝１０５μｍΦ）の開口７１Ｐと、小径（Ｄ２＝８０μｍΦ）の開口７１Ｓ、下面側に直径２００μｍの開口７１を形成し、大径の開口７１Ｐに導体回路１５８の一部を露出させて成る大径のパッド７３Ｐを、小径の開口７１Ｓに導体回路１５８の一部を露出させて成る小径のパッド７３Ｓを設けた（図５（Ｃ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが１５〜２５μｍのソルダーレジストパターン層を形成した。
（１９）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１、７１Ｓ、７１Ｐに厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板をシアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成した（図５（Ｄ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
（２０）半田ボール搭載工程
引き続き、図１４を参照して上述した半田ボール搭載装置１００による多層プリント配線板１０への半田ボールの搭載工程について図６〜図８を参照して説明する。
（I）多層プリント配線板の位置認識、補正
図６（Ａ）に示すように多層プリント配線板１０のアライメントマーク３４Ｍをアライメントカメラ１４６により認識し、ボール整列用マスク１６に対して多層プリント配線板１０の位置をＸＹθ吸引テーブル１１４によって補正する。即ち、ボール整列用マスク１６の開口１６ａがそれぞれ多層プリント配線板１０の小径開口７１Ｓ及び大径開口７１Ｐに対応するように位置調整する。
（II）半田ボール供給
図６（Ｂ）に示すように半田ボール供給装置１２２から半田ボール７７（直径７５μｍ、Ｓｎ６３Ｐｂ３７（日立金属社製））を搭載筒１２４側へ定量供給する。なお、予め搭載筒内に供給しておいても良い。実施例では、半田ボールにＳｎ／Ｐｂ半田を用いたが、ＳｎとＡｇ、Ｃｕ、Ｉｎ、Ｂｉ、Ｚｎ等の群から選ばれるＰｂフリー半田であってもよい。
（III）半田ボール搭載
図７（Ａ）に示すように、ボール整列用マスク１６の上方に、該ボール整列用マスクとの所定のクリアランス（例えば、ボール径の０．５〜４倍）を保ち搭載筒１２４を位置させ、吸引部１２４bから空気を吸引することで、搭載筒とプリント配線板間の隙間の流速を５m/sec〜３５m/secにして、当該搭載筒１２４の開口部１２４Ａ直下のボール整列用マスク１６上に半田ボール７７を集合させた。
その後、図７（Ｂ）、図８（Ａ）、並び、図１４（Ｂ）及び図１４（Ａ）に示す多層プリント配線板１０のＹ軸沿って並べられた搭載筒１２４を、Ｘ方向移動軸１４０を介してＸ軸に沿って水平方向へ送る。これにより、ボール整列用マスク１６の上に集合させた半田ボール７７を、搭載筒１２４の移動に伴い移動させ、ボール整列用マスク１６の開口１６ａを介して多層プリント配線板１０の小径開口７１Ｓ及び大径開口７１Ｐへ落下、搭載させて行く。これにより、半田ボール７７が多層プリント配線板１０側の全接続パッド上に順次整列される。
ここでは、搭載筒１２４を移動させたが、この代わりに、搭載筒１２４を固定した状態で、多層プリント配線板１０及びボール整列用マスク１６を移動させ、搭載筒１２４直下にに集合させた半田ボール７７を、ボール整列用マスク１６の開口１６ａを介して多層プリント配線板１０の小径開口７１Ｓ及び大径開口７１Ｐへ搭載させることも可能である。
（IV）付着半田ボール除去
図８（Ｂ）に示すように、搭載筒１２４により余剰の半田ボール７７をボール整列用マスク１６上に開口１６ａの無い位置まで誘導した後、ボール除去筒１６１により吸引除去する。
（２１）この後、２３０℃でリフローすることにより上面の半田ボール７７を溶融し、大径の開口７１Ｐの半田ボール７７から高さの低い（Ｈ１≒３０μｍ:ソルダーレジスト層の表面から突出している高さ）の大径開口半田バンプ７８Ｐを、小径の開口７１Ｓの半田ボール７７から高さの高い（Ｈ３≒４０μｍ:ソルダーレジスト層の表面から突出している高さ）の小径開口半田バンプ７８Ｓを、下面に半田バンプ７８Ｄを形成した（図９）。
（２２）そして、図１０に示すように大径開口半田バンプ部に相当する位置に開口８０Ａを有する平板８０を押し当てることで、小径の開口７１Ｓの高さの高い半田バンプ７８Ｓをフラット化し、大径の開口７１Ｐの半田バンプ７８Ｐの高さ（Ｈ１≒３０μｍ）と同じ高さに（Ｈ２≒３０μｍ）にする（図１１）。この平板８０は加熱しても良い。
第１実施例では、小径の開口７１Ｓを、中心側の大径の開口７１Ｐの外周側に主として配置することで、大径の開口７１Ｐの形成された部位に対応する開口８０Ａを有するフラッタニング用の平板８０で、該小径の開口７１Ｓの半田バンプを平坦化し、同一体積で小径の開口７１Ｓの半田バンプ７８Ｓを大径の開口７１Ｐの半田バンプ７８Ｐとを高さに近似させることができる。
多層プリント配線板１０にＩＣチップ９０を載置し、リフローを行うことで、半田バンプ７８Ｐ、７８Ｓを介してプリント配線板の接続パッドとＩＣチップ９０の電極が接続される。この際に、小径の開口７１Ｓの半田バンプ７８Ｓが、大径の開口７１Ｐの半田バンプ７８Ｐと半田量が同じであるため、小径の開口７１Ｓの半田バンプ７８Ｓで未接続が生じず、ＩＣチップ９０と多層プリント配線板１０との接続信頼性を確保することが可能となる。この後、半田バンプ７８Ｄを介してドータボード９４へ取り付ける（図１２）。
第１実施例では、小径の開口７８Ｓの高さの高い半田バンプ７８Ｓをフラット化することで、口径の異なる開口７１Ｓの半田バンプ７１Ｓと大径開口７１Ｐの半田バンプ７８Ｐとを略同じ高さで形成することができる。このため、半田バンプ７８Ｓと半田バンプ７８Ｐと介してＩＣチップ９０を搭載した際に、ＩＣチップの実装歩留まりを高くできるし、ＩＣチップ９０と多層プリント配線板１０との接続信頼性を確保することが可能となる。
更に、第１実施例では、電源用及びアース用の大径開口７１Ｐの半田バンプ７８Ｐはフラッタニングを行わず半円形状を保つことで、ＩＣチップ搭載の際のリフロー時にボイドが抜け易く、半田バンプ内に空気によるボイドが発生しなくなり、高抵抗となり難いので、電源供給に有利である。
また、本実施例によれば、ボール整列用マスク１６の上方に搭載筒１２４を位置させ、該搭載筒１２４から空気を吸引することで半田ボール７７を集合させ、搭載筒１２４又はプリント配線板及びボール整列用マスク１６を水平方向に相対移動させることで、搭載筒１２４直下に集合させた半田ボール７７を、ボール整列用マスク１６の上を移動させ、ボール整列用マスク１６の開口１６ａを介して多層プリント配線板１０の小径開口７１Ｓ及び大径開口７１Ｐへ落下させる。このため、微細な半田ボール７７を確実に多層プリント配線板１０の全ての小径開口７１Ｓ及び大径開口７１Ｐに搭載させることができる。また、半田ボール７７を非接触で移動させるため、スキージを用いる場合とは異なり、半田ボールを傷を付けることなく小径開口７１Ｓ、大径開口７１Ｐに搭載でき、半田バンプ７８Ｓ、７８Ｐの体積を均一にすることができる。更に、吸引力により半田ボールを誘導するため、半田ボールの凝集、付着を防止することができる。均一の高さで体積が大きい半田バンプとなるので、耐冷熱衝撃性が高いばかりでなく、低抵抗な半田バンプとなり電源供給に有利となる。
第１実施例では、小径半田バンプ７８Ｓの高さを３０μｍ、大径半田バンプ７８Ｓの高さを３０μｍに揃えた。１０μｍ以下にすることで、未接続バンプが発生し難くなり、半田バンプの接続信頼性を確保することが容易になる。
[第２実施例]
引き続き、本発明の第２実施例に係る多層プリント配線板及び多層プリント配線板の製造方法について図１５、図１６を参照して説明する。
図１０及び図１１を参照して上述したように、高さの高い小径半田バンプ７８Ｓのみフラット化した。これに対して、第２実施例では、図１５に示すように、大径（Ｄ１＝１０５μｍΦ）の開口７１Ｐに形成された高さの低い大径半田バンプ７８Ｐと、小径（Ｄ２＝８０μｍΦ）の開口７１Ｓに形成された高さの高い半田バンプ７８Ｓとに、平板８０を押し当てることで、小径の開口７１Ｓの高さの高い半田バンプ７８Ｓ、及び、大径の開口７１Ｐの半田バンプ７８Ｐをフラット化し、高さ（Ｈ２≒３０μｍ）を同じにする（図１１）。なお、半田バンプ７８Ｓと半田バンプ７８Ｐは第１実施例と同様に、同一径の半田ボールからなり体積は同一である。
図１６は、全体的にフラット化された小径の開口７１Ｓの半田バンプ７８Ｓと、頂部のみフラット化された大径の開口７１Ｓとを模式体に示す。第２実施例では、全ての半田バンプの高さを均一にできる利点がある。
本発明の第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例に係る多層プリント配線板の断面図である。 図１１に示す多層プリント配線板にＩＣチップを載置した状態を示す断面図である。 第１実施例に係る多層プリント配線板の平面図である。 図１４（Ａ）は、本発明の実施例に係る半田ボール搭載装置の構成を示す構成図であり、図１４（Ｂ）は、図１４（Ａ）の半田ボール搭載装置を矢印Ｂ側から見た矢視図である。 本発明の第２実施例の多層プリント配線板を製造方法を示す工程図である。 第２実施例に係る多層プリント配線板の断面図である。 図１７（Ａ）は、先行技術での径の異なる半田バンプを示す説明図であり、図１７（Ｂ）は、リフロー後の半田バンプを示す説明図である。
符号の説明
３０ 基板
３６ スルーホール
４０ 樹脂充填層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト層
７１Ｓ 小径開口
７１Ｐ 大径開口
７７ 半田ボール
７８Ｓ 小径半田バンプ
７８Ｐ 大径半田バンプ
１００ 半田ボール搭載装置
１２４ 搭載筒（筒部材）

Claims (5)

  1. 少なくとも以下の（ａ）〜（ｄ）行程を備えるバンプを有するプリント配線板の製造方法：
    （ａ）接続パッドを露出させる小径の開口と大径の開口とを有するソルダーレジスト層を形成する工程；
    （ｂ）前記ソルダーレジスト層の小径の開口及び大径の開口に対応する開口部を備えるマスクを用い、該小径の開口及び大径の開口に低融点金属球を搭載する工程；
    （ｃ）リフローを行い前記小径の開口の低融点金属球から高さの高いバンプを、前記大径の開口の低融点金属球から高さの低いバンプを形成する工程；
    （ｄ）前記小径の開口の高さの高いバンプを上方から押さえ、前記大径の開口の高さの低いバンプとほぼ同じ高さにする工程。
  2. 前記（ｂ）工程において、
    前記マスクの上方に、該マスクに対向する開口部を備える筒部材を位置させ、該筒部材で空気を吸引することで、当該筒部材直下の前記マスク上に前記低融点金属球を集合させ、前記筒部材又はプリント配線板及びマスクを水平方向に相対移動させることで、前記筒部材直下に集合させた前記低融点金属球を、前記マスクの開口部を介して前記ソルダーレジスト層の小径の開口及び大径の開口へ落下させることを特徴とする請求項１のプリント配線板の製造方法。
  3. 表面と裏面とを導通するスルーホール導体を有するコア基板に、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホール導体にて接続され、最外層にソルダーレジスト層が設けられ、当該ソルダーレジスト層の開口から露出させた導体層の一部が電子部品を実装するためのパッドを構成し、該パッドに半田バンプが形成されてなる多層のプリント配線板において、
    前記開口は、相対的に小さな径を有する小径の開口と、相対的に大きな径を有する大径の開口とからなり、
    前記小径の開口及び前記大径の開口に形成されている半田バンプが同一体積であり、且つ、前記小径の開口に形成されている半田バンプが平坦化されることで、該小径の開口に形成されている半田バンプと前記大径の開口に形成されている半田バンプとの高さが近似するよう調整されていることを特徴とするプリント配線板。
  4. 前記大径の開口は、プリント配線板の中心側に主として配置され、
    前記小径の開口は、前記中心側の大径の開口の外周側に主として配置されていることを特徴とする請求項３のプリント配線板。
  5. 前記小径の開口に形成されている半田バンプと、前記大径の開口に形成されている半田バンプとの高さの差が１０μｍ以下であることを特徴とする請求項３又は請求項４のプリント配線板。
JP2007556031A 2006-01-27 2007-01-29 プリント配線板及びプリント配線板の製造方法 Expired - Fee Related JP4731574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007556031A JP4731574B2 (ja) 2006-01-27 2007-01-29 プリント配線板及びプリント配線板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006019065 2006-01-27
JP2006019065 2006-01-27
JP2007556031A JP4731574B2 (ja) 2006-01-27 2007-01-29 プリント配線板及びプリント配線板の製造方法
PCT/JP2007/051354 WO2007086551A1 (ja) 2006-01-27 2007-01-29 プリント配線板及びプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007086551A1 JPWO2007086551A1 (ja) 2009-06-25
JP4731574B2 true JP4731574B2 (ja) 2011-07-27

Family

ID=38309328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007556031A Expired - Fee Related JP4731574B2 (ja) 2006-01-27 2007-01-29 プリント配線板及びプリント配線板の製造方法

Country Status (7)

Country Link
US (2) US8087164B2 (ja)
EP (1) EP1978556A1 (ja)
JP (1) JP4731574B2 (ja)
KR (1) KR20080017431A (ja)
CN (2) CN101356642B (ja)
TW (1) TW200742515A (ja)
WO (1) WO2007086551A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171895B (zh) * 2005-06-30 2010-06-23 揖斐电株式会社 印刷线路板
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP5154271B2 (ja) * 2008-03-17 2013-02-27 日本特殊陶業株式会社 はんだバンプを有する配線基板及びその製造方法
US8587129B2 (en) * 2009-07-31 2013-11-19 Stats Chippac Ltd. Integrated circuit packaging system with through silicon via base and method of manufacture thereof
US8410376B2 (en) * 2009-08-28 2013-04-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US20110048775A1 (en) * 2009-08-31 2011-03-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5428667B2 (ja) 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
US7867821B1 (en) * 2009-09-18 2011-01-11 Stats Chippac Ltd. Integrated circuit package system with through semiconductor vias and method of manufacture thereof
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US8604600B2 (en) * 2011-12-30 2013-12-10 Deca Technologies Inc. Fully molded fan-out
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
WO2012127614A1 (ja) * 2011-03-22 2012-09-27 ルネサスエレクトロニクス株式会社 半導体装置
US9236278B2 (en) * 2011-09-23 2016-01-12 Stats Chippac Ltd. Integrated circuit packaging system with a substrate embedded dummy-die paddle and method of manufacture thereof
US8546925B2 (en) * 2011-09-28 2013-10-01 Texas Instruments Incorporated Synchronous buck converter having coplanar array of contact bumps of equal volume
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
US8969191B2 (en) * 2013-07-16 2015-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
JP6320066B2 (ja) * 2014-02-13 2018-05-09 イビデン株式会社 ボール搭載用マスクおよびボール搭載装置
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
CN105530768B (zh) * 2014-09-28 2019-02-05 深南电路有限公司 一种电路板的制作方法及电路板
KR102632351B1 (ko) * 2016-02-05 2024-02-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 기판
CN107318228B (zh) * 2017-08-29 2019-09-06 郑州云海信息技术有限公司 一种印制电路板的制造方法及其制造装置
TWI650048B (zh) * 2017-09-19 2019-02-01 南亞電路板股份有限公司 印刷電路板結構及其形成方法
CN108235591B (zh) * 2018-01-08 2020-08-18 昆山首源电子科技有限公司 5g通讯高频信号板镀金蚀刻工艺
CN110534451A (zh) * 2018-05-25 2019-12-03 唐虞企业股份有限公司 一种导电端子置件设备及其导电端子置件方法
JP7257273B2 (ja) * 2019-06-26 2023-04-13 イビデン株式会社 プリント配線板およびその製造方法
CN113709972A (zh) * 2021-09-27 2021-11-26 合肥移瑞通信技术有限公司 一种电路板及其制造方法、封装件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263449A (ja) * 1994-03-18 1995-10-13 Hitachi Ltd 半導体装置及びその製法
JPH104127A (ja) * 1996-04-16 1998-01-06 Ngk Spark Plug Co Ltd 半田バンプを有する基板の製造方法
JPH11204687A (ja) * 1998-01-19 1999-07-30 Juki Corp バンプ形成方法及びバンプ形成装置
JP2001210749A (ja) * 2000-01-26 2001-08-03 Kyocera Corp バンプ電極付き配線基板およびその製造方法
JP2002151539A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd バンプ形成方法およびその装置

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974436B2 (ja) 1991-02-26 1999-11-10 シチズン時計株式会社 ハンダバンプの形成方法
JP3152834B2 (ja) * 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Industrial Co., Ltd. Gedruckte Leiterplatte und ihre Anordnung
JP2842361B2 (ja) * 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
JPH1013007A (ja) * 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
JP2861965B2 (ja) * 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
SG73469A1 (en) * 1996-11-20 2000-06-20 Ibiden Co Ltd Solder resist composition and printed circuit boards
TW392315B (en) * 1996-12-03 2000-06-01 Nippon Electric Co Boards mounting with chips, mounting structure of chips, and manufacturing method for boards mounting with chips
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
US6100112A (en) * 1998-05-28 2000-08-08 The Furukawa Electric Co., Ltd. Method of manufacturing a tape carrier with bump
US6461953B1 (en) * 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure
US6268114B1 (en) * 1998-09-18 2001-07-31 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming fine-pitched solder bumps
US6746896B1 (en) * 1999-08-28 2004-06-08 Georgia Tech Research Corp. Process and material for low-cost flip-chip solder interconnect structures
JP2001102738A (ja) * 1999-09-30 2001-04-13 Matsushita Electric Ind Co Ltd 電子部品実装半田付け方法
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
JP2001267731A (ja) 2000-01-13 2001-09-28 Hitachi Ltd バンプ付き電子部品の製造方法および電子部品の製造方法
JP2001319992A (ja) * 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2002043467A (ja) * 2000-07-31 2002-02-08 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
US6459150B1 (en) * 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
CN1156204C (zh) * 2000-09-04 2004-06-30 华泰电子股份有限公司 积体电路基板柱状凸块成型方法
US6596618B1 (en) * 2000-12-08 2003-07-22 Altera Corporation Increased solder-bump height for improved flip-chip bonding and reliability
US6910812B2 (en) * 2001-05-15 2005-06-28 Peregrine Semiconductor Corporation Small-scale optoelectronic package
JP2003188508A (ja) * 2001-12-18 2003-07-04 Toshiba Corp プリント配線板、面実装形回路部品および回路モジュール
US6940176B2 (en) * 2002-05-21 2005-09-06 United Microelectronics Corp. Solder pads for improving reliability of a package
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
JP4181510B2 (ja) * 2003-02-28 2008-11-19 日本特殊陶業株式会社 樹脂製配線基板
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
WO2006013742A1 (ja) * 2004-08-04 2006-02-09 Ibiden Co., Ltd. 半田ボール搭載方法及び半田ボール搭載装置
US7405474B1 (en) * 2004-10-12 2008-07-29 Cypress Semiconductor Corporation Low cost thermally enhanced semiconductor package
US7215026B2 (en) * 2005-04-14 2007-05-08 Samsung Electonics Co., Ltd Semiconductor module and method of forming a semiconductor module
KR100702969B1 (ko) * 2005-04-19 2007-04-03 삼성전자주식회사 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
WO2006126621A1 (ja) 2005-05-23 2006-11-30 Ibiden Co., Ltd. プリント配線板
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP5021472B2 (ja) * 2005-06-30 2012-09-05 イビデン株式会社 プリント配線板の製造方法
CN101171895B (zh) * 2005-06-30 2010-06-23 揖斐电株式会社 印刷线路板
US7566650B2 (en) * 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
DE102005055280B3 (de) * 2005-11-17 2007-04-12 Infineon Technologies Ag Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
US20070145104A1 (en) * 2005-12-28 2007-06-28 Mengzhi Pang System and method for advanced solder bumping using a disposable mask
US7517788B2 (en) * 2005-12-29 2009-04-14 Intel Corporation System, apparatus, and method for advanced solder bumping
US20070155154A1 (en) * 2005-12-29 2007-07-05 Mengzhi Pang System and method for solder bumping using a disposable mask and a barrier layer
DE102006001767B4 (de) * 2006-01-12 2009-04-30 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
US7472473B2 (en) * 2006-04-26 2009-01-06 Ibiden Co., Ltd. Solder ball loading apparatus
US7823762B2 (en) 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263449A (ja) * 1994-03-18 1995-10-13 Hitachi Ltd 半導体装置及びその製法
JPH104127A (ja) * 1996-04-16 1998-01-06 Ngk Spark Plug Co Ltd 半田バンプを有する基板の製造方法
JPH11204687A (ja) * 1998-01-19 1999-07-30 Juki Corp バンプ形成方法及びバンプ形成装置
JP2001210749A (ja) * 2000-01-26 2001-08-03 Kyocera Corp バンプ電極付き配線基板およびその製造方法
JP2002151539A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd バンプ形成方法およびその装置

Also Published As

Publication number Publication date
CN101888747A (zh) 2010-11-17
TW200742515A (en) 2007-11-01
CN101888747B (zh) 2012-09-05
KR20080017431A (ko) 2008-02-26
US20080302560A1 (en) 2008-12-11
US8087164B2 (en) 2012-01-03
CN101356642B (zh) 2010-09-01
CN101356642A (zh) 2009-01-28
WO2007086551A1 (ja) 2007-08-02
EP1978556A1 (en) 2008-10-08
US20120031659A1 (en) 2012-02-09
JPWO2007086551A1 (ja) 2009-06-25
US9480170B2 (en) 2016-10-25
TWI330512B (ja) 2010-09-11

Similar Documents

Publication Publication Date Title
JP4731574B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4666399B2 (ja) プリント配線板の製造方法
JP4679587B2 (ja) プリント配線板の製造方法
US8003896B2 (en) Multi-layer printed wiring board and manufacturing method thereof
JP2010206192A (ja) プリント配線板の製造方法及びプリント配線板
JP2010206169A (ja) プリント配線板の製造方法
JP2010206193A (ja) プリント配線板の製造方法及びプリント配線板
JP4022405B2 (ja) 半導体チップ実装用回路基板
JP4679588B2 (ja) プリント配線板の製造方法
JP2010206170A (ja) プリント配線板
JP4376891B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees