JP4731574B2 - プリント配線板及びプリント配線板の製造方法 - Google Patents
プリント配線板及びプリント配線板の製造方法 Download PDFInfo
- Publication number
- JP4731574B2 JP4731574B2 JP2007556031A JP2007556031A JP4731574B2 JP 4731574 B2 JP4731574 B2 JP 4731574B2 JP 2007556031 A JP2007556031 A JP 2007556031A JP 2007556031 A JP2007556031 A JP 2007556031A JP 4731574 B2 JP4731574 B2 JP 4731574B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- diameter
- small
- solder
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 196
- 239000010410 layer Substances 0.000 claims description 69
- 239000000758 substrate Substances 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 229920005989 resin Polymers 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 18
- 238000002844 melting Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 14
- 230000008018 melting Effects 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 239000000243 solution Substances 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 239000003054 catalyst Substances 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 238000006748 scratching Methods 0.000 description 2
- 230000002393 scratching effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910000029 sodium carbonate Inorganic materials 0.000 description 2
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- TXUICONDJPYNPY-UHFFFAOYSA-N (1,10,13-trimethyl-3-oxo-4,5,6,7,8,9,11,12,14,15,16,17-dodecahydrocyclopenta[a]phenanthren-17-yl) heptanoate Chemical compound C1CC2CC(=O)C=C(C)C2(C)C2C1C1CCC(OC(=O)CCCCCC)C1(C)CC2 TXUICONDJPYNPY-UHFFFAOYSA-N 0.000 description 1
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910018104 Ni-P Inorganic materials 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 229910018536 Ni—P Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910021626 Tin(II) chloride Inorganic materials 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- NRTDAKURTMLAFN-UHFFFAOYSA-N potassium;gold(3+);tetracyanide Chemical compound [K+].[Au+3].N#[C-].N#[C-].N#[C-].N#[C-] NRTDAKURTMLAFN-UHFFFAOYSA-N 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000012279 sodium borohydride Substances 0.000 description 1
- 229910000033 sodium borohydride Inorganic materials 0.000 description 1
- 239000001509 sodium citrate Substances 0.000 description 1
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 1
- SUKJFIGYRHOWBL-UHFFFAOYSA-N sodium hypochlorite Chemical compound [Na+].Cl[O-] SUKJFIGYRHOWBL-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000001119 stannous chloride Substances 0.000 description 1
- 235000011150 stannous chloride Nutrition 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01084—Polonium [Po]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
- Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
- Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
この発明は、ICチップ実装用のビルドアップ多層配線板から成るパッケージ基板に好適に用い得るプリント配線板及びプリント配線板の製造方法に関する。
パッケージ基板とICチップとの電気接続のために半田バンプが用いられている。半田バンプは、以下の工程により形成されている。
(1)パッケージ基板に形成された接続パッドにフラックスを印刷する工程。
(2)フラックスの印刷された接続パッドに、半田ボールを搭載する工程。
(3)リフローを行い半田ボールから半田バンプを形成する工程。
パッケージ基板に半田バンプを形成した後、半田バンプ上にICチップを載置し、リフローにより半田バンプとICチップのパッド(端子)とを接続することで、パッケージ基板にICチップを実装している。上述した半田ボールを接続パッドに搭載する工程では、例えば、特開2001−267731号に示されているボール整列用マスクとスキージを併用する印刷技術が用いられている。
特開2001−267731号
(1)パッケージ基板に形成された接続パッドにフラックスを印刷する工程。
(2)フラックスの印刷された接続パッドに、半田ボールを搭載する工程。
(3)リフローを行い半田ボールから半田バンプを形成する工程。
パッケージ基板に半田バンプを形成した後、半田バンプ上にICチップを載置し、リフローにより半田バンプとICチップのパッド(端子)とを接続することで、パッケージ基板にICチップを実装している。上述した半田ボールを接続パッドに搭載する工程では、例えば、特開2001−267731号に示されているボール整列用マスクとスキージを併用する印刷技術が用いられている。
しかしながら、小径の半田ボールは砂粒よりも小さくなり、特開2001−267731号でのボール整列用マスクとスキージを併用する方法では、スキージで半田ボールが変形して、半田バンプの高さのばらつきが出て品質が低下しする。即ち、半田ボールが小径化すると、表面積に対する重量比が小さくなり、分子間力による半田ボールの吸着現象が生じる。従来技術では、凝集しやすい半田ボールをスキージを接触させて送るため、半田ボールを傷つけ一部に欠けが生じる。半田ボールの一部が欠けると、各接続パッド上で半田バンプの体積が異なるようになるので、上述したように半田バンプの高さにばらつきが生じる。
また、ICチップの高速化に伴い、電源線、アース線を構成するバンプは、大電流を流しうるように、大径化が求められ、一方、ICチップの高集積化に伴い、信号線を構成するパッド、バンプは、小径化が求められている。このため、本出願人は、図17(A)に示すように、電源、アース用として、ソルダーレジスト層70の大径の開口71Pに大径開口半田バンプ78P(半田体積大)を設け、信号線用として、小径の開口71Sに小径開口半田バンプ71S(半田体積小)を設けることを検討した。しかしながら、図17(A)に示す構成では、ICチップを実装した際に、図17(B)に示すように小径開口半田バンプ78Sを構成する半田が、ICチップ90のパッド92側に流れ出て、ICチップのパッド92とプリント配線板のパッド158との間で断線が生じることが分かった。
本発明の目的の1つは、ソルダーレジストの開口径が異なる接続パッド(ソルダーレジスト層から露出している大きさが異なる導体回路)にバンプを略同じ高さに形成することができるプリント配線板及びプリント配線板の製造方法を提供することにある。
また、実装性歩留まり、実装後の接続信頼性の高いプリント配線板及びプリント配線板の製造方法を提供することを目的とする。
また、実装性歩留まり、実装後の接続信頼性の高いプリント配線板及びプリント配線板の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1のバンプを有するプリント配線板の製造方法は、少なくとも以下の(a)〜(d)行程を備えることを技術的特徴とする:
(a)接続パッドを露出させる小径の開口と大径の開口とを有するソルダーレジスト層を形成する工程;
(b)前記ソルダーレジスト層の小径の開口及び大径の開口に対応する開口部を備えるマスクを用い、該小径の開口及び大径の開口に低融点金属球を搭載する工程;
(c)リフローを行い前記小径の開口の低融点金属球から高さの高いバンプを、前記大径の開口の低融点金属球から高さの低いバンプを形成する工程;
(d)前記小径の開口の高さの高いバンプを上方から押さえ、前記大径の開口の高さの低いバンプとほぼ同じ高さにする工程。
(a)接続パッドを露出させる小径の開口と大径の開口とを有するソルダーレジスト層を形成する工程;
(b)前記ソルダーレジスト層の小径の開口及び大径の開口に対応する開口部を備えるマスクを用い、該小径の開口及び大径の開口に低融点金属球を搭載する工程;
(c)リフローを行い前記小径の開口の低融点金属球から高さの高いバンプを、前記大径の開口の低融点金属球から高さの低いバンプを形成する工程;
(d)前記小径の開口の高さの高いバンプを上方から押さえ、前記大径の開口の高さの低いバンプとほぼ同じ高さにする工程。
また、請求項3のプリント配線板では、表面と裏面とを導通するスルーホール導体を有するコア基板に、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホール導体にて接続され、最外層にソルダーレジスト層が設けられ、当該ソルダーレジスト層の開口から露出させた導体層の一部が電子部品を実装するためのパッドを構成し、該パッドに半田バンプが形成されてなる多層のプリント配線板において、
前記開口は、相対的に小さな径を有する小径の開口と、相対的に大きな径を有する大径の開口とからなり、
前記小径の開口及び前記大径の開口に形成されている半田バンプが同一体積であり、且つ、前記小径の開口に形成されている半田バンプが平坦化されることで、該小径の開口に形成されている半田バンプと前記大径の開口に形成されている半田バンプとの高さが近似するよう調整されていることを技術的特徴とする。
前記開口は、相対的に小さな径を有する小径の開口と、相対的に大きな径を有する大径の開口とからなり、
前記小径の開口及び前記大径の開口に形成されている半田バンプが同一体積であり、且つ、前記小径の開口に形成されている半田バンプが平坦化されることで、該小径の開口に形成されている半田バンプと前記大径の開口に形成されている半田バンプとの高さが近似するよう調整されていることを技術的特徴とする。
請求項1では、マスクを用い、ソルダーレジスト層の大径の開口及び小径の開口に低融点金属球を搭載する。リフローを行いソルダーレジスト層の小径の開口で低融点金属球から高さの高いバンプを、ソルダーレジスト層の大径の開口で低融点金属球から高さの低いバンプを形成する。その後、小径の開口の高さの高いバンプを上方から押さえ、大径の開口の高さの低いバンプとほぼ同じ高さにする。このため、接続パッドを露出させるためのソルダーレジスト開口径が異なっていても、バンプを略同じ高さで形成でき、また、小径の開口のバンプが、大径の開口のバンプと低融点金属量が同じであるため、小径の開口のバンプと大径の開口のバンプと介してICチップを搭載した際に、小径の開口のバンプで未接続が生じず、ICチップとプリント配線板との接続信頼性を確保することが可能となる。
請求項2では、マスクの上方に筒部材を位置させ、該筒部材の開口部から空気を吸引することで低融点金属球を集合させ、筒部材又はプリント配線板及びマスクを水平方向に相対移動させることで、筒部材直下に集合させた低融点金属球を移動させ、マスクの開口部を介してソルダーレジスト層の小径の開口及び大径の開口へ落下させる。このため、微細な低融点金属球を確実にソルダーレジスト層の全ての開口に搭載させることができる。また、低融点金属球を非接触で移動させるため、スキージを用いる場合とは異なり、低融点金属球に傷を付けることなく小径の開口及び大径の開口に搭載でき、バンプの高さを均一にすることができる。更に、ビルドアップ多層配線板の様に、表面に起伏の多いプリント配線板でも低融点金属球を開口に適切に載置させることができる。
請求項3のプリント配線板では、ソルダーレジスト開口径が異なっていても、小径の開口に形成される半田バンプを平坦化することで、同一体積で小径の開口の半田バンプと大径の開口の半田バンプとの高さを近似させ、また、小径の開口の半田バンプが、大径の開口の半田バンプと同一体積であるため、小径の開口の半田バンプと大径の開口の半田バンプと介してICチップを搭載した際に、小径の開口の半田バンプで未接続が生じず、ICチップとプリント配線板との接続信頼性を確保することが可能となる。
請求項4のプリント配線板では、電源線、アース用のパッドを大径の開口に形成し、プリント配線板の中心側に主として配置することで配線長さを短くし、抵抗値を下げることで、瞬時に消費電力が増大した際の電圧降下を小さくし、ICチップの誤動作を防ぐ。更に、フラッタニングを行わないで半円形状を保つことで、ICチップ搭載の際のリフロー時にボイドが抜け易く、ボイドにより抵抗値が高くなるのを防ぐことができる。一方、信号用のパッドを小径の開口に形成することで、配線密度を高めると共に、該小径の開口を、中心側の大径の開口の外周側に主として配置されていることで、大径の開口の形成された部位に対応する開口部を有するフラッタニング用の板材で、該小径の開口の半田バンプを平坦化し、同一体積で小径の開口の半田バンプを大径の開口の半田バンプとを高さに近似させ、接続信頼性を確保する。
請求項5のプリント配線板では、ソルダーレジスト開口径が異なっていても、小径の開口に形成される半田バンプを平坦化することで、同一体積で小径の開口の半田バンプと大径の開口の半田バンプとの高さを10μmに近似させ、また、小径の開口の半田バンプが、大径の開口の半田バンプと同一体積であるため、小径の開口の半田バンプと大径の開口の半田バンプと介してICチップを搭載した際に、小径の開口の半田バンプで未接続が生じず、ICチップとプリント配線板との接続信頼性を確保することが可能となる。
[第1実施例]
[半田ボール搭載装置]
多層プリント配線板の接続パッド上に微少(直径200μm未満)な半田ボール77を搭載する半田ボール搭載装置について、図14を参照して説明する。
図14(A)は、本発明の一実施例に係る半田ボール搭載装置の構成を示す構成図であり、図14(B)は、図14(A)の半田ボール搭載装置を矢印B側から見た矢視図である。
[半田ボール搭載装置]
多層プリント配線板の接続パッド上に微少(直径200μm未満)な半田ボール77を搭載する半田ボール搭載装置について、図14を参照して説明する。
図14(A)は、本発明の一実施例に係る半田ボール搭載装置の構成を示す構成図であり、図14(B)は、図14(A)の半田ボール搭載装置を矢印B側から見た矢視図である。
半田ボール搭載装置100は、多層プリント配線板10を位置決め保持するXYθ吸引テーブル114と、該XYθ吸引テーブル114を昇降する上下移動軸112と、多層プリント配線板の接続パッドに対応する開口を備えるボール整列用マスク16と、半田ボールを誘導する搭載筒(筒部材)124と、搭載筒124に負圧を与える吸引ボックス126と、余剰の半田ボールを回収するためのボール除去筒161と、該ボール除去筒161に負圧を与える吸引ボックス166と、回収した半田ボールを保持するボール除去吸引装置168と、ボール整列用マスク16をクランプするマスククランプ144と、搭載筒124及びボール除去筒161をX方向へ送るX方向移動軸140と、X方向移動軸140を支持する移動軸支持ガイド142と、多層プリント配線板10を撮像するためのアライメントカメラ146と、搭載筒124下にある半田ボールの残量を検出する残量検出センサ118と、残量検出センサ118により検出された残量に基づき半田ボールを搭載筒124側へ供給する半田ボール供給装置122と、を備える。
次に、本発明の第1実施例に係る多層プリント配線板10の構成について、図1〜図13を参照して説明する。図11は、該多層プリント配線板10の断面図を示している。図12は、図11に示す多層プリント配線板10にICチップ90を取り付け、ドータボード94へ載置した状態を示している。図13は、ICチップを取り付ける前の多層プリント配線板10の平面図を示している。ここで、図11及び図12では、図13に示されている半田バンプ78P、半田バンプ78Sの数を削減して模式的に表している。なお、実際のパッケージ基板では、数百の半田バンプ78P、半田バンプ78Sが設けられる。
図11に示すように、多層プリント配線板10では、コア基板30の表面に導体回路34が形成されている。コア基板30の表面と裏面とはスルーホール36を介して接続されている。コア基板30上に、バイアホール60及び導体回路58の形成された層間樹脂絶縁層50と、バイアホール160及び導体回路158の形成された層間樹脂絶縁層150とが配設されている。該バイアホール160及び導体回路158の上層にはソルダーレジスト層70が形成されている。ソルダーレジスト層70には、大径(D1=直径105μm)の開口71Pと、小径(D2=直径80μm)の開口71Sとが形成され、大径開口71Pのパッド73Pには電源用、アース用の半田バンプ78Pが配置され、小径開口71Sのパッド73Sには、信号用の半田バンプ78Sが設けられている。電源用、アース用の半田バンプ78Pと信号用の半田バンプ78Sとは同体積となるように後述するように同一容量の半田ボールから構成される。そして、大径開口半田バンプ78Pの高さH1は30μm程度に、小径開口半田バンプ78Sの高さH2は、フラッタニングを行うことで、大径開口半田バンプ78Pの高さと同じ30μm程度に設定されている。電源用、アース用の大径開口半田バンプ78Pは、配線距離が短くなるように多層プリント配線板の中央寄りに多く配置され、信号用の小径開口半田バンプ78Sは、相対的に外寄りに大径開口半田バンプ78Pの外周側に配置される。多層プリント配線板の下面側には、該ソルダーレジスト層70の開口71を介して半田バンプ78Dが形成されている。なお、図11では、ソルダーレジストの開口は導体回路158の一部を露出するよう形成されているが、バイアホール160のみ、或いは、バイアホール160と導体回路158の一部を含むように開口を形成してもよい。
図12中に示すように、多層プリント配線板10の上面側の電源用、アース用大径開口半田バンプ78Pは、ICチップ90の電源用、アース用電極92Pへ接続され、信号用小径開口半田バンプ78Sは、信号用電極92Sに接続される。一方、下面側の半田バンプ78Dは、ドータボード94のランド96へ接続されている。
ICチップ取り付け前の多層プリント配線板の平面図である図13に示すように、第1実施例の多層プリント配線板10では、電源線、アース用のパッド73Pを大径の開口71Pに形成し、多層プリント配線板10の中心側(点線PL内の領域)に主として配置することで、ICチップ90からドータボード94までの配線長さを短くし、抵抗値を下げる。これにより、ICチップ90で瞬時に消費電力が増大した際の供給電圧の降下を小さくし、ICチップ90の誤動作を防ぐ。一方、点線PLの外周で、破線SLで示す領域内に配置される信号用のパッド73Sを小径の開口71Sに形成することで、配線密度を高める。
ICの高集積化に伴い、パッケージ基板の信号線用のソルダーレジスト開口は更に小径化、狭ピッチ化が求められている。反対に、ICチップの瞬間的な消費電力の増大に対応し得るように、パッケージ基板の電源線、アース線用の半田バンプは、極端な小径化が望まれない。即ち、半田合金から成る半田バンプを小径化すると抵抗値が高くなり、瞬間的に消費電力が増大した際に電圧降下が生じて、ICチップでの誤動作の原因となる。この相反する要求への対応法として、信号線用のソルダーレジスト開口を小径化し、電源・アース用の半田バンプは小径化しない。
引き続き、図11を参照して上述した多層プリント配線板10の製造方法について図1〜図6を参照して説明する。
(1)厚さ0.2〜0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板30の両面に5〜250μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図1(A))。まず、この銅張積層板をドリル削孔して通孔33を穿設し(図1(B))、無電解めっき処理および電解めっき処理を施し、スルーホール36の側壁導体層36bを形成した(図1(C))。
(1)厚さ0.2〜0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる絶縁性基板30の両面に5〜250μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図1(A))。まず、この銅張積層板をドリル削孔して通孔33を穿設し(図1(B))、無電解めっき処理および電解めっき処理を施し、スルーホール36の側壁導体層36bを形成した(図1(C))。
(2)スルーホール36を形成した基板30を水洗いし、乾燥した後、NaOH(10g/l)、NaClO2 (40g/l)、Na3 PO4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH4 (6g/l)を含む水溶液を還元浴とする還元処理を行い、スルーホール36の側壁導体層36b及び表面に粗化面36αを形成する(図1(D))。
(3)次に、平均粒径10μmの銅粒子を含む充填剤37(タツタ電線製の非導電性穴埋め銅ペースト、商品名:DDペースト)を、スルーホール36へスクリーン印刷によって充填し、乾燥、硬化させる(図2(A))。これは、スルーホール部分に開口を設けたマスクを載置した基板上に、印刷法にて塗布することによりスルーホールに充填させ、充填後、乾燥、硬化させる。
引き続き、スルーホール36からはみ出した充填剤37を、#600のベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により除去し、さらにこのベルトサンダー研磨による傷を取り除くためのバフ研磨を行い、基板30の表面を平坦化する(図2(B)参照)。このようにして、スルーホール36の側壁導体層36bと樹脂充填剤37とが粗化層36αを介して強固に密着した基板30を得る。
(4)前記(3)で平坦化した基板30表面に、パラジウム触媒(アトテック製)を付与し、無電解銅めっきを施すことにより、厚さ0.6μmの無電解銅めっき膜23を形成する(図2(C)参照)。
(5)ついで、以下の条件で電解銅めっきを施し、厚さ15μmの電解銅めっき膜24を形成し、導体回路34となる部分の厚付け、およびスルーホール36に充填された充填剤37を覆う蓋めっき層(スルーホールランド)となる部分を形成する(図2(D))。
〔電解めっき水溶液〕
硫酸 180 g/l
硫酸銅 80 g/l
添加剤(アトテックジャパン製、商品名:カパラシドGL)
1 ml/l
〔電解めっき条件〕
電流密度 1A/dm2
時間 70分
温度 室温
〔電解めっき水溶液〕
硫酸 180 g/l
硫酸銅 80 g/l
添加剤(アトテックジャパン製、商品名:カパラシドGL)
1 ml/l
〔電解めっき条件〕
電流密度 1A/dm2
時間 70分
温度 室温
(6)導体回路および蓋めっき層となる部分を形成した基板30の両面に、市販の感光性ドライフィルムを張り付け、マスクを載置して、100mJ/cm2 で露光、0.8%炭酸ナトリウムで現像処理し、厚さ15μmのエッチングレジスト25を形成する(図2(E)参照)。
(7)そして、エッチングレジスト25を形成してない部分のめっき膜23,24と銅箔32を、塩化第2銅を主成分とするエッチング液にて溶解除去し、さらに、エッチングレジスト25を5%KOHで剥離除去して、独立した導体回路34、および、充填剤37を覆う蓋めっき層36aを形成する(図3(A)参照)。
(8)次に、導体回路34および充填剤37を覆う蓋めっき層36aの表面にCu−Ni−P合金からなる厚さ2.5μmの粗化層(凹凸層)34βを形成し、さらにこの粗化層34βの表面に厚さ0.3μmのSn層を形成した(図3(B)参照、但し、Sn層については図示しない)。
(9)基板の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルム(味の素社製:商品名;ABF−45SH)50γを基板上に載置し、圧力0.45MPa、温度80℃、圧着時間10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層50を形成した(図3(C))。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度67Pa、圧力0.47MPa、温度85℃、圧着時間60秒の条件で本圧着し、その後、170℃で40分間熱硬化させた。
(10)次に、波長10.4μmのCO2 ガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅3〜30μ秒、マスクの貫通孔の径1.0〜5.0mm、1〜3ショットの条件で層間樹脂絶縁層50にバイアホール用開口51を形成した(図3(D))。
(11)バイアホール用開口51を形成した基板を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬し、層間樹脂絶縁層50の表面に存在する粒子を除去することにより、バイアホール用開口51の内壁を含む層間樹脂絶縁層50の表面に粗化面50αを形成した(図4(A))。
(12)次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いした。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム(PbCl2 )と塩化第一スズ(SnCl2 )とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム(PbCl2 )と塩化第一スズ(SnCl2 )とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
(13)次に、上村工業社製の無電解銅めっき水溶液(スルカップPEA)中に、触媒を付与した基板を浸漬して、粗面全体に厚さ0.3〜3.0μmの無電解銅めっき膜を形成し、バイアホール用開口51の内壁を含む層間樹脂絶縁層50の表面に無電解銅めっき膜52が形成された基板を得た(図4(B))。
〔無電解めっき条件〕
34℃の液温度で45分
〔無電解めっき条件〕
34℃の液温度で45分
(14)無電解銅めっき膜52が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、110mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、厚さ25μmのめっきレジスト54を設けた。ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト54非形成部に、厚さ15μmの電解銅めっき膜56を形成した(図4(C))。
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 70 分
温度 22±2 ℃
〔電解めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
添加剤 19.5 ml/l
(アトテックジャパン社製、カパラシドGL)
〔電解めっき条件〕
電流密度 1 A/dm2
時間 70 分
温度 22±2 ℃
(15)さらに、めっきレジスト54を5%KOHで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路58及びバイアホール60とした(図4(D))。
(16)ついで、上記(4)と同様の処理を行い、導体回路58及びバイアホール60の表面に粗化面58αを形成した。下層の導体回路58の厚みは15μmの厚みであった(図5(A))。ただし、下層の導体回路の厚みは、5〜25μmの間で形成してもよい。
(17)上記(9)〜(16)の工程を繰り返すことにより、さらに上層の導体回路158、バイアホール160を有する層間絶縁層150を形成し、多層配線板を得た(図5(B))。
(18)次に、多層配線基板の両面に、市販のソルダーレジスト組成物70を20μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層70に密着させて1000mJ/cm2 の紫外線で露光し、DMTG溶液で現像処理し、上面側に大径(D1=105μmΦ)の開口71Pと、小径(D2=80μmΦ)の開口71S、下面側に直径200μmの開口71を形成し、大径の開口71Pに導体回路158の一部を露出させて成る大径のパッド73Pを、小径の開口71Sに導体回路158の一部を露出させて成る小径のパッド73Sを設けた(図5(C))。
そして、さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが15〜25μmのソルダーレジストパターン層を形成した。
そして、さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが15〜25μmのソルダーレジストパターン層を形成した。
(19)次に、ソルダーレジスト層70を形成した基板を、塩化ニッケル(2.3×10-1mol/l)、次亜リン酸ナトリウム(2.8×10-1mol/l)、クエン酸ナトリウム(1.6×10-1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口部71、71S、71Pに厚さ5μmのニッケルめっき層72を形成した。さらに、その基板をシアン化金カリウム(7.6×10-3mol/l)、塩化アンモニウム(1.9×10-1mol/l)、クエン酸ナトリウム(1.2×10-1mol/l)、次亜リン酸ナトリウム(1.7×10-1mol/l)を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に、厚さ0.03μmの金めっき層74を形成した(図5(D))。ニッケル−金層以外にも、スズ、貴金属層(金、銀、パラジウム、白金など)の単層を形成してもよい。
(20)半田ボール搭載工程
引き続き、図14を参照して上述した半田ボール搭載装置100による多層プリント配線板10への半田ボールの搭載工程について図6〜図8を参照して説明する。
(I)多層プリント配線板の位置認識、補正
図6(A)に示すように多層プリント配線板10のアライメントマーク34Mをアライメントカメラ146により認識し、ボール整列用マスク16に対して多層プリント配線板10の位置をXYθ吸引テーブル114によって補正する。即ち、ボール整列用マスク16の開口16aがそれぞれ多層プリント配線板10の小径開口71S及び大径開口71Pに対応するように位置調整する。
引き続き、図14を参照して上述した半田ボール搭載装置100による多層プリント配線板10への半田ボールの搭載工程について図6〜図8を参照して説明する。
(I)多層プリント配線板の位置認識、補正
図6(A)に示すように多層プリント配線板10のアライメントマーク34Mをアライメントカメラ146により認識し、ボール整列用マスク16に対して多層プリント配線板10の位置をXYθ吸引テーブル114によって補正する。即ち、ボール整列用マスク16の開口16aがそれぞれ多層プリント配線板10の小径開口71S及び大径開口71Pに対応するように位置調整する。
(II)半田ボール供給
図6(B)に示すように半田ボール供給装置122から半田ボール77(直径75μm、Sn63Pb37(日立金属社製))を搭載筒124側へ定量供給する。なお、予め搭載筒内に供給しておいても良い。実施例では、半田ボールにSn/Pb半田を用いたが、SnとAg、Cu、In、Bi、Zn等の群から選ばれるPbフリー半田であってもよい。
図6(B)に示すように半田ボール供給装置122から半田ボール77(直径75μm、Sn63Pb37(日立金属社製))を搭載筒124側へ定量供給する。なお、予め搭載筒内に供給しておいても良い。実施例では、半田ボールにSn/Pb半田を用いたが、SnとAg、Cu、In、Bi、Zn等の群から選ばれるPbフリー半田であってもよい。
(III)半田ボール搭載
図7(A)に示すように、ボール整列用マスク16の上方に、該ボール整列用マスクとの所定のクリアランス(例えば、ボール径の0.5〜4倍)を保ち搭載筒124を位置させ、吸引部124bから空気を吸引することで、搭載筒とプリント配線板間の隙間の流速を5m/sec〜35m/secにして、当該搭載筒124の開口部124A直下のボール整列用マスク16上に半田ボール77を集合させた。
図7(A)に示すように、ボール整列用マスク16の上方に、該ボール整列用マスクとの所定のクリアランス(例えば、ボール径の0.5〜4倍)を保ち搭載筒124を位置させ、吸引部124bから空気を吸引することで、搭載筒とプリント配線板間の隙間の流速を5m/sec〜35m/secにして、当該搭載筒124の開口部124A直下のボール整列用マスク16上に半田ボール77を集合させた。
その後、図7(B)、図8(A)、並び、図14(B)及び図14(A)に示す多層プリント配線板10のY軸沿って並べられた搭載筒124を、X方向移動軸140を介してX軸に沿って水平方向へ送る。これにより、ボール整列用マスク16の上に集合させた半田ボール77を、搭載筒124の移動に伴い移動させ、ボール整列用マスク16の開口16aを介して多層プリント配線板10の小径開口71S及び大径開口71Pへ落下、搭載させて行く。これにより、半田ボール77が多層プリント配線板10側の全接続パッド上に順次整列される。
ここでは、搭載筒124を移動させたが、この代わりに、搭載筒124を固定した状態で、多層プリント配線板10及びボール整列用マスク16を移動させ、搭載筒124直下にに集合させた半田ボール77を、ボール整列用マスク16の開口16aを介して多層プリント配線板10の小径開口71S及び大径開口71Pへ搭載させることも可能である。
(IV)付着半田ボール除去
図8(B)に示すように、搭載筒124により余剰の半田ボール77をボール整列用マスク16上に開口16aの無い位置まで誘導した後、ボール除去筒161により吸引除去する。
図8(B)に示すように、搭載筒124により余剰の半田ボール77をボール整列用マスク16上に開口16aの無い位置まで誘導した後、ボール除去筒161により吸引除去する。
(21)この後、230℃でリフローすることにより上面の半田ボール77を溶融し、大径の開口71Pの半田ボール77から高さの低い(H1≒30μm:ソルダーレジスト層の表面から突出している高さ)の大径開口半田バンプ78Pを、小径の開口71Sの半田ボール77から高さの高い(H3≒40μm:ソルダーレジスト層の表面から突出している高さ)の小径開口半田バンプ78Sを、下面に半田バンプ78Dを形成した(図9)。
(22)そして、図10に示すように大径開口半田バンプ部に相当する位置に開口80Aを有する平板80を押し当てることで、小径の開口71Sの高さの高い半田バンプ78Sをフラット化し、大径の開口71Pの半田バンプ78Pの高さ(H1≒30μm)と同じ高さに(H2≒30μm)にする(図11)。この平板80は加熱しても良い。
第1実施例では、小径の開口71Sを、中心側の大径の開口71Pの外周側に主として配置することで、大径の開口71Pの形成された部位に対応する開口80Aを有するフラッタニング用の平板80で、該小径の開口71Sの半田バンプを平坦化し、同一体積で小径の開口71Sの半田バンプ78Sを大径の開口71Pの半田バンプ78Pとを高さに近似させることができる。
多層プリント配線板10にICチップ90を載置し、リフローを行うことで、半田バンプ78P、78Sを介してプリント配線板の接続パッドとICチップ90の電極が接続される。この際に、小径の開口71Sの半田バンプ78Sが、大径の開口71Pの半田バンプ78Pと半田量が同じであるため、小径の開口71Sの半田バンプ78Sで未接続が生じず、ICチップ90と多層プリント配線板10との接続信頼性を確保することが可能となる。この後、半田バンプ78Dを介してドータボード94へ取り付ける(図12)。
第1実施例では、小径の開口78Sの高さの高い半田バンプ78Sをフラット化することで、口径の異なる開口71Sの半田バンプ71Sと大径開口71Pの半田バンプ78Pとを略同じ高さで形成することができる。このため、半田バンプ78Sと半田バンプ78Pと介してICチップ90を搭載した際に、ICチップの実装歩留まりを高くできるし、ICチップ90と多層プリント配線板10との接続信頼性を確保することが可能となる。
更に、第1実施例では、電源用及びアース用の大径開口71Pの半田バンプ78Pはフラッタニングを行わず半円形状を保つことで、ICチップ搭載の際のリフロー時にボイドが抜け易く、半田バンプ内に空気によるボイドが発生しなくなり、高抵抗となり難いので、電源供給に有利である。
また、本実施例によれば、ボール整列用マスク16の上方に搭載筒124を位置させ、該搭載筒124から空気を吸引することで半田ボール77を集合させ、搭載筒124又はプリント配線板及びボール整列用マスク16を水平方向に相対移動させることで、搭載筒124直下に集合させた半田ボール77を、ボール整列用マスク16の上を移動させ、ボール整列用マスク16の開口16aを介して多層プリント配線板10の小径開口71S及び大径開口71Pへ落下させる。このため、微細な半田ボール77を確実に多層プリント配線板10の全ての小径開口71S及び大径開口71Pに搭載させることができる。また、半田ボール77を非接触で移動させるため、スキージを用いる場合とは異なり、半田ボールを傷を付けることなく小径開口71S、大径開口71Pに搭載でき、半田バンプ78S、78Pの体積を均一にすることができる。更に、吸引力により半田ボールを誘導するため、半田ボールの凝集、付着を防止することができる。均一の高さで体積が大きい半田バンプとなるので、耐冷熱衝撃性が高いばかりでなく、低抵抗な半田バンプとなり電源供給に有利となる。
第1実施例では、小径半田バンプ78Sの高さを30μm、大径半田バンプ78Sの高さを30μmに揃えた。10μm以下にすることで、未接続バンプが発生し難くなり、半田バンプの接続信頼性を確保することが容易になる。
[第2実施例]
引き続き、本発明の第2実施例に係る多層プリント配線板及び多層プリント配線板の製造方法について図15、図16を参照して説明する。
図10及び図11を参照して上述したように、高さの高い小径半田バンプ78Sのみフラット化した。これに対して、第2実施例では、図15に示すように、大径(D1=105μmΦ)の開口71Pに形成された高さの低い大径半田バンプ78Pと、小径(D2=80μmΦ)の開口71Sに形成された高さの高い半田バンプ78Sとに、平板80を押し当てることで、小径の開口71Sの高さの高い半田バンプ78S、及び、大径の開口71Pの半田バンプ78Pをフラット化し、高さ(H2≒30μm)を同じにする(図11)。なお、半田バンプ78Sと半田バンプ78Pは第1実施例と同様に、同一径の半田ボールからなり体積は同一である。
引き続き、本発明の第2実施例に係る多層プリント配線板及び多層プリント配線板の製造方法について図15、図16を参照して説明する。
図10及び図11を参照して上述したように、高さの高い小径半田バンプ78Sのみフラット化した。これに対して、第2実施例では、図15に示すように、大径(D1=105μmΦ)の開口71Pに形成された高さの低い大径半田バンプ78Pと、小径(D2=80μmΦ)の開口71Sに形成された高さの高い半田バンプ78Sとに、平板80を押し当てることで、小径の開口71Sの高さの高い半田バンプ78S、及び、大径の開口71Pの半田バンプ78Pをフラット化し、高さ(H2≒30μm)を同じにする(図11)。なお、半田バンプ78Sと半田バンプ78Pは第1実施例と同様に、同一径の半田ボールからなり体積は同一である。
図16は、全体的にフラット化された小径の開口71Sの半田バンプ78Sと、頂部のみフラット化された大径の開口71Sとを模式体に示す。第2実施例では、全ての半田バンプの高さを均一にできる利点がある。
30 基板
36 スルーホール
40 樹脂充填層
50 層間樹脂絶縁層
58 導体回路
60 バイアホール
70 ソルダーレジスト層
71S 小径開口
71P 大径開口
77 半田ボール
78S 小径半田バンプ
78P 大径半田バンプ
100 半田ボール搭載装置
124 搭載筒(筒部材)
36 スルーホール
40 樹脂充填層
50 層間樹脂絶縁層
58 導体回路
60 バイアホール
70 ソルダーレジスト層
71S 小径開口
71P 大径開口
77 半田ボール
78S 小径半田バンプ
78P 大径半田バンプ
100 半田ボール搭載装置
124 搭載筒(筒部材)
Claims (5)
- 少なくとも以下の(a)〜(d)行程を備えるバンプを有するプリント配線板の製造方法:
(a)接続パッドを露出させる小径の開口と大径の開口とを有するソルダーレジスト層を形成する工程;
(b)前記ソルダーレジスト層の小径の開口及び大径の開口に対応する開口部を備えるマスクを用い、該小径の開口及び大径の開口に低融点金属球を搭載する工程;
(c)リフローを行い前記小径の開口の低融点金属球から高さの高いバンプを、前記大径の開口の低融点金属球から高さの低いバンプを形成する工程;
(d)前記小径の開口の高さの高いバンプを上方から押さえ、前記大径の開口の高さの低いバンプとほぼ同じ高さにする工程。 - 前記(b)工程において、
前記マスクの上方に、該マスクに対向する開口部を備える筒部材を位置させ、該筒部材で空気を吸引することで、当該筒部材直下の前記マスク上に前記低融点金属球を集合させ、前記筒部材又はプリント配線板及びマスクを水平方向に相対移動させることで、前記筒部材直下に集合させた前記低融点金属球を、前記マスクの開口部を介して前記ソルダーレジスト層の小径の開口及び大径の開口へ落下させることを特徴とする請求項1のプリント配線板の製造方法。 - 表面と裏面とを導通するスルーホール導体を有するコア基板に、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホール導体にて接続され、最外層にソルダーレジスト層が設けられ、当該ソルダーレジスト層の開口から露出させた導体層の一部が電子部品を実装するためのパッドを構成し、該パッドに半田バンプが形成されてなる多層のプリント配線板において、
前記開口は、相対的に小さな径を有する小径の開口と、相対的に大きな径を有する大径の開口とからなり、
前記小径の開口及び前記大径の開口に形成されている半田バンプが同一体積であり、且つ、前記小径の開口に形成されている半田バンプが平坦化されることで、該小径の開口に形成されている半田バンプと前記大径の開口に形成されている半田バンプとの高さが近似するよう調整されていることを特徴とするプリント配線板。 - 前記大径の開口は、プリント配線板の中心側に主として配置され、
前記小径の開口は、前記中心側の大径の開口の外周側に主として配置されていることを特徴とする請求項3のプリント配線板。 - 前記小径の開口に形成されている半田バンプと、前記大径の開口に形成されている半田バンプとの高さの差が10μm以下であることを特徴とする請求項3又は請求項4のプリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007556031A JP4731574B2 (ja) | 2006-01-27 | 2007-01-29 | プリント配線板及びプリント配線板の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006019065 | 2006-01-27 | ||
JP2006019065 | 2006-01-27 | ||
JP2007556031A JP4731574B2 (ja) | 2006-01-27 | 2007-01-29 | プリント配線板及びプリント配線板の製造方法 |
PCT/JP2007/051354 WO2007086551A1 (ja) | 2006-01-27 | 2007-01-29 | プリント配線板及びプリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007086551A1 JPWO2007086551A1 (ja) | 2009-06-25 |
JP4731574B2 true JP4731574B2 (ja) | 2011-07-27 |
Family
ID=38309328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007556031A Expired - Fee Related JP4731574B2 (ja) | 2006-01-27 | 2007-01-29 | プリント配線板及びプリント配線板の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8087164B2 (ja) |
EP (1) | EP1978556A1 (ja) |
JP (1) | JP4731574B2 (ja) |
KR (1) | KR20080017431A (ja) |
CN (2) | CN101356642B (ja) |
TW (1) | TW200742515A (ja) |
WO (1) | WO2007086551A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101171895B (zh) * | 2005-06-30 | 2010-06-23 | 揖斐电株式会社 | 印刷线路板 |
WO2007086551A1 (ja) * | 2006-01-27 | 2007-08-02 | Ibiden Co., Ltd. | プリント配線板及びプリント配線板の製造方法 |
JP5154271B2 (ja) * | 2008-03-17 | 2013-02-27 | 日本特殊陶業株式会社 | はんだバンプを有する配線基板及びその製造方法 |
US8587129B2 (en) * | 2009-07-31 | 2013-11-19 | Stats Chippac Ltd. | Integrated circuit packaging system with through silicon via base and method of manufacture thereof |
US8410376B2 (en) * | 2009-08-28 | 2013-04-02 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US20110048775A1 (en) * | 2009-08-31 | 2011-03-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
JP5428667B2 (ja) | 2009-09-07 | 2014-02-26 | 日立化成株式会社 | 半導体チップ搭載用基板の製造方法 |
US7867821B1 (en) * | 2009-09-18 | 2011-01-11 | Stats Chippac Ltd. | Integrated circuit package system with through semiconductor vias and method of manufacture thereof |
KR101055473B1 (ko) * | 2009-12-15 | 2011-08-08 | 삼성전기주식회사 | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 |
US8604600B2 (en) * | 2011-12-30 | 2013-12-10 | Deca Technologies Inc. | Fully molded fan-out |
KR20110124993A (ko) * | 2010-05-12 | 2011-11-18 | 삼성전자주식회사 | 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법 |
WO2012127614A1 (ja) * | 2011-03-22 | 2012-09-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9236278B2 (en) * | 2011-09-23 | 2016-01-12 | Stats Chippac Ltd. | Integrated circuit packaging system with a substrate embedded dummy-die paddle and method of manufacture thereof |
US8546925B2 (en) * | 2011-09-28 | 2013-10-01 | Texas Instruments Incorporated | Synchronous buck converter having coplanar array of contact bumps of equal volume |
US9368439B2 (en) * | 2012-11-05 | 2016-06-14 | Nvidia Corporation | Substrate build up layer to achieve both finer design rule and better package coplanarity |
US8969191B2 (en) * | 2013-07-16 | 2015-03-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanisms for forming package structure |
KR102192356B1 (ko) * | 2013-07-29 | 2020-12-18 | 삼성전자주식회사 | 반도체 패키지 |
JP6320066B2 (ja) * | 2014-02-13 | 2018-05-09 | イビデン株式会社 | ボール搭載用マスクおよびボール搭載装置 |
JP2015231003A (ja) * | 2014-06-06 | 2015-12-21 | イビデン株式会社 | 回路基板および回路基板の製造方法 |
CN105530768B (zh) * | 2014-09-28 | 2019-02-05 | 深南电路有限公司 | 一种电路板的制作方法及电路板 |
KR102632351B1 (ko) * | 2016-02-05 | 2024-02-02 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 기판 |
CN107318228B (zh) * | 2017-08-29 | 2019-09-06 | 郑州云海信息技术有限公司 | 一种印制电路板的制造方法及其制造装置 |
TWI650048B (zh) * | 2017-09-19 | 2019-02-01 | 南亞電路板股份有限公司 | 印刷電路板結構及其形成方法 |
CN108235591B (zh) * | 2018-01-08 | 2020-08-18 | 昆山首源电子科技有限公司 | 5g通讯高频信号板镀金蚀刻工艺 |
CN110534451A (zh) * | 2018-05-25 | 2019-12-03 | 唐虞企业股份有限公司 | 一种导电端子置件设备及其导电端子置件方法 |
JP7257273B2 (ja) * | 2019-06-26 | 2023-04-13 | イビデン株式会社 | プリント配線板およびその製造方法 |
CN113709972A (zh) * | 2021-09-27 | 2021-11-26 | 合肥移瑞通信技术有限公司 | 一种电路板及其制造方法、封装件 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263449A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Ltd | 半導体装置及びその製法 |
JPH104127A (ja) * | 1996-04-16 | 1998-01-06 | Ngk Spark Plug Co Ltd | 半田バンプを有する基板の製造方法 |
JPH11204687A (ja) * | 1998-01-19 | 1999-07-30 | Juki Corp | バンプ形成方法及びバンプ形成装置 |
JP2001210749A (ja) * | 2000-01-26 | 2001-08-03 | Kyocera Corp | バンプ電極付き配線基板およびその製造方法 |
JP2002151539A (ja) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | バンプ形成方法およびその装置 |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2974436B2 (ja) | 1991-02-26 | 1999-11-10 | シチズン時計株式会社 | ハンダバンプの形成方法 |
JP3152834B2 (ja) * | 1993-06-24 | 2001-04-03 | 株式会社東芝 | 電子回路装置 |
JP3138159B2 (ja) * | 1994-11-22 | 2001-02-26 | シャープ株式会社 | 半導体装置、半導体装置実装体、及び半導体装置の交換方法 |
DE69626747T2 (de) * | 1995-11-16 | 2003-09-04 | Matsushita Electric Industrial Co., Ltd. | Gedruckte Leiterplatte und ihre Anordnung |
JP2842361B2 (ja) * | 1996-02-28 | 1999-01-06 | 日本電気株式会社 | 半導体装置 |
JPH1013007A (ja) * | 1996-03-29 | 1998-01-16 | Ngk Spark Plug Co Ltd | 半田バンプを有する配線基板及びその製造方法及び平坦化治具 |
US5660321A (en) * | 1996-03-29 | 1997-08-26 | Intel Corporation | Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts |
JP2861965B2 (ja) * | 1996-09-20 | 1999-02-24 | 日本電気株式会社 | 突起電極の形成方法 |
SG73469A1 (en) * | 1996-11-20 | 2000-06-20 | Ibiden Co Ltd | Solder resist composition and printed circuit boards |
TW392315B (en) * | 1996-12-03 | 2000-06-01 | Nippon Electric Co | Boards mounting with chips, mounting structure of chips, and manufacturing method for boards mounting with chips |
KR100244580B1 (ko) * | 1997-06-24 | 2000-02-15 | 윤종용 | 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법 |
US6028011A (en) * | 1997-10-13 | 2000-02-22 | Matsushita Electric Industrial Co., Ltd. | Method of forming electric pad of semiconductor device and method of forming solder bump |
JPH11145176A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | ハンダバンプの形成方法及び予備ハンダの形成方法 |
US6137164A (en) * | 1998-03-16 | 2000-10-24 | Texas Instruments Incorporated | Thin stacked integrated circuit device |
US6100112A (en) * | 1998-05-28 | 2000-08-08 | The Furukawa Electric Co., Ltd. | Method of manufacturing a tape carrier with bump |
US6461953B1 (en) * | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
US6268114B1 (en) * | 1998-09-18 | 2001-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for forming fine-pitched solder bumps |
US6746896B1 (en) * | 1999-08-28 | 2004-06-08 | Georgia Tech Research Corp. | Process and material for low-cost flip-chip solder interconnect structures |
JP2001102738A (ja) * | 1999-09-30 | 2001-04-13 | Matsushita Electric Ind Co Ltd | 電子部品実装半田付け方法 |
JP2001203318A (ja) * | 1999-12-17 | 2001-07-27 | Texas Instr Inc <Ti> | 複数のフリップチップを備えた半導体アセンブリ |
JP2001267731A (ja) | 2000-01-13 | 2001-09-28 | Hitachi Ltd | バンプ付き電子部品の製造方法および電子部品の製造方法 |
JP2001319992A (ja) * | 2000-02-28 | 2001-11-16 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びそれらの製造方法 |
JP2002043467A (ja) * | 2000-07-31 | 2002-02-08 | Hitachi Chem Co Ltd | 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法 |
JP2002050716A (ja) * | 2000-08-02 | 2002-02-15 | Dainippon Printing Co Ltd | 半導体装置及びその作製方法 |
US6459150B1 (en) * | 2000-08-17 | 2002-10-01 | Industrial Technology Research Institute | Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer |
CN1156204C (zh) * | 2000-09-04 | 2004-06-30 | 华泰电子股份有限公司 | 积体电路基板柱状凸块成型方法 |
US6596618B1 (en) * | 2000-12-08 | 2003-07-22 | Altera Corporation | Increased solder-bump height for improved flip-chip bonding and reliability |
US6910812B2 (en) * | 2001-05-15 | 2005-06-28 | Peregrine Semiconductor Corporation | Small-scale optoelectronic package |
JP2003188508A (ja) * | 2001-12-18 | 2003-07-04 | Toshiba Corp | プリント配線板、面実装形回路部品および回路モジュール |
US6940176B2 (en) * | 2002-05-21 | 2005-09-06 | United Microelectronics Corp. | Solder pads for improving reliability of a package |
JP2004055628A (ja) * | 2002-07-17 | 2004-02-19 | Dainippon Printing Co Ltd | ウエハレベルの半導体装置及びその作製方法 |
JP4181510B2 (ja) * | 2003-02-28 | 2008-11-19 | 日本特殊陶業株式会社 | 樹脂製配線基板 |
JP4094982B2 (ja) * | 2003-04-15 | 2008-06-04 | ハリマ化成株式会社 | はんだ析出方法およびはんだバンプ形成方法 |
JP4536430B2 (ja) * | 2004-06-10 | 2010-09-01 | イビデン株式会社 | フレックスリジッド配線板 |
WO2006013742A1 (ja) * | 2004-08-04 | 2006-02-09 | Ibiden Co., Ltd. | 半田ボール搭載方法及び半田ボール搭載装置 |
US7405474B1 (en) * | 2004-10-12 | 2008-07-29 | Cypress Semiconductor Corporation | Low cost thermally enhanced semiconductor package |
US7215026B2 (en) * | 2005-04-14 | 2007-05-08 | Samsung Electonics Co., Ltd | Semiconductor module and method of forming a semiconductor module |
KR100702969B1 (ko) * | 2005-04-19 | 2007-04-03 | 삼성전자주식회사 | 더미 솔더 볼을 갖는 bga형 반도체 칩 패키지의 기판 실장 구조 |
WO2006126621A1 (ja) | 2005-05-23 | 2006-11-30 | Ibiden Co., Ltd. | プリント配線板 |
JP2006344824A (ja) * | 2005-06-09 | 2006-12-21 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP5021472B2 (ja) * | 2005-06-30 | 2012-09-05 | イビデン株式会社 | プリント配線板の製造方法 |
CN101171895B (zh) * | 2005-06-30 | 2010-06-23 | 揖斐电株式会社 | 印刷线路板 |
US7566650B2 (en) * | 2005-09-23 | 2009-07-28 | Stats Chippac Ltd. | Integrated circuit solder bumping system |
DE102005055280B3 (de) * | 2005-11-17 | 2007-04-12 | Infineon Technologies Ag | Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements |
US20070145104A1 (en) * | 2005-12-28 | 2007-06-28 | Mengzhi Pang | System and method for advanced solder bumping using a disposable mask |
US7517788B2 (en) * | 2005-12-29 | 2009-04-14 | Intel Corporation | System, apparatus, and method for advanced solder bumping |
US20070155154A1 (en) * | 2005-12-29 | 2007-07-05 | Mengzhi Pang | System and method for solder bumping using a disposable mask and a barrier layer |
DE102006001767B4 (de) * | 2006-01-12 | 2009-04-30 | Infineon Technologies Ag | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben |
WO2007086551A1 (ja) * | 2006-01-27 | 2007-08-02 | Ibiden Co., Ltd. | プリント配線板及びプリント配線板の製造方法 |
US7472473B2 (en) * | 2006-04-26 | 2009-01-06 | Ibiden Co., Ltd. | Solder ball loading apparatus |
US7823762B2 (en) | 2006-09-28 | 2010-11-02 | Ibiden Co., Ltd. | Manufacturing method and manufacturing apparatus of printed wiring board |
-
2007
- 2007-01-29 WO PCT/JP2007/051354 patent/WO2007086551A1/ja active Application Filing
- 2007-01-29 KR KR1020087000062A patent/KR20080017431A/ko not_active Application Discontinuation
- 2007-01-29 TW TW096103191A patent/TW200742515A/zh unknown
- 2007-01-29 CN CN2007800011165A patent/CN101356642B/zh not_active Expired - Fee Related
- 2007-01-29 JP JP2007556031A patent/JP4731574B2/ja not_active Expired - Fee Related
- 2007-01-29 EP EP07707585A patent/EP1978556A1/en not_active Withdrawn
- 2007-01-29 CN CN2010102198697A patent/CN101888747B/zh not_active Expired - Fee Related
-
2008
- 2008-05-13 US US12/120,076 patent/US8087164B2/en active Active
-
2011
- 2011-10-17 US US13/274,897 patent/US9480170B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263449A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Ltd | 半導体装置及びその製法 |
JPH104127A (ja) * | 1996-04-16 | 1998-01-06 | Ngk Spark Plug Co Ltd | 半田バンプを有する基板の製造方法 |
JPH11204687A (ja) * | 1998-01-19 | 1999-07-30 | Juki Corp | バンプ形成方法及びバンプ形成装置 |
JP2001210749A (ja) * | 2000-01-26 | 2001-08-03 | Kyocera Corp | バンプ電極付き配線基板およびその製造方法 |
JP2002151539A (ja) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | バンプ形成方法およびその装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101888747A (zh) | 2010-11-17 |
TW200742515A (en) | 2007-11-01 |
CN101888747B (zh) | 2012-09-05 |
KR20080017431A (ko) | 2008-02-26 |
US20080302560A1 (en) | 2008-12-11 |
US8087164B2 (en) | 2012-01-03 |
CN101356642B (zh) | 2010-09-01 |
CN101356642A (zh) | 2009-01-28 |
WO2007086551A1 (ja) | 2007-08-02 |
EP1978556A1 (en) | 2008-10-08 |
US20120031659A1 (en) | 2012-02-09 |
JPWO2007086551A1 (ja) | 2009-06-25 |
US9480170B2 (en) | 2016-10-25 |
TWI330512B (ja) | 2010-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4731574B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP4666399B2 (ja) | プリント配線板の製造方法 | |
JP4679587B2 (ja) | プリント配線板の製造方法 | |
US8003896B2 (en) | Multi-layer printed wiring board and manufacturing method thereof | |
JP2010206192A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2010206169A (ja) | プリント配線板の製造方法 | |
JP2010206193A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
JP4679588B2 (ja) | プリント配線板の製造方法 | |
JP2010206170A (ja) | プリント配線板 | |
JP4376891B2 (ja) | 半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |