JP2001267731A - バンプ付き電子部品の製造方法および電子部品の製造方法 - Google Patents

バンプ付き電子部品の製造方法および電子部品の製造方法

Info

Publication number
JP2001267731A
JP2001267731A JP2001004396A JP2001004396A JP2001267731A JP 2001267731 A JP2001267731 A JP 2001267731A JP 2001004396 A JP2001004396 A JP 2001004396A JP 2001004396 A JP2001004396 A JP 2001004396A JP 2001267731 A JP2001267731 A JP 2001267731A
Authority
JP
Japan
Prior art keywords
electronic component
bonding material
adhesive film
electrode
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001004396A
Other languages
English (en)
Inventor
Takamichi Suzuki
高道 鈴木
Yoshihide Yamaguchi
欣秀 山口
Noriyuki Dairoku
範行 大録
Kosuke Inoue
康介 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001004396A priority Critical patent/JP2001267731A/ja
Publication of JP2001267731A publication Critical patent/JP2001267731A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】はんだバンプを形成する電極パッドに施すAu
めっきを省き、かつはんだボールを電極パッド上に確実
に一定の体積分供給し、一定の高さのはんだバンプを形
成する。 【解決手段】Auめっきに代えて粘着膜を形成し、これ
を酸化防止膜兼はんだボール仮固定膜と、はんだボール
の供給にはステンシル若しくは真空吸着マスクとを用
い、一定体積のはんだボールを過不足なく供給する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、実装基板、半導体
パッケージ、半導体ウェハ、半導体チップなどの電子部
品において電気的な接続のための導電性バンプを形成し
たバンプ付き電子部品の製造方法およびバンプ付き電子
部品を他の基板等の電子部品に接合する電子部品の製造
方法に関するものである。
【0002】
【従来の技術】近年、電子回路の高密度化、信号伝達の
高速化に対応してプリント基板と半導体パッケージとの
接続などにはんだバンプを用いた接続方式が採用される
ようになってきた。
【0003】この従来技術としては、特開平10−19
9506号公報(従来技術1)が知られている。即ち、
従来技術1は、ウェハのパッド電極上にニッケル膜を形
成し、さらに粘着膜を選択的に形成し、しかる後、はん
だ粒子を過剰に供給し、その一部を上記粘着剤でニッケ
ル膜上に粘着せしめ、その後、ブラシ除去等で過剰なは
んだ粒子をふるい落とし、フラックスを供給して加熱す
ることではんだバンプを形成するものである。
【0004】また、上記従来技術としては、特開平6−
152120号公報(従来技術2)が知られている。即
ち、従来技術2は、粘着膜を形成してこれにはんだ粉を
振りかけリフローすることにより迎えはんだのような薄
いはんだ層を形成するものである。
【0005】
【発明が解決しようとする課題】しかしながら、図8に
示した上記従来技術1の方法では、パッド電極径がはん
だボール径よりも小さい場合は、はんだボールの隙間に
パッドが位置してしまい、必要なはんだボールがパッド
上に粘着されないまま除去されてしまい、接続漏れが生
じる恐れがある。これとは反対に、パッド電極径がはん
だボール径と同等若しくはパッド電極径の方がやや大き
い場合は、パッド電極上に複数のはんだボールを粘着し
てしまい、本来同等の大きさであるべきはんだバンプ
に、体積で2倍若しくは3倍の大きなバンプが混在し、
基板実装時の接続信頼性を損なうおそれがある。また、
余剰はんだ粒子の除去は、例えばブラシを用いた場合な
ど、仮接着しているはんだバンプに形成されるべきはん
だボールをも除去してしまい、接続漏れが生じるおそれ
がある。
【0006】他方、従来技術2の方法では、パッド径に
比較して十分微細なはんだ紛を振りかけてリフローする
ことで、極端に体積の異なるはんだバンプが形成される
ことはないが、反面、はんだ紛の付着量がパッド表面積
にはんだ紛の高さを掛けた体積以下に限定されるため、
はんだバンプとして十分な体積を確保するためには複数
回の工程を実施する必要があり現実的ではない。
【0007】本発明の目的は、上記課題を解決すべく、
パッド面積に依存することなく、所望のはんだバンプ体
積のはんだボールを1個確実に粘着剤に供給すること
で、はんだバンプの体積ばらつきを防止しつつ、一度の
工程で体積の大きなはんだバンプでも形成できるように
したバンプ付き電子部品の製造方法および他の基板等の
電子部品に接合させる電子部品の製造方法を提供するこ
とにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体装置の電極パッド上または配線に
Niなどメタライズを施した電極パッドの上に選択的に
粘着膜を形成し、この粘着膜に所定量のはんだプリフォ
ームをステンシルマスクまたは吸着マスクを介して供給
し、粘着膜に付着させ、必要に応じてフラックスを塗布
してリフローすることにより電極パッド上に所定体積量
のはんだバンプを形成することを特徴とする。
【0009】即ち、本発明は、電子部品上の複数の電極
部分の各々に選択的に粘着膜を形成する粘着膜形成工程
と、該粘着膜形成工程で形成された粘着膜の各々の上に
接合材を整列させて供給する接合材整列供給工程と、該
接合材整列供給工程で供給した接合材を溶融して電極部
分と接合する接合工程とを有することを特徴とするバン
プ付き電子部品の製造方法である。
【0010】また、本発明は、前記粘着膜形成工程にお
いて、形成する粘着膜の厚みを5μm以上とすることを
特徴とする。
【0011】また、本発明は、前記粘着膜形成工程にお
いて、形成された粘着膜に対して粘着性を有するように
再生する処理を行う工程を有することを特徴とする。
【0012】また、本発明は、電子部品上の複数の電極
部分の各々に選択的に形成された粘着膜の各々の上に接
合材を整列させて供給する接合材整列供給工程と、該接
合材整列供給工程で供給した接合材を溶融して電極部分
と接合する接合工程とを有することを特徴とするバンプ
付き電子部品の製造方法である。
【0013】また、第1の電子部品の複数の電極部分の
各々に選択的に粘着膜を形成する粘着膜形成工程と、該
粘着膜形成工程で形成された各粘着膜上に接合材を整列
させて供給する接合材整列供給工程と、前記接合材整列
供給工程で供給された接合材を有する第1の電子部品の
各電極部分と第2の電子部品の各電極部分とを相対的に
位置合わせして前記接合材を挟んで合体する合体工程
と、該合体工程で合体された第1の電子部品の電極と第
2の電子部品の電極とを前記接合材を溶融して接合する
ことにより第1の電子部品と第2の電子部品との電気回
路を接続する接合工程とを有することを特徴とする電子
回路の製造方法である。
【0014】また、本発明は、第1の電子部品の複数の
電極部分の各々に選択的に粘着膜を形成する第1の粘着
膜形成工程と、第2の電子部品の複数の電極部分の各々
に選択的に粘着膜を形成する第2の粘着膜形成工程と、
前記第1の粘着膜形成工程で形成された粘着膜の各々の
上に接合材を整列させて供給する接合材整列供給工程
と、該接合材整列供給工程で供給された接合材を有する
第1の電子部品の各電極部分と前記第2の電子部品の各
電極部分とを相対的に位置合わせして前記接合材を挟ん
で合体する合体工程と、該合体工程で合体された第1の
電子部品の電極と第2の電子部品の電極とを前記接合材
を溶融して接合することにより第1の電子部品と第2の
電子部品との電気回路を接続する接合工程とを有するこ
とを特徴とする電子回路の製造方法である。
【0015】また、本発明は、第1の電子部品の複数の
電極部分の各々に選択的に形成された粘着膜の各々の上
に接合材を整列させて供給する接合材整列供給工程と、
該接合材整列供給工程で供給された接合材を有する第1
の電子部品の各電極部分と第2の電子部品の各電極部分
とを相対的に位置合わせして前記接合材を挟んで合体す
る合体工程と、該合体工程で合体された第1の電子部品
の電極と第2の電子部品の電極とを前記接合材を溶融し
て接合することにより第1の電子部品と第2の電子部品
との電気回路を接続する接合工程とを有することを特徴
とする電子回路の製造方法である。
【0016】また、本発明は、第1の電子部品の複数の
電極部分の各々に選択的に形成された粘着膜の各々上に
接合材を整列させて供給する接合材整列供給工程と、該
接合材整列供給工程で供給された接合材を有する前記第
1の電子部品の各電極部分と第2の電子部品の選択的に
粘着膜を形成した各電極部分とを相対的に位置合わせし
て前記接合材を挟んで合体する合体工程と、該合体工程
で合体された第1の電子部品の電極と第2の電子部品の
電極とを前記接合材を溶融して接合することにより第1
の電子部品と第2の電子部品との電気回路を接続する接
合工程とを有することを特徴とする電子回路の製造方法
である。
【0017】
【発明の実施の形態】本発明に係るバンプ付き電子部品
の製造方法および他の基板等の電子部品に接合させる電
子部品の製造方法の実施の形態について図面を用いて説
明する。
【0018】図1には、本発明の第1の実施例における
粘着膜3の形成工程を示し、図2には、バンプ19の形
成工程を示す。ウェハ1はウェハパッド形成工程S11
を経て粘着膜形成工程S17に来る。ここで、めっき前
アッシング工程S12でメッキ前アッシングにより有機
物を除去し、次いで脱脂工程S13で脱脂したのち、水
洗工程S14で水洗し、酸洗工程S15で酸洗し、水洗
工程S16で水洗し、粘着膜形成工程S17で図2
(a)に示すように電子部品であるウェハ1の接続パッ
ド2上に粘着膜3の形成を行い、その後水切り工程S1
8で水切りをして粘着膜3が形成されることになる。な
おこの際、ウェハパッドの表面清浄度に応じて、アッシ
ング工程S12と脱脂工程S13のいずれか一方を省略
することは可能であり、この後の工程である酸洗S15
の条件最適化により、アッシング工程S12と脱脂工程
S13の両方を省略する場合もある。このように、ウェ
ハパッド形成工程S11のあと、表面清浄度を維持した
まま粘着膜形成工程S17に入り、図3に示すように、
Cu又はAlの配線11の上にNi膜22を形成した接
続パッド2の上に5μm程度以上の厚さの粘着膜3が形
成される。この粘着膜3によって空気、特に酸素などの
腐食性ガスとの接触が断たれるため、Ni膜22の上に
酸化防止用のAu膜を無電解置換めっきによって形成す
ることなくすことができると共に印刷マスクとスキージ
とを用いてフラックスを上記Au膜上にのみ局部的にス
クリーン印刷して塗布することをなくすことができる。
【0019】この粘着膜3の形成方法としてはドーコー
ト((株)三和研究所の製品名)や特開平6−1521
20号公報に記載されているなど広く使われているイミ
ダゾール誘導体による膜形成法を応用したものであり、
絶縁膜上には吸着しないが金属表面には選択吸着すると
いうイミダゾール誘導体の特性を活用している。ただ
し、本発明のように体積の大きいはんだプリフォームを
仮固定するには厚さの厚い粘着膜3を形成する必要があ
る。ドーコート((株)三和研究所の製品名)によるプ
リフラックスとしての用途や特開平6−152120号
公報に記載された用途の場合には最大でも1μm程度の
厚みの粘着膜3で良いが、本発明で使用するように直径
0.1mm程度以上のはんだボール4を仮固定する目的
には少なくとも3μm以上、望ましくは5μm程度以上
の粘着膜厚さが必要である。したがって、本発明では、
このように厚い粘着膜を形成するために、(1)従来に
比べ粘着膜3の形成時間を5倍以上(5分程度以上)長
くする、(2)あるいは処理温度を高く(40℃以上)
するなどして厚い粘着膜3を形成する、(3)プリフラ
ックス用途に使用するものとは異なる化学構造あるいは
異なる組成のイミダゾール誘導体溶液を使用して粘着膜
形成工程S17を行なう、等の方法を採る。なお、
(3)の場合に好適な化学構造をいくつか例示すると、
2位に置換基を有する1、3―ベンズイミダゾールであ
って、2位置換基が、以下の(a)〜(d)のいずれか、ある
いはそれらを組み合わせたものである。(a) ポリエーテ
ル結合を有する置換基である、例えば、ポリオキシエチ
レン(-(CH2CH2O)n-;n=2〜20)等を有する、(b)チオー
ル結合を有する置換基、例えばアルキルチオール(R-S
-)、(c)1級アミノ基と有機酸または無機酸とからなる
塩を形成する箇所を含む置換基、(d)アルキルフェノー
ルやアルキルスルホン酸などの有機酸置換基を有するア
ルキル置換基。また、イミダゾール誘導体溶液の組成と
して、2-アルキル1,3-ベンズイミダゾール誘導体とキ
レート剤または溶解度促進剤とを混合した溶液が本発明
に好適である。この際に用いられるキレート剤または溶
解度促進剤としては、(a)エチレンジアミン4酢酸、イ
ミノ2酢酸、トリプトファン、フェニルアラニンなどの
アミノカルボン酸、 (b) アミノカルボン酸とアルカリ
金属、アンモニア、銅、またはニッケルとの塩、(c)タ
ウリンなどのアミノスルホン酸、(d)塩化アンモニウム
など塩化物イオンを含有する塩、などが好適であり適宜
これらを組み合わせて使用する。キレート剤または溶解
度促進剤の好適な濃度は、粘着膜形成条件(時間、温
度)や所望膜厚によって異なるが、例えば、塩化物イオ
ンを含有する塩の場合、溶液中の塩化物イオン濃度が、
3〜200ppm程度になるように調整すると良い結果
が得られることが多い。
【0020】粘着膜3を形成後、はんだボール4を、粘
着膜3を形成した接続パッド2上に供給して搭載する。
この供給方法の第1の実施例としては、例えば、図2
(b)に示すようにボール整列マスク5をウェハ1上に
配置し、はんだボール4を整列スキージ6でボール整列
マスク5上を移動させることにより粘着膜3を形成した
接続パッド2上にはんだボール4を搭載する。この状態
の断面図を図3に示す。Ni膜22上に粘着膜3が形成
されており、これと接続するCu若しくはAl製の配線
11は、絶縁膜10により保護されているため、粘着膜
3が余分に形成されていないことが判る。
【0021】次いで、図2(c)に示すように、はんだ
ボール4を加圧プレーと7により上部から加圧して粘着
膜3に押し付けることにより、はんだボール4を粘着膜
3に仮固定する。次いで、図2(d)に示すように整列
マスク5を取り除き、図2(e)に示すようにフラック
ス塗布器9で例えば液状のフラックスを噴霧して塗布
し、図2(f)に示すようにN2リフロー炉によりリフ
ローすることによりリフローすることにより接続パッド
2のNiやCuとはんだボール4とを金属融合してはん
だバンプ19を形成する。その後必要に応じて図2
(g)に示すようにフラックス12の残査を洗浄して除
去する。なお、粘着膜13の化学組成を調整してフラッ
クス特性を付与することにより、このフラックス塗布工
程を省略することも可能である。本願発明に好適なフラ
ックス特性を有する粘着膜13の化学構造・組成とし
て、いくつか例示すると、(1)2位置換―1,3−ベ
ンズイミダゾールであって、1級アミノ基と有機酸また
は無機酸とからなる塩を形成する箇所を含む2位置換基
を有する化学構造(2)ハロゲンイオン、特に塩化物イ
オンを含むか、あるいは脱離可能な形で含有する組成、
などである。このような化学構造・組成を含有する粘着
膜13を使用すると、それ自身の持つフラックス特性に
より、はんだボール表面の酸化膜を除去できるので、フ
ラックス塗布工程を省略できる。ところで、はんだボー
ル4としては、Pbフリーはんだ(Sn−Ag−Bi
系)を用いることができる。
【0022】以上により、はんだバンプ付きウェハ、即
ち、はんだバンプ付き電子部品が完成されることにな
る。当然、完成されたはんだバンプ付きウェハが、他の
電子部品である例えば実装基板に実装する前には、個別
のチップ単位に切断され、必要に応じてはんだバンプが
形成された面に保護膜が形成されることになる。
【0023】なお、配線11がCuであり、かつ十分な
厚さ(例えば10μm以上)を有する場合は、はんだに
食われてもなくなることがないので、Ni膜22の成膜
を省略し、配線自体をパッド2と一体で製造し、直接粘
着膜3をこれに形成することも可能である。
【0024】次に、本発明に係る粘着膜3を形成した接
続パッド2上へのはんだボールの供給方法の第1の実施
例について図4を用いて説明する。図4には、整列マス
ク5を用いたはんだボール4の整列を詳細に示す。予
め、ウェハ1にはNi膜22、および粘着膜3が形成さ
れており、これに位置合わせを行って、整列マスク5が
配置される。整列マスク5には、はんだボール4が落下
しない強度を有する非開口部5a、はんだボール4が通
過しうる開口径を有する開口部5b、非開口部5aが直接
粘着膜3に接触しないように支える突起形状5cを有し
ている。
【0025】図4から分かるように、突起形状5cの幅
が狭く近接する粘着膜3から十分離れているため、整列
マスク5の位置合わせ中の摺動においても、整列マスク
5が粘着マスク3に接触せず、粘着膜3が整列マスク5
に転写付着されるおそれが無い。当然ながら、突起形状
5cの高さは、Ni膜22、粘着膜3の厚さ、および予
想される非開口部5aの撓み量の合計より十分高く形成
されている。
【0026】非開口部5aの厚さは、整列マスク5の全
体の強度を保つ程度で、かつ突起形状5cの高さとの合
計値が、はんだボール4の直径と同程度、好ましくはは
んだボール4の直径の0.9倍程度に調整されている。
この非開口部5aの厚さと突起形状5cの高さの和が、
はんだボール4の直径より極端に大きい場合は、複数の
はんだボール4が開口部5b内部に滞留し、はんだボー
ル4の余剰が生じることになる。また、この値がはんだ
ボール4の直径より極端に小さい場合、未整列のはんだ
ボール4cが整列粘着済みのはんだボール4bを押し付
けるため、粘着膜3の粘着力が十分でない場合、はんだ
ボール4bが剥離し、供給漏れを生じるおそれがある。
前記のこの非開口部5aの厚さと突起形状5cの高さの
和は、はんだボール4の直径と同一でも実現可能である
が、開口部5bの直径ははんだボール4の直径より大き
くならざるを得ないため、未整列のはんだボール4cが
開口部5bと整列済みのはんだボール4bの隙間に落ち
込む量が大きいので、この値は、はんだボール径の0.
9倍前後が整列性が良い。
【0027】開口部5bの直径は、はんだボール4が容
易に通過できる程度の余裕を持った直径で、かつ、余分
なはんだボールが粘着膜3に接触しないように、大きす
ぎないようにする必要がある。使用するはんだボール4
の直径により差が生じるが、はんだボール4の直径が2
00μmから500μm程度の場合は、開口部5bの直
径ははんだボール4の直径の1.15倍若しくははんだ
ボール4の直径に50μmを加えた値の範囲で選択する
ことが好ましい。これより小さいはんだボールを使用す
る場合は、はんだボール4の直径の1.1倍程度から
1.5倍程度の範囲で選択するが、はんだボール径4の
直径が減ずるに従い、クリアランスが減少するため、ボ
ール印刷やマスク除去工程の困難さが増大する。
【0028】ボール整列スキージ6には、はんだボール
4を押し転がす主要部6aと、主要部6aを整列マスク
5の2次元的に開口部5bが配列されている領域や既に
整列済みのはんだボール4a、4bに接触しないように
保つ摺動部6bとからなる。すなわち、摺動部6bは、
矢印で示す摺動方向に対して直角な方向(図4に示す紙
面の上下方向)の両端に突起状に形成されている。摺動
部6bの突起高さは、はんだボール4の直径の半分程度
未満で、かつ整列済みはんだボール4a、4bの整列マ
スク5からの突出量を超える高さに設定される。例え
ば、はんだボール4の直径が300μm程度の場合は1
30μm程度が、はんだボール4の直径が200μm程
度の場合は80μm程度が好ましい。摺動部6bの突出
高さがはんだボール4の直径の半分程度以上、直径程度
未満の場合には、ボール整列スキージ6ははんだボール
4を主要部6aのエッジ部分(下面とのコーナー部分)
で押しやることになり、容易にはんだボール4に傷を付
けることになる。また、未整列のはんだボール4cを押
すことで、未整列のはんだボール4cに下向きの力を掛
けるため、整列済みのはんだボール4bにダメージを与
えたり、未整列のはんだボール4cを過剰に開口部5b
に押し付けることで、複数のはんだボール4を開口部5
bに押し込んでしまい、整列不良を生じるおそれがあ
る。従って、摺動部6bの突出高さは、はんだボール4
の直径の半分程度未満で、かつ整列済みはんだボール4
a、4bの整列マスク5からの突出量を超える高さに設
定する必要がある。
【0029】なお、上記はんだバンプを形成する製造プ
ロセスにおいて、粘着膜3の粘着強度や、はんだボール
の自重等の選択によっては、整列マスク5とボール整列
スキージ6とを用いてはんだボール4を粘着膜3上に整
列するだけで、仮固定状態を作り出すことができるの
で、図2(c)に示す加圧工程を省略することも可能で
ある。この場合、製造プロセスが簡略され、はんだバン
プの製造を容易にすることができる。
【0030】次に、本発明に係る粘着膜3を形成した接
続パッド2上へのはんだボールの供給方法の第2の実施
例について図5を用いて説明する。即ち、はんだボール
の供給方法の第2の実施例としては、図5に示すよう
に、はんだボール4を真空吸着マスク23により整列吸
着して搬送し、ウェハ1に移し替える方法も可能であ
る。はんだボール4を、ウェハ1に搭載する以前に、例
えば第1の実施例で説明したように整列用の板状体の上
に置かれた整列マスク5とボール整列スキージ6を用い
て、別途整列マスク5にはんだボールを整列することが
可能であるため、はんだボール4の整列工程を、上記真
空吸着マスク23を用いて整列マスク5から整列吸着し
てウェハ1上へ搬送して移し替えるウェハへの搬送工程
とは別に並行して実行でき、トータルの製造タクトを低
減することができるメリットがある。なお、整列された
はんだボール4を真空吸着マスク23を用いて吸着する
際、整列マスク5も一緒に吸着してもよい。このように
整列マスク5も吸着すれば、整列されたはんだボール4
がウェハ1上に移し替えられるまで、位置ずれが生じる
こと無く、はんだボール4を粘着膜3上に搭載すること
が可能となる。
【0031】更に、図5に示す実施例の変形例として、
真空吸着マスク23に整列して吸着済みのはんだボール
4を、フラックスに浸した後にウェハ1に載せ換えれ
ば、図2(e)に示すフラックス塗布工程を簡略化でき
るメリットがある。
【0032】次に、これまで説明した実施例により製造
されたはんだバンプを有する半導体パッケージ(半導体
装置)の実装方法の実施例について、図6を用いて説明
する。即ち、ウェハ1は、はんだバンプ19を形成後、
個別のチップに切断され、型式や製造番号等が記載さ
れ、必要により保護膜を形成して電子部品である半導体
パッケージ(半導体装置)17として製造される。一
方、実装される電子部品である実装基板15には、予め
接続パッド18が形成され、フラックス12が塗布され
ている。
【0033】従って、半導体パッケージ(半導体装置)
17に形成されたはんだバンプ19を、図6(a)に示
すように実装基板15に形成されたフラックス12が塗
布された接続パッド18に搭載し、加熱することで図6
(b)に示すように半導体パッケージ(半導体装置)1
7と実装基板15とが接合される。
【0034】次に、本発明に係るはんだバンプを実装基
板15側に形成する実施例について、図7を用いて説明
する。即ち、実装基板15の配線パターン形成後、図1
と同様な方法で、図7(a)に示すように接続パッド1
8上に粘着膜3を形成しておけば良い。この粘着膜3の
形成方法は、ウェハ1に形成する場合と同様であり、前
述の各工程における対象をウェハ1から実装基板15に
換えれば良い。そして、図7(b)に示すように粘着膜
3上へのはんだボール4の供給方法もそのはんだボール
4へのフラックスの塗布もウェハ1への場合と同様にす
ればよい。例えば実装基板15に電子部品が搭載されて
いない状態であれば、図2に示す方法ではんだボール4
を搭載すればよい。また、既に他の電子部品が搭載され
ていて清冽マスク5が他の搭載済み電子部品と干渉する
場合には、図5に示すようにはんだボール4を吸着した
状態で搬送して移し替えて搭載する方法を用いても良
い。このようにしてはんだボール4を実装基板15に搭
載した後、必要に応じてフラックス12やはんだペース
ト21を実装基板15または搭載する半導体チップ17
や半導体パッケージ16などの電子部品に図示していな
い方法で供給した後、半導体チップ17や半導体パッケ
ージ16を実装基板15上の所定の位置に、粘着膜3を
仮固定剤として搭載する。その後、リフロー炉(図略)
を通して加熱することにより実装基板15の接続パッド
18と電子部品16,17の電極を金属接合する。その
後必要に応じて洗浄によりフラックス12の残査を除去
する。
【0035】次に、上記各実施例での粘着膜3の取り扱
いについて述べる。本方式で形成した粘着膜3は時間が
経過したり、加熱したりすると乾燥して粘着力が無くな
る。従って粘着膜3を形成して乾燥しない内にはんだボ
ール4を搭載する必要がある。一度搭載してしまえば乾
燥してもはんだボール4は固定されており運搬などして
も落下するような心配はない。また、粘着膜3形成後
に、はんだボール4を搭載するまで時間が掛かる場合は
一度乾燥した状態にした後、はんだボール4の搭載前に
アルコールなどを塗布することにより軟化させ、粘着性
を取り戻した(粘着性を有するように再生する処理を行
った)のち、はんだボール4を搭載すればよい。アルコ
ールの塗布工程は、図2(e)に示すフラックス塗布工程
と同じようにおこなっても良いが、アルコール蒸気へ暴
露させることによっても達成できる。
【0036】また、本発明は接続部材としてはんだボー
ルに限らず、円筒状や角柱状のはんだプリフォームを使
用しても良い。
【0037】以上説明した実施の形態によれば、電極パ
ッドの面積に制限されずに必要な体積のはんだボールを
供給することができるので、はんだバンプの体積を自在
に設計することができる。例えば、直径300μm程度
の電極上に、直径150μm程度のはんだボールを1個
だけ供給することで、バンプ高さ30μm程度に調整す
ることも、同様の電極に400μm程度のはんだボール
を供給することで、バンプ高さ300μm程度に調整す
ることも可能である。
【0038】
【発明の効果】本発明によれば、予め形成済みの粘着膜
に、はんだボールを確実に1個ずつ搭載することができ
るため、形成されるはんだバンプの体積を均一にするこ
とができる効果を奏する。
【0039】また、本発明によれば、従来技術において
生じるはんだボールの付着ミスや、過剰な払い落とし作
業によるはんだボールの損失がないため、確実にはんだ
バンプを形成することができる。
【図面の簡単な説明】
【図1】本発明に係る粘着膜形成方法の一実施例を説明
するための図である。
【図2】本発明に係るはんだバンプ形成方法の一実施例
を説明するための図である。
【図3】本発明に係るはんだ接合部の断面形状を示す図
である。
【図4】本発明に係るはんだボールを粘着膜上に整列供
給する第1の実施例(はんだボール印刷)の説明図であ
る。
【図5】本発明に係るはんだボールを粘着膜上に整列供
給する第2の実施例(吸着マスク)の説明図である。
【図6】本発明に係るはんだバンプ形成により製造した
半導体装置の実装方法の第1の実施例の説明図である。
【図7】本発明に係るはんだバンプ形成により製造した
半導体装置の実装方法の第2の実施例の説明図である。
【図8】従来方式でのはんだバンプ形成工程の説明図で
ある。
【符号の説明】
1…ウェハ、2…接続パッド、3…粘着膜、4…はんだ
ボール、5…ボール整列マスク、6…ボール整列スキー
ジ、7…加圧プレート、8…液状フラックス、9…フラ
ックス塗布器、10…絶縁膜、11…配線、12…フラ
ックス、15…実装基板、16…半導体パッケージ、1
7…半導体チップ、18…接続パッド、19…バンプ、
20…印刷マスク、21…はんだペースト、22……N
i膜、23…真空吸着マスク。
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/36 B23K 101:42 // B23K 101:42 H01L 21/92 604H (72)発明者 大録 範行 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 井上 康介 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】電子部品上の複数の電極部分の各々に選択
    的に粘着膜を形成する粘着膜形成工程と、 該粘着膜形成工程で形成された粘着膜の各々の上に接合
    材を整列させて供給する接合材整列供給工程と、 該接合材整列供給工程で供給した接合材を溶融して電極
    部分と接合する接合工程とを有することを特徴とするバ
    ンプ付き電子部品の製造方法。
  2. 【請求項2】前記粘着膜形成工程において、形成する粘
    着膜の厚みを5μm以上とすることを特徴とする請求項
    1記載のバンプ付き電子部品の製造方法。
  3. 【請求項3】前記粘着膜形成工程において、形成された
    粘着膜に対して粘着性を有するように再生する処理を行
    う工程を有することを特徴とする請求項1または2記載
    のバンプ付き電子部品の製造方法。
  4. 【請求項4】電子部品上の複数の電極部分の各々に選択
    的に形成された粘着膜の各々の上に接合材を整列させて
    供給する接合材整列供給工程と、 該接合材整列供給工程で供給した接合材を溶融して電極
    部分と接合する接合工程とを有することを特徴とするバ
    ンプ付き電子部品の製造方法。
  5. 【請求項5】前記接合材整列供給工程において各粘着膜
    の厚さが5μm以上であることを特徴とする請求項4記
    載のバンプ付き電子部品の製造方法。
  6. 【請求項6】第1の電子部品の複数の電極部分の各々に
    選択的に粘着膜を形成する粘着膜形成工程と、 該粘着膜形成工程で形成された各粘着膜上に接合材を整
    列させて供給する接合材整列供給工程と、 前記接合材整列供給工程で供給された接合材を有する第
    1の電子部品の各電極部分と第2の電子部品の各電極部
    分とを相対的に位置合わせして前記接合材を挟んで合体
    する合体工程と、 該合体工程で合体された第1の電子部品の電極と第2の
    電子部品の電極とを前記接合材を溶融して接合すること
    により第1の電子部品と第2の電子部品との電気回路を
    接続する接合工程とを有することを特徴とする電子回路
    の製造方法。
  7. 【請求項7】第1の電子部品の複数の電極部分の各々に
    選択的に粘着膜を形成する第1の粘着膜形成工程と、 第2の電子部品の複数の電極部分の各々に選択的に粘着
    膜を形成する第2の粘着膜形成工程と、 前記第1の粘着膜形成工程で形成された粘着膜の各々の
    上に接合材を整列させて供給する接合材整列供給工程
    と、 該接合材整列供給工程で供給された接合材を有する第1
    の電子部品の各電極部分と前記第2の電子部品の各電極
    部分とを相対的に位置合わせして前記接合材を挟んで合
    体する合体工程と、 該合体工程で合体された第1の電子部品の電極と第2の
    電子部品の電極とを前記接合材を溶融して接合すること
    により第1の電子部品と第2の電子部品との電気回路を
    接続する接合工程とを有することを特徴とする電子回路
    の製造方法。
  8. 【請求項8】第1の電子部品の複数の電極部分の各々に
    選択的に形成された粘着膜の各々の上に接合材を整列さ
    せて供給する接合材整列供給工程と、 該接合材整列供給工程で供給された接合材を有する第1
    の電子部品の各電極部分と第2の電子部品の各電極部分
    とを相対的に位置合わせして前記接合材を挟んで合体す
    る合体工程と、 該合体工程で合体された第1の電子部品の電極と第2の
    電子部品の電極とを前記接合材を溶融して接合すること
    により第1の電子部品と第2の電子部品との電気回路を
    接続する接合工程とを有することを特徴とする電子回路
    の製造方法。
  9. 【請求項9】第1の電子部品の複数の電極部分の各々に
    選択的に形成された粘着膜の各々上に接合材を整列させ
    て供給する接合材整列供給工程と、 該接合材整列供給工程で供給された接合材を有する前記
    第1の電子部品の各電極部分と第2の電子部品の選択的
    に粘着膜を形成した各電極部分とを相対的に位置合わせ
    して前記接合材を挟んで合体する合体工程と、 該合体工程で合体された第1の電子部品の電極と第2の
    電子部品の電極とを前記接合材を溶融して接合すること
    により第1の電子部品と第2の電子部品との電気回路を
    接続する接合工程とを有することを特徴とする電子回路
    の製造方法。
JP2001004396A 2000-01-13 2001-01-12 バンプ付き電子部品の製造方法および電子部品の製造方法 Pending JP2001267731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001004396A JP2001267731A (ja) 2000-01-13 2001-01-12 バンプ付き電子部品の製造方法および電子部品の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-10053 2000-01-13
JP2000010053 2000-01-13
JP2001004396A JP2001267731A (ja) 2000-01-13 2001-01-12 バンプ付き電子部品の製造方法および電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2001267731A true JP2001267731A (ja) 2001-09-28

Family

ID=26583752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001004396A Pending JP2001267731A (ja) 2000-01-13 2001-01-12 バンプ付き電子部品の製造方法および電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2001267731A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104002A (ja) * 2002-09-12 2004-04-02 Oki Electric Ind Co Ltd ボール電極形成方法
JP2004253769A (ja) * 2003-01-31 2004-09-09 Hitachi Metals Ltd 半田バンプの製造方法及び製造装置
WO2004082346A1 (ja) 2003-03-10 2004-09-23 Hitachi Metals, Ltd. 導電性ボールの搭載方法および搭載装置
CN100382266C (zh) * 2005-05-17 2008-04-16 华为技术有限公司 球栅阵列封装基板植球方法及设备
WO2008105397A1 (ja) * 2007-02-26 2008-09-04 Senju Metal Industry Co., Ltd. 粘着性と濡れ性を有するはんだ付け用回路基板
WO2008140019A1 (ja) 2007-05-08 2008-11-20 Nippon Steel Materials Co., Ltd. はんだボールの搭載方法及び搭載装置
US7475803B2 (en) 2004-08-04 2009-01-13 Ibiden Co., Ltd. Solder ball loading method and solder ball loading unit background of the invention
JP2009044128A (ja) * 2007-07-17 2009-02-26 Shinko Electric Ind Co Ltd はんだバンプ形成方法
JP2009099963A (ja) * 2007-09-25 2009-05-07 Ngk Spark Plug Co Ltd はんだバンプを有する配線基板の製造方法
JP2009275079A (ja) * 2008-05-13 2009-11-26 Hitachi Chem Co Ltd 回路接続材料及びそれを用いた回路部材の接続構造
JP2009278128A (ja) * 2009-08-17 2009-11-26 Hitachi Metals Ltd 導電性ボールの搭載装置
US7845547B2 (en) 2005-12-20 2010-12-07 Ibiden Co., Ltd. Method for manufacturing a printed wiring board
US8083123B2 (en) 2006-01-27 2011-12-27 Ibiden Co., Ltd. Method for manufacturing a printed wiring board
US8087164B2 (en) 2006-01-27 2012-01-03 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
US8091766B2 (en) 2006-01-27 2012-01-10 Ibiden Co., Ltd. Method and apparatus for loading solder balls
JP2012019236A (ja) * 2011-09-29 2012-01-26 Kyushu Hitachi Maxell Ltd 配列用マスク

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104002A (ja) * 2002-09-12 2004-04-02 Oki Electric Ind Co Ltd ボール電極形成方法
JP4505783B2 (ja) * 2003-01-31 2010-07-21 日立金属株式会社 半田バンプの製造方法及び製造装置
JP2004253769A (ja) * 2003-01-31 2004-09-09 Hitachi Metals Ltd 半田バンプの製造方法及び製造装置
WO2004082346A1 (ja) 2003-03-10 2004-09-23 Hitachi Metals, Ltd. 導電性ボールの搭載方法および搭載装置
US7431792B2 (en) 2003-03-10 2008-10-07 Hitachi Metals, Ltd. Method and apparatus for placing conductive balls
US7866529B2 (en) 2004-08-04 2011-01-11 Ibiden Co., Ltd. Solder ball loading method and solder ball loading unit
US7475803B2 (en) 2004-08-04 2009-01-13 Ibiden Co., Ltd. Solder ball loading method and solder ball loading unit background of the invention
CN100382266C (zh) * 2005-05-17 2008-04-16 华为技术有限公司 球栅阵列封装基板植球方法及设备
US7845547B2 (en) 2005-12-20 2010-12-07 Ibiden Co., Ltd. Method for manufacturing a printed wiring board
US8083123B2 (en) 2006-01-27 2011-12-27 Ibiden Co., Ltd. Method for manufacturing a printed wiring board
US8087164B2 (en) 2006-01-27 2012-01-03 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
US9480170B2 (en) 2006-01-27 2016-10-25 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
TWI413471B (zh) * 2006-01-27 2013-10-21 Ibiden Co Ltd Method and device for mounting solder ball
US8091766B2 (en) 2006-01-27 2012-01-10 Ibiden Co., Ltd. Method and apparatus for loading solder balls
JP4899113B2 (ja) * 2007-02-26 2012-03-21 千住金属工業株式会社 はんだ付け回路基板、その処理方法、およびはんだ層・バンプの形成方法
WO2008105397A1 (ja) * 2007-02-26 2008-09-04 Senju Metal Industry Co., Ltd. 粘着性と濡れ性を有するはんだ付け用回路基板
US8104663B2 (en) 2007-05-08 2012-01-31 Nippon Steel Materials Co., Ltd. Solder ball mounting method and apparatus
WO2008140019A1 (ja) 2007-05-08 2008-11-20 Nippon Steel Materials Co., Ltd. はんだボールの搭載方法及び搭載装置
JP2009044128A (ja) * 2007-07-17 2009-02-26 Shinko Electric Ind Co Ltd はんだバンプ形成方法
JP2009099963A (ja) * 2007-09-25 2009-05-07 Ngk Spark Plug Co Ltd はんだバンプを有する配線基板の製造方法
JP2009275079A (ja) * 2008-05-13 2009-11-26 Hitachi Chem Co Ltd 回路接続材料及びそれを用いた回路部材の接続構造
JP2009278128A (ja) * 2009-08-17 2009-11-26 Hitachi Metals Ltd 導電性ボールの搭載装置
JP2012019236A (ja) * 2011-09-29 2012-01-26 Kyushu Hitachi Maxell Ltd 配列用マスク

Similar Documents

Publication Publication Date Title
US6595404B2 (en) Method of producing electronic part with bumps and method of producing electronic part
JP2001267731A (ja) バンプ付き電子部品の製造方法および電子部品の製造方法
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
US20070090160A1 (en) Electronic Part Manufacturing Method
JP2004504730A (ja) 電子部品組立体およびその製造方法
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
JP2985806B2 (ja) フリップチップ実装方法
KR100322823B1 (ko) 전자회로장치의제조방법
JP2002507838A (ja) フリップチップアセンブリのための洗浄不要フラックス
US6498052B2 (en) Circuit, method of adhering an integrated circuit device to a substrate, and method of forming a circuit
TWI427720B (zh) 焊料凸塊形成方法
JP3998484B2 (ja) 電子部品の接続方法
US7845547B2 (en) Method for manufacturing a printed wiring board
JP2001217513A (ja) 回路基板
JP2005005494A (ja) チップ部品の実装方法及び実装基板
JP3395609B2 (ja) 半田バンプ形成方法
JP3400125B2 (ja) 部品実装方法
JPH05136146A (ja) 半導体装置の電極と検査方法
JPH08203904A (ja) はんだバンプ形成方法
JP2002198639A (ja) プリント配線板とその製造方法および電子部品の実装方法
JPH09293961A (ja) 電子部品の実装方法
JP2002368044A (ja) はんだボール付電子部品の組立方法及び電子部品
JP2953111B2 (ja) 半導体装置の電極形成方法と実装方法
JP3704229B2 (ja) 半導体装置の製造方法および装置
EP0696055A2 (en) Electronic assemblies and methods of treatment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106