JP2002198639A - プリント配線板とその製造方法および電子部品の実装方法 - Google Patents

プリント配線板とその製造方法および電子部品の実装方法

Info

Publication number
JP2002198639A
JP2002198639A JP2000394299A JP2000394299A JP2002198639A JP 2002198639 A JP2002198639 A JP 2002198639A JP 2000394299 A JP2000394299 A JP 2000394299A JP 2000394299 A JP2000394299 A JP 2000394299A JP 2002198639 A JP2002198639 A JP 2002198639A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
conductive layer
metal conductive
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000394299A
Other languages
English (en)
Inventor
Koji Kawauchi
晃司 川内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000394299A priority Critical patent/JP2002198639A/ja
Publication of JP2002198639A publication Critical patent/JP2002198639A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 狭ピッチの部品実装電極を有するプリント配
線板の製造方法において、実装する部品が基板の電極か
らずれ落ちるのを阻止したプリント配線板の製造方法を
提供することを目的とする。 【解決手段】 絶縁基板上に形成された台形状断面を有
する導体パターン５の上辺に矩形状断面を有する金属導
電層１２を形成し、この金属導電層の幅が前記台形状断
面を有する導体パターン５の上辺の幅よりも大であるプ
リント配線板により、部品を実装する際の位置ずれに関
する許容度が大きくなるため、接触不良の抑制に有効な
優れたプリント配線板を実現できるものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面実装部品、特
にベアチップ等の電子部品を実装するプリント配線板と
その製造方法および電子部品の実装方法に関するもので
ある。
【０００２】
【従来の技術】従来のプリント配線板のパターン形成方
法は、大別するとサブトラクティブ法とアディティブ法
の二つがあり、サブトラクティブ法は量産性が高く、製
造コストを低減できることからプリント配線板のパター
ン形成方法として多用されている。
【０００３】図９はサブトラクティブ法によるパターン
形成の製造工程手順である。
【０００４】基材２と銅はく３からなる銅張り積層板１
（図９（Ａ）参照）の表面にフォトプロセスによりエッ
チングレジスト４を形成した後（図９（Ｂ）参照）、塩
化第二銅などのエッチング液により不要な銅はくを除去
して所定のパターン５を形成したうえで（図９（Ｃ）参
照）、エッチングレジストを剥離してパターン形成が完
了する（図９（Ｄ）参照）。その後、必要に応じて配線
基板の表面に部品実装部分を残してソルダレジストを塗
布することもある。
【０００５】最後に、仕上げ処理として、部品実装の
際、接続電極となるパターンの上に無電解ニッケルめっ
き層６、さらにその上に無電解金めっき層７を形成する
（図９（Ｅ）参照）。
【０００６】
【発明が解決しようとする課題】ところが、上記従来の
製造方法では、銅はく３をエッチングする際、厚み方向
だけではなく横方向にもエッチングされパターン５の断
面形状は上幅が細く、下幅が太い台形状になる。このた
めファインパターン化が進み、パターン幅とパターン間
隙が狭くなってくると隣接するパターン間の下幅におい
て所定の間隙を保とうとすると上幅が細くなってしま
う。
【０００７】このようにパターンの上幅が細くなるとパ
ターンの上に部品を実装する際、部品に配置された電極
をパターン上に精度よく載せるのが難しく、部品がパタ
ーンからずれ落ちたりして電気的接続がとれないという
問題があった。
【０００８】これを具体的に説明すると図１０（ａ）、
（ｂ）に示すようにベアチップ８に配置された基板との
接続電極であるバンプ９が実装時の圧力によりパターン
５からずれ落ちてベアチップが傾き、接触不良を起こす
などの不具合が発生していた。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下の構成を有する。
【００１０】本発明の請求項１に記載の発明は、特に、
絶縁基板上に形成された導体パターンの上辺に矩形状断
面を有する金属導電層が形成され、前記金属導電層の幅
は、導体パターンの上辺の幅よりも大であるというプリ
ント配線板の構成を有しており、これにより、部品に配
置された電極を金属導電層上に載せる際、位置ずれに関
する許容度が大きくなるため、部品が金属導電層からず
れ落ちて部品が傾き、接触不良を起こすなどの不具合を
防止することができるという作用効果が得られる。
【００１１】本発明の請求項２に記載の発明は、特に、
金属導電層は、導体パターンと異なる導電物質で構成さ
れている請求項１に記載のプリント配線板の構成を有し
ており、これにより、金属導電層はエッチングされず、
導体パターンのみを選択的にエッチングする液を選ぶこ
とにより、エッチング状態に左右されない一定の幅をも
つ金属導電層が得られるという作用効果が得られる。
【００１２】本発明の請求項３に記載の発明は、特に、
金属導電層は、電解ニッケルめっきにて形成されている
請求項１に記載のプリント配線板の構成を有しており、
これにより、金属導電層を接続電極としてはんだ接合す
る場合、金属導電層となるニッケル皮膜中にはリンが含
まれないため、高いはんだ接合強度を維持することがで
きるという作用効果が得られる。
【００１３】本発明の請求項４に記載の発明は、特に、
金属導電層は、電解ニッケルめっきと、その上に電解金
めっきにて形成されている請求項1に記載のプリント配
線板の構成を有しており、これにより、多数のピンホー
ルが存在する無電解金めっきに比べて、電解金めっきは
ピンホールのない緻密な層が形成されるため腐食が発生
せず、長期保存性が良好であるという作用効果が得られ
る。
【００１４】本発明の請求項５に記載の発明は、特に、
導体パターンと金属導電層の表面に無電解ニッケルめっ
きと無電解金めっきの層を形成する請求項１に記載のプ
リント配線板の構成を有しており、これにより、電解ニ
ッケルめっきや電解金めっきの場合に必要となる通電の
ための引き回し線が不要となるため、配線密度と部品実
装密度を上げることができるという作用効果が得られ
る。
【００１５】本発明の請求項６に記載の発明は、特に、
導体パターンは、電子部品との電気的接続を図るための
接続端子パターンである請求項１に記載のプリント配線
板の構成を有しており、これにより、従来サブトラクテ
ィブ法では困難な領域であった狭ピッチの高密度基板で
も表面実装部品を載せることができるだけの幅を持った
金属導電層を形成することが可能となり、ベアチップを
実装するＢＧＡ、ＣＳＰ用の基板にも適用できるという
作用効果が得られる。
【００１６】本発明の請求項７に記載の発明は、特に、
めっきレジストの非形成部に金属導電層を形成し、金属
導電層が形成されていない部分の銅はくをエッチングし
導体パターンを形成し、導体パターン上に前記金属導電
層を残存したまま次工程の処理を行うというものであ
り、これにより、導体パターンを形成する際のエッチン
グ状態に左右されない一定の幅を持った金属導電層が得
られるという作用効果が得られる。
【００１７】本発明の請求項８に記載の発明は、特に、
金属導電層は、電解ニッケルめっきにて形成する請求項
７に記載のプリント配線板の製造方法というものであ
り、これにより、金属導電層を接続電極としてはんだ接
合する場合、金属導電層となるニッケル皮膜中にはリン
が含まれないため、高いはんだ接合強度を維持すること
ができるという作用効果が得られる。
【００１８】本発明の請求項９に記載の発明は、特に、
電解ニッケルめっき上に電解金めっきを施す請求項８に
記載のプリント配線板の製造方法というものであり、こ
れにより、多数のピンホールが存在する無電解金めっき
に比べて、電解金めっきはピンホールのない緻密な層が
形成されるため腐食が発生せず、長期保存性が良好であ
るという作用効果が得られる。
【００１９】本発明の請求項１０に記載の発明は、特
に、導体パターン上に金属導電像を残存したまま行う次
工程の処理は、配線基板上の全面に絶縁樹脂層を形成
し、絶縁樹脂層を金属導電層の表面が露出するまで平滑
に研磨し、露出した金属導電層の表面に無電解金めっき
を行うとする請求項７に記載のプリント配線板の製造方
法というものであり、これにより、部品を実装する金属
導電層と絶縁樹脂層がほの同一の厚さでほぼ平坦に形成
されているため、部品が金属導電層からずれ落ちて傾
き、接触不良を起こすなどの不具合を防止できる。
【００２０】また金属導電層と絶縁樹脂層がほぼ平坦に
形成されているため、ソルダレジストを形成する場合で
も従来のようにパターン間隙においてソルダレジストの
未着やボイドが発生せず、薄く均一に塗布できる。また
部品と基板の隙間に接続信頼性向上のため、封止樹脂を
注入する際もボイドの巻き込みを防止できるという作用
効果が得られる。
【００２１】本発明の請求項１１に記載の発明は、特
に、無電解金めっきを行う直前に無電解ニッケルめっき
を露出した金属導電層の表面に行うこととする請求項１
０に記載のプリント配線板の製造方法というものであ
り、これにより、絶縁樹脂層を平滑に研磨する際に生じ
た金属導電層の研磨痕を緩和させたり、金めっき層の密
着を向上させることができるという作用効果が得られ
る。
【００２２】本発明の請求項１２に記載の発明は、特
に、導体パターン上に金属導電層を残存したまま行う次
工程の処理は、導体パターンと金属導電層の表面に無電
解ニッケルめっきと無電解金めっきを施すこととする請
求項７に記載のプリント配線板の製造方法というもので
あり、これにより、導体パターンを形成する際、エッチ
ング状態に左右されない一定の幅を持った金属導電層を
得ることができる。さらに無電解ニッケルめっきと無電
解金めっきを施すことにより、金属導電層表面への酸化
膜生成を防止するとともにエッチングによって露出した
導体パターンの側面を防錆することができるという作用
効果が得られる。
【００２３】本発明の請求項１３に記載の発明は、特
に、請求項６のプリント配線板の接続端子パターンに、
電子部品の凸状の接続電極を前記接続電極を接触、加圧
することで接続端子パターンと接続電極を電気的に接合
する電子部品の実装方法というものであり、これによ
り、接続端子パターンの幅は十分確保されているため、
実装時、電子部品に圧力がかかっても電子部品の接続電
極が接続端子パターンからずれ落ちて傾き、接触不良を
起こすなどの不具合を防止することができるという作用
効果が得られる。
【００２４】
【発明の実施の形態】（実施の形態１）図１，２は本発
明の実施の形態１におけるプリント配線板の製造工程図
である。
【００２５】図１，２において、本実施形態では配線基
板１０として、基材２には例えばガラスエポキシ基板の
両面に導電層としての銅はく３を貼り付けてなる銅張り
積層板を使用している（図１（Ａ）参照）。
【００２６】この配線基板１０に対してフォトプロセス
によりめっきレジスト１１を形成する（図１（Ｂ）参
照）。
【００２７】次に、めっきレジスト１１の非形成部に金
属導電層としての矩形状断面を有する電解ニッケルめっ
き層１２を形成する（図１（Ｃ）参照）。そしてめっき
レジスト１１を水酸化ナトリウム等の溶液で剥離する
（図１（Ｄ）参照）。
【００２８】次に、電解ニッケルめっき層１２をエッチ
ングレジストとして、銅アンモニウム錯イオンを主成分
とするアルカリエッチング液により不要な銅はくを除去
して所定のパターン５を形成する（図２（Ｅ）参照）。
【００２９】次に、配線基板１０の表面に絶縁樹脂層１
３を形成する。この絶縁樹脂材料としては、熱硬化型の
エポキシ系樹脂を使用し、スクリーン印刷機、カーテン
コータ、スロットコータなどで塗布した後、熱硬化炉で
指触乾燥の状態にしたうえで、配線基板１０の裏面側に
も同様に絶縁樹脂材料を塗布して、熱硬化炉で両面同時
に硬化させる（図２（Ｆ）参照）。
【００３０】次に、硬化した絶縁樹脂層１３を研磨す
る。研磨装置としては例えばベルトサンダーやバフ研磨
機などを使用し、電解ニッケルめっき層１２が表面に露
出されるまで平滑に研磨する（図２（Ｇ）参照）。その
後、必要に応じて配線基板の表面に部品実装部分を残し
てソルダレジストを塗布することもある（図３（ｂ）参
照）。
【００３１】最後に、仕上げ処理として、部品実装部分
などの電解ニッケルめっき層が露出した部分に金めっき
処理を施す。この金めっき処理層７は無電解めっきによ
り実施し、露出した電解ニッケルめっき層の表面を酸処
理、アルカリ処理、シアン処理などの化学研磨とバフな
どによる機械研磨を組み合わせて、充分活性化した後、
金めっきを実施する（図２（Ｈ）参照）。また図２
（Ｇ）のところで実施した研磨により電解ニッケルめっ
き層の表面に大きな研磨痕がある場合や金めっき層の密
着を向上させるため金めっき直前に無電解ニッケルめっ
き層を電解ニッケルめっき層の上に実施することもあ
る。
【００３２】＜本実施形態の利点＞このように本実施の
形態におけるプリント配線板の構成および製造方法によ
れば、次のような効果が得られる。
【００３３】（１）部品実装に必要なパターン上幅を確
保でき、実装時の位置ずれに関して許容度が大きくな
る。部品を実装するパターンの上幅は電解ニッケルめっ
き層１２の幅により決まり、この幅はフォトプロセスに
使用するマスクフィルムのパターン幅によりコントロー
ルされるものであって、パターン５のエッチング状態に
左右されることはないため、一定の安定したパターン上
幅が得られる。
【００３４】（２）基板が平坦なため実装する部品が基
板のパターンからずれ落ちて傾いたりしない。図１０
（ｃ）、（ｄ）に示すように本実施例では電解ニッケル
めっき層１２の端部にバンプ９が配置されても絶縁樹脂
層１３により平坦化されているためベアチップ８が傾く
ことがなく、接続が維持される。
【００３５】（３）ソルダレジストを形成する場合で
も、図３（ａ）に示すように従来の基板であればパター
ン間隙で印刷かすれによるソルダレジスト１４の未着１
５やボイド１６が発生する。特に今後、ファインパター
ン化が進み、パターンの間隙が狭くなると顕著になる。
本実施形態では絶縁樹脂層１３で基板が平坦化されてい
るため、未着１５やボイド１６の発生もないばかりか薄
く、均一に塗布できる。
【００３６】（４）ベアチップを基板にフリップチップ
実装する際のアンダフィル材の注入が容易でボイドの発
生がない。図４に示すようにフリップチップ実装におい
てはベアチップ８と基板１０の隙間に接続信頼性向上の
ため、封止樹脂１７を注入することが多い。この注入工
程では、パターンの狭ピッチ化が進むなか、いかにボイ
ドの巻き込みをなくして早く注入させられるかが大きな
課題となっている。従来の基板ではボイド１８の発生を
抑えるのは困難であったが、本実施形態では絶縁樹脂層
１３により基板表面が平坦化されているため、ボイドの
発生が格段に減少し、注入の時間が大幅に短縮される。
なお、この封止樹脂の代わりに樹脂の硬化収縮を利用し
てベアチップと基板の電気接続を保つ圧接工法の場合
で、樹脂がペースト状以外にフィルム状のもの、あるい
は樹脂に導電粒子を含むもの、含まないものを使用する
場合も同様の効果がある。
【００３７】（５）仕上げの表面処理として実施してい
るニッケルめっきは電解めっきにより形成されることか
ら、ニッケル皮膜中にリンを含まないため、はんだ接合
強度が向上する。高密度基板やベアチップ実装用基板で
は仕上げの表面処理として、ニッケル、金めっきが多用
されている。ニッケル、金めっきには電解めっきと無電
解めっきがあり、電解めっきの場合、通電のための引き
回し線が必要であるが、高密度基板では引き回し線を収
容するだけのスペースがないため、無電解めっきによる
ものが多い。ところが無電解ニッケルめっきは還元剤と
して次亜リン酸ナトリウムを使用しているため、ニッケ
ル皮膜中には必然的にリンが含まれる。このリンを含ん
だニッケルめっき層の部分を接続電極としてはんだ接合
した場合、はんだ中のすずとニッケルにより合金層が形
成され、接合界面にはリン濃度が高い層ができる。この
リン濃度の高い層の形成ははんだ接合強度を低下させる
ことがわかっている。本実施形態により作製した基板の
接続電極部は電解ニッケルめっきにより形成されている
ことからリンを含まず、高いはんだ接合強度を維持する
ことができる。したがって、本基板に表面実装部品をは
んだで接続する場合や本基板をベアチップ実装用基板と
して使用し、マザー基板の上にはんだボールによりＢＧ
Ａ実装を行う場合に有効である。
【００３８】（６）高密度基板やベアチップ基板として
汎用されているビルドアップ配線基板は絶縁樹脂上に析
出させた銅めっき層によって、配線パターンおよび部品
実装パターンを形成していることから、銅はくのピール
強度やプル強度が低いため、基板からの部品脱落が問題
となっている。本実施形態による基板は銅はくの側面が
絶縁樹脂層により覆われているため、ピール強度やプル
強度が大幅に向上する。
【００３９】（実施の形態２）図５，６は本発明の実施
の形態２におけるプリント配線板の製造工程図である。
【００４０】本実施形態では図６（Ｅ）までは実施の形
態１の図２（Ｅ）までと同様であり、絶縁樹脂層１３を
形成せずに仕上げ処理として、無電解ニッケルめっき層
６および無電解金めっき層７を施したものである（図６
（Ｆ）参照）。本実施形態においても部品実装に必要な
パターン上幅を確保でき、実装時の位置ずれに関して許
容度が大きくなる。
【００４１】（実施の形態３）図７，８は本発明の実施
の形態３におけるプリント配線板の製造工程図である。
【００４２】本実施形態では図７（Ｂ）までは実施の形
態１の図１（Ｂ）までと同様、フォトプロセスによりめ
っきレジスト１１を形成する（図７（Ｂ）参照）。
【００４３】次に、めっきレジスト１１の非形成部に電
解ニッケルめっき層１２を形成し、さらにその上に電解
金めっき層１９を形成する（図７（Ｃ）参照）。そして
めっきレジスト１１を水酸化ナトリウム等の溶液で剥離
する（図７（Ｄ）参照）。
【００４４】次に、電解ニッケルめっき層１２および電
解金めっき層１９をエッチングレジストとして、銅アン
モニウム錯イオンを主成分とするアルカリエッチング液
により不要な銅はくを除去して所定のパターン５を形成
する（図８（Ｅ）参照）。その後、必要に応じて配線基
板の表面に部品実装部分を残してソルダレジストを塗布
することもある。
【００４５】最後に、仕上げ処理として、パターン５の
側面の銅露出部分を防錆することを目的として、水溶性
耐熱プリフラックスにより処理する（図８（Ｆ）参
照）。この水溶性耐熱プリフラックス２０はアルキルベ
ンズイミダゾール誘導体を主成分とするもので、防錆成
分が銅表面にのみ化学吸着するもので、金めっき部やソ
ルダレジストには吸着および反応しない。
【００４６】＜本実施形態の利点＞ （１）実施の形態１，２と同様に、部品実装に必要なパ
ターン上幅を確保でき、実装の位置ずれに関して許容度
が大きくなる。
【００４７】（２）本実施形態による基板は実施の形態
１と同様、接続電極となるニッケルめっき層は電解めっ
きにより形成されていることから、ニッケル層中にリン
を含まないため、はんだ接合強度が向上する。また、ニ
ッケル層の上の金めっきも電解めっきによるものであ
り、ピンホールのない緻密な層が形成されるため、長期
保存性は良好である。
【００４８】従来、金めっきは無電解めっきによるもの
が多く、そのため金めっき層には多数のピンホールが存
在する。このピンホールの部分では金とニッケルの接触
による局部電池が形成され、金とニッケル間に非常に大
きな電位差が生じて腐食が発生する。この腐食は時間の
経過とともに進行するため、長期保存ができない。
【００４９】また金めっき層に存在するピンホールの部
分ではニッケル層が表面に出ているが、ニッケルは仕上
げ処理の水溶性耐熱プリフラックスの成分と結合するた
め、銅表面だけではなく、ニッケルめっきおよび金めっ
きを施した接続電極部にも有機被膜が形成される。接続
電極部に有機被膜が形成されるとベアチップ実装時のワ
イヤボンディング接続等が困難になるなどの大きな課題
があったが、本実施形態では金めっき層を電解めっきで
形成するため、ピンホールのない緻密な層を形成するこ
とができるだけでなく、金めっきの厚みもめっき条件に
より容易にコントロールできる。
【００５０】
【発明の効果】以上のように、本発明によれば、絶縁基
板上に形成された台形状断面を有する導体パターンの上
辺に矩形状断面を有する金属導電層を形成し、この金属
導電層の幅が前記台形状断面を有する導体パターンの上
辺の幅よりも大であるプリント配線板により、部品を実
装する際の位置ずれに関する許容度が大きくなるため、
接触不良の抑制に有効な優れたプリント配線板を実現で
きるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるプリント配線板
の製造方法を示す工程断面図
【図２】同実施の形態１におけるプリント配線板の製造
方法を示す工程断面図
【図３】本発明の実施の形態１におけるソルダレジスト
の形成状態を比較するための断面図
【図４】本発明の実施の形態１における電子部品の実装
状態を比較するための断面図
【図５】本発明の実施の形態２におけるプリント配線板
の製造方法を示す工程断面図
【図６】同実施の形態２におけるプリント配線板の製造
方法を示す工程断面図
【図７】本発明の実施の形態３におけるプリント配線板
の製造方法を示す工程断面図
【図８】同実施の形態３におけるプリント配線板の製造
方法を示す工程断面図
【図９】従来のプリント配線板の製造方法を示す工程断
面図
【図１０】電子部品の実装状態を比較するための断面図
【符号の説明】
１ 銅張り積層板 ２ 基材 ３ 銅はく（導体層） ４ エッチングレジスト ５ パターン ６ 無電解ニッケルめっき層 ７ 無電解金めっき層 ８ ベアチップ ９ バンプ １０ 配線基板 １１ めっきレジスト １２ 電解ニッケルめっき層 １３ 絶縁樹脂層 １４ ソルダレジスト １５ ソルダレジストの未着 １６ ソルダレジスト中のボイド １７ 封止樹脂 １８ 封止樹脂中のボイド １９ 電解金めっき層 ２０ 水溶性耐熱プリフラックス
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/24 Ｈ０５Ｋ 3/24 Ｄ ５Ｆ０４４ Ｆターム(参考） 4E351 AA01 BB01 BB23 BB24 BB30 BB33 BB35 CC06 CC07 DD04 DD06 DD19 GG01 5E319 AA03 AC01 AC16 CC22 GG15 5E338 AA01 AA02 AA16 BB75 CC01 CD03 CD32 EE60 5E339 AB01 AD01 AD03 BC01 BD01 BD08 BD11 BE11 CD05 CE02 CE13 CE17 GG02 5E343 AA02 AA12 BB09 BB17 BB23 BB24 BB44 BB71 DD33 DD43 GG18 5F044 KK02 KK17 KK19 LL01

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板上に形成された台形状断面を有
    する導体パターンと、前記導体パターンの上辺に矩形状
    断面を有する金属導電層が形成され、前記金属導電層の
    幅は、前記台形状断面を有する導体パターンの上辺の幅
    よりも大であることを特徴とするプリント配線板。
  2. 【請求項２】 金属導電層は、導体パターンと異なる導
    電物質で構成されていることを特徴とする請求項１に記
    載のプリント配線板。
  3. 【請求項３】 金属導電層は、電解ニッケルめっきにて
    形成されていることを特徴とする請求項１に記載のプリ
    ント配線板。
  4. 【請求項４】 金属導電層は、電解ニッケルめっきと、
    その上に電解金めっきにて形成されていることを特徴と
    する請求項1に記載のプリント配線板。
  5. 【請求項５】 導体パターンと金属導電層の表面に無電
    解ニッケルめっきと無電解金めっきの層を形成したこと
    を特徴とする請求項１に記載のプリント配線板。
  6. 【請求項６】 導体パターンは、電子部品との電気的接
    続を図るための接続端子パターンであることを特徴とす
    る請求項１に記載のプリント配線板。
  7. 【請求項７】 銅張積層板にめっきレジストを選択的に
    形成する工程と、前記めっきレジストの非形成部に金属
    導電層を形成する工程と、前記めっきレジストを剥離す
    る工程と、前記金属導電層が形成されていない部分の銅
    はくをエッチングし導体パターンを有する配線基板を形
    成する工程と、前記導体パターン上に前記金属導電層を
    残存したまま次工程の処理を行うことを特徴とするプリ
    ント配線板の製造方法。
  8. 【請求項８】 金属導電層は、電解ニッケルめっきにて
    形成することを特徴とする請求項７に記載のプリント配
    線板の製造方法。
  9. 【請求項９】 電解ニッケルめっき上に電解金めっきを
    施すことを特徴とする請求項８に記載のプリント配線板
    の製造方法。
  10. 【請求項１０】 導体パターン上に金属導電像を残存し
    たまま行う次工程の処理は、配線基板上の全面に絶縁樹
    脂層を形成する工程と、前記絶縁樹脂層を金属導電層の
    表面が露出するまで平滑に研磨する工程と、露出した金
    属導電層の表面に無電解金めっきを行う工程であること
    を特徴とする請求項７に記載のプリント配線板の製造方
    法。
  11. 【請求項１１】 無電解金めっきを行う直前に無電解ニ
    ッケルめっきを露出した金属導電層の表面に行うことを
    特徴とする請求項１０に記載のプリント配線板の製造方
    法。
  12. 【請求項１２】 導体パターン上に金属導電層を残存し
    たまま行う次工程の処理は、前記導体パターンと前記金
    属導電層の表面に無電解ニッケルめっきと無電解金めっ
    きを施すことを特徴とする請求項７に記載のプリント配
    線板の製造方法。
  13. 【請求項１３】 請求項６記載のプリント配線板の接続
    端子パターンに、凸状の接続電極を有する電子部品の前
    記接続電極を接触させ、前記電子部品を加圧することに
    よって前記接続端子パターンと接続電極を電気的に接合
    することを特徴とする電子部品の実装方法。
JP2000394299A 2000-12-26 2000-12-26 プリント配線板とその製造方法および電子部品の実装方法 Pending JP2002198639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000394299A JP2002198639A (ja) 2000-12-26 2000-12-26 プリント配線板とその製造方法および電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000394299A JP2002198639A (ja) 2000-12-26 2000-12-26 プリント配線板とその製造方法および電子部品の実装方法

Publications (1)

Publication Number Publication Date
JP2002198639A true JP2002198639A (ja) 2002-07-12

Family

ID=18859946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000394299A Pending JP2002198639A (ja) 2000-12-26 2000-12-26 プリント配線板とその製造方法および電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP2002198639A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096007A (ja) * 2005-09-29 2007-04-12 Cmk Corp プリント配線板及びその製造方法
JP2010212372A (ja) * 2009-03-09 2010-09-24 Nec Corp プリント配線基板のカードエッジ端子製造方法
JP2011216588A (ja) * 2010-03-31 2011-10-27 Toshiba Corp 発光素子モジュール基板、発光素子モジュール及び照明装置
JP2012004595A (ja) * 2011-09-21 2012-01-05 Toshiba Corp 発光素子モジュール基板の製造方法
US10349521B2 (en) 2016-11-10 2019-07-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096007A (ja) * 2005-09-29 2007-04-12 Cmk Corp プリント配線板及びその製造方法
JP4705448B2 (ja) * 2005-09-29 2011-06-22 日本シイエムケイ株式会社 プリント配線板の製造方法
JP2010212372A (ja) * 2009-03-09 2010-09-24 Nec Corp プリント配線基板のカードエッジ端子製造方法
JP2011216588A (ja) * 2010-03-31 2011-10-27 Toshiba Corp 発光素子モジュール基板、発光素子モジュール及び照明装置
JP2012004595A (ja) * 2011-09-21 2012-01-05 Toshiba Corp 発光素子モジュール基板の製造方法
US10349521B2 (en) 2016-11-10 2019-07-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
US11044812B2 (en) 2016-11-10 2021-06-22 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure

Similar Documents

Publication Publication Date Title
US6695200B2 (en) Method of producing electronic part with bumps and method of producing electronic part
EP1722616A2 (en) Technique for defining a wettable solder joint area for an electronic assembly substrate
US20070095879A1 (en) Methods and apparatus for assembling a printed circuit board
JP2008004924A (ja) パッケージ基板製造方法
JP2002290022A (ja) 配線基板およびその製造方法ならびに電子装置
US5525204A (en) Method for fabricating a printed circuit for DCA semiconductor chips
US6472609B2 (en) Printed-wiring substrate and method for fabricating the printed-wiring substrate
JP2002204067A (ja) 回路基板モジュールの製造方法
US5863406A (en) Method of manufacturing a printed circuit board
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP2002198639A (ja) プリント配線板とその製造方法および電子部品の実装方法
JP2006287148A (ja) プリント配線板とその製造方法および電子部品の実装方法
JP2001217513A (ja) 回路基板
JP2002261407A (ja) プリント配線板とその製造方法および電子部品の実装方法
JP2004079666A (ja) プリント基板、プリント基板の製造方法および電子部品の実装方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JPH09321425A (ja) チップ状電子部品の実装方法
JP3991588B2 (ja) プリント配線板の製造方法
JP3760857B2 (ja) プリント配線板の製造方法
JP2003243802A (ja) プリント配線板の製造方法とプリント配線板およびそれを用いた電子部品の実装方法
JPH0685425A (ja) 電子部品搭載用基板
JP2002198634A (ja) プリント配線板とその製造方法および電子部品の実装方法
JP3275413B2 (ja) リードフレームおよびその製造方法
JPH0621601A (ja) プリント配線基板並びにその製造方法及び接続方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212