JPH05136146A - 半導体装置の電極と検査方法 - Google Patents

半導体装置の電極と検査方法

Info

Publication number
JPH05136146A
JPH05136146A JP30012091A JP30012091A JPH05136146A JP H05136146 A JPH05136146 A JP H05136146A JP 30012091 A JP30012091 A JP 30012091A JP 30012091 A JP30012091 A JP 30012091A JP H05136146 A JPH05136146 A JP H05136146A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
bump
conductive adhesive
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30012091A
Other languages
English (en)
Other versions
JP2699726B2 (ja
Inventor
Yoshihiro Bessho
芳宏 別所
Seiichi Nakatani
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3300120A priority Critical patent/JP2699726B2/ja
Publication of JPH05136146A publication Critical patent/JPH05136146A/ja
Application granted granted Critical
Publication of JP2699726B2 publication Critical patent/JP2699726B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 本発明は半導体装置と回路基板とを容易に、
かつ、信頼性良く接続することのできる半導体装置の電
極と検査方法を提供することを目的とする。 【構成】 半導体装置のIC基板1のアルミ電極パッド
2部上に突起状のバンプ電極3を備え、バンプ電極3の
頂上部にのみ熱可塑性の導電性接着剤4を形成した電極
を有し、かつ、熱可塑性の導電性接着剤4を回路基板上
の端子電極に押圧することで電気的な導通を得て検査を
行い、良好な場合のみ実装する。 【効果】 熱可塑性の導電性接着剤4により、電気的な
検査および半導体装置が不良の場合の取り替えが容易に
実現できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置を回路基板
に実装する際の電極構造とその半導体装置の検査方法に
関するものであり、特にフェースダウンで実装してなる
半導体装置の電極と検査方法に関する。
【0002】
【従来の技術】従来、半導体装置の回路基板上への実装
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージの小型化と接続端子数の増加により、接
続端子間隔が狭くなり、従来の半田付け技術で対処する
ことが次第に困難になってきた。
【0003】そこで、最近では裸の半導体装置を回路基
板上に直付けして実装面積の小型化と効率的使用を図ろ
うとする方法が考案されてきた。
【0004】なかでも、半導体装置を回路基板に接続す
るに際し、あらかじめ半導体装置のアルミ電極パッド上
に密着金属や拡散防止金属の蒸着膜とこの上にメッキに
より形成した半田層とからなる電極構造を有する半導体
装置を下向き(フェースダウン)にして、高温に加熱し
て半田を回路基板の端子電極に融着する実装構造が、接
続後の機械的強度が強く、接続が一括にできることなど
から有効な方法であるとされている。(例えば、工業調
査会、1980年1月15日発行、日本マイクロエレク
トロニクス協会編、『IC化実装技術』) 以下図面を参照しながら、上述した従来の半導体装置の
電極と検査方法の一例について説明する。
【0005】図3は従来の半田バンプ電極を有する半導
体装置の電極の概略説明図であり、図4は上記半導体装
置の検査方法の概略説明図である。
【0006】図3において、12は半導体装置のIC基
板であり、13はアルミ電極パッドである。14は密着
金属膜であり、15は拡散防止金属膜である。16は半
田突起であり、17はパッシベーション膜である。図4
において、18は端子電極であり、19は回路基板であ
る。
【0007】以上のように構成された従来の半田バンプ
電極を有する半導体装置の電極と検査方法について、以
下その概略を説明する。
【0008】まず、半導体装置のIC基板12のアルミ
電極パッド13上にCuなどの密着金属膜14およびC
rなどの拡散防止金属膜15を蒸着により形成する。そ
の後、電極部以外をフォトレジストで覆い、メッキ法に
より半田を拡散防止金属膜15上に析出させて半田リフ
ローを行うことにより、半田突起16を形成して図3の
半田バンプ電極を得る。
【0009】さらに、以上のようにして得た半田バンプ
電極を有する半導体装置を、回路基板19の所定の位置
に位置合わせを行ってフェースダウンで積載した後、2
00〜300℃の高温に加熱して半田突起16を溶融
し、端子電極18に融着することによって半導体装置の
実装を行った後、電気的な検査を行うものである。
【0010】
【発明が解決しようとする課題】しかしながら上記のよ
うな半田バンプ電極を有する半導体装置の電極や実装体
においては、 1.電気的な検査を半田バンプ電極を溶融して端子電極
に接合した後に行うため、半導体装置の不良が検出され
た場合にも半導体装置の取り替えが困難である。
【0011】2.高温に加熱して半田を溶融して端子電
極と接続する際に、IC基板と回路基板とのギャップを
維持することが出来ないため、半田が広がって隣接とシ
ョートする危険がある。
【0012】3.熱膨張の異なるIC基板と回路基板と
を半田で接続しているため、熱応力に対して脆い。など
といった課題を有していた。
【0013】本発明は上記の課題に鑑みてなされたもの
であり、その目的とするところは、半導体装置と回路基
板とを容易に信頼性良く接続することのできる半導体装
置の電極と検査方法を提供することにある。
【0014】
【課題を解決するための手段】本発明は上記の課題を解
決するため、フェースダウンで回路基板に実装する半導
体装置において、半導体装置のアルミ電極パッド部上の
突起状のバンプ電極と該バンプ電極の頂上部に熱可塑性
の導電性接着剤からなる突起部を形成した電極を有し、
この半導体装置を回路基板上の端子電極に押圧して電気
的な検査を行うことを特徴として、容易に電気的な検査
ができ、かつ、信頼性の高い半導体装置の実装を実現し
ようとするものである。
【0015】
【作用】本発明は、半導体装置のアルミ電極パッド部上
に突起状のバンプ電極とその頂上部に熱可塑性の導電性
接着剤からなる突起部を形成した電極を有することによ
り、半導体装置を回路基板の端子電極に接合する際に上
記電極を回路基板の端子電極に押圧することで容易に電
気的な検査ができ、信頼性の高い半導体装置の実装が実
現できる。
【0016】
【実施例】以下、本発明の一実施例の半導体装置の電極
と検査方法について、図面を参照しながら説明する。
【0017】図1は、本発明の一実施例における半導体
装置の電極の概略説明図であり、図2は、上記実施例の
電極を有する半導体装置の検査方法の概略説明図であ
る。
【0018】図1において、1は半導体装置のIC基板
であり、2はアルミ電極パッドである。3は突起状のバ
ンプ電極であり、4はバンプ電極の頂上部に形成した熱
可塑性の導電性接着剤である。5はパッシベーション膜
である。図2において、6は回路基板であり、7は端子
電極である。8は吸着ヘッドであり、9は加熱用ヒータ
である。10は押圧された導電性接着剤であり、11は
溶融した導電性接着剤である。
【0019】以上のように構成された半導体装置の電極
と検査方法について、以下図面を用いて説明する。
【0020】まず、半導体装置のIC基板1のアルミ電
極パッド2上に公知の方法により突起状のバンプ電極3
を形成する。
【0021】その後、突起状のバンプ電極3の頂上部に
のみ、熱可塑性の導電接着剤4を転写法や印刷法によっ
て形成する。
【0022】上記により、半導体装置のアルミ電極パッ
ド2上に突起状のバンプ電極3と熱可塑性の導電性接着
剤4からなる半導体装置の電極が容易に得られる。
【0023】さらに、以上のようにして得た電極を有す
る半導体装置を、図2の(a)に示すように加熱用ヒー
タ9を内蔵する吸着ヘッド8で吸着した後、回路基板6
の所定の位置に位置合わせを行い、図2の(b)に示す
ように端子電極7に押圧することにより、バンプ電極3
上の熱可塑性の導電性接着剤10を押圧して電気的な導
通を得る。
【0024】この状態で、半導体装置の電気的な検査を
行い、良好な場合にのみ、吸着ヘッド8の加熱用ヒータ
9により熱可塑性の導電性接着剤11を溶融させて回路
基板6の端子電極7へ接合させることによって図2の
(C)に示すように半導体装置を実装する。
【0025】この電気的な検査の際、半導体装置の不良
が検出されたときはこの時点で半導体装置の実装を中断
し、別の半導体装置で再度吸着ヘッド8により実装の工
程を行う。
【0026】本発明の半導体装置の実装体は、上記した
方法により、従来の半田バンプ電極による実装では困難
であった半導体装置の検査および不良の場合の取り替え
工程が熱可塑性の導電性接着剤を用いることで可能とな
り、極めて安定で信頼性良く半導体装置を実装できる。
【0027】さらに、この半導体装置の電極を回路基板
の端子電極と接続する際に、IC基板と回路基板とのギ
ャップを突起状のバンプ電極により維持することがで
き、導電性接着剤の広がりを規制することが可能となっ
て隣接とショートする危険がなく、微細ピッチでの接続
が可能な半導体装置の実装が得られる。
【0028】なお、本実施例においてバンプ電極の形状
を2段突起状とすれば半田の広がりを規制する効果がよ
り顕著に発揮できる。
【0029】
【発明の効果】以上に説明したように、本発明の半導体
装置の電極と検査方法によれば、半導体装置の検査およ
び不良の場合の取り替え工程が熱可塑性の導電性接着剤
を用いることで容易にきるため、極めて実用性が高い。
【0030】さらに、突起状のバンプ電極の頂上部にの
み熱可塑性の導電性接着剤を形成した電極を有すること
により、半導体装置を回路基板の端子電極に接合する際
に導電性接着剤の広がりの規制が可能となり、導電性接
着剤が隣接とショートすることなく微細ピッチでの接合
が可能な実装体となり、高密度に半導体装置を実装でき
る。
【図面の簡単な説明】
【図1】本発明の一実施例における半導体装置の電極の
概略説明図
【図2】本発明の一実施例の電極を有する半導体装置の
検査方法の概略説明図
【図3】従来の半田バンプ電極を有する半導体装置の電
極の概略説明図
【図4】従来の半田バンプ電極を有する半導体装置の検
査方法の概略説明図
【符号の説明】 1 半導体装置のIC基板 2 アルミ電極パッド 3 突起状のバンプ電極 4 熱可塑性の導電性接着剤 5 パッシベーション膜 6 回路基板 7 端子電極 8 吸着ヘッド 9 加熱用ヒータ 10 押圧された導電性接着剤 11 溶融した導電性接着剤 12 半導体装置のIC基板 13 アルミ電極パッド 14 密着金属膜 15 拡散防止金属膜 16 半田突起 17 パッシベーション膜 18 回路基板 19 端子電極

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 フェースダウンで回路基板に実装する半
    導体装置において、半導体装置のアルミ電極パッド部上
    に突起状のバンプ電極を備え、上記突起状のバンプ電極
    の頂上部に熱可塑性の導電性接着剤からなる突起部を形
    成したことを特徴とする半導体装置の電極。
  2. 【請求項2】 突起状のバンプ電極がAuからなること
    を特徴とする請求項1記載の半導体装置の電極。
  3. 【請求項3】 突起状のバンプ電極が2段突起形状であ
    ることを特徴とする請求項1項記載の半導体装置の電
    極。
  4. 【請求項4】 熱可塑性の導電性接着剤がフェノキシ樹
    脂をバインダー成分とすることを特徴とする請求項1記
    載の半導体装置の電極。
  5. 【請求項5】 熱可塑性の導電性接着剤の突起部を転写
    により形成することを特徴とする請求項1記載の半導体
    装置の電極。
  6. 【請求項6】 フェースダウンで回路基板に実装する半
    導体装置の検査方法において、半導体装置のアルミ電極
    パッド部上の突起状のバンプ電極と該バンプ電極の頂上
    部に熱可塑性の導電性接着剤からなる突起部を形成した
    半導体装置を回路基板上の端子電極に押圧して電気的な
    検査を行うことを特徴とする半導体装置の検査方法。
  7. 【請求項7】 突起状のバンプ電極がAuからなること
    を特徴とする請求項6記載の半導体装置の検査方法。
  8. 【請求項8】 突起状のバンプ電極が2段突起形状であ
    ることを特徴とする請求項6記載の半導体装置の検査方
    法。
  9. 【請求項9】 熱可塑性の導電性接着剤がフェノキシ樹
    脂をバインダー成分とすることを特徴とする請求項6記
    載の半導体装置の検査方法。
  10. 【請求項10】 熱可塑性の導電性接着剤の突起部を転
    写により形成することを特徴とする請求項6記載の半導
    体装置の検査方法。
JP3300120A 1991-11-15 1991-11-15 半導体装置の実装方法 Expired - Fee Related JP2699726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3300120A JP2699726B2 (ja) 1991-11-15 1991-11-15 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3300120A JP2699726B2 (ja) 1991-11-15 1991-11-15 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JPH05136146A true JPH05136146A (ja) 1993-06-01
JP2699726B2 JP2699726B2 (ja) 1998-01-19

Family

ID=17880967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3300120A Expired - Fee Related JP2699726B2 (ja) 1991-11-15 1991-11-15 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2699726B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0721209A2 (en) * 1995-01-06 1996-07-10 Matsushita Electric Industrial Co., Ltd Method of testing semiconductor devices and conductive adhesive thereby used
WO1997018584A1 (fr) * 1995-11-15 1997-05-22 Citizen Watch Co., Ltd. Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
US5670826A (en) * 1993-09-29 1997-09-23 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board using a conductive adhesive and a thermosetting resin, and a circuit board with a semiconductor device mounted thereon using the method
US6100597A (en) * 1996-11-15 2000-08-08 Nec Corporation Semiconductor device and method for manufacturing the same
US6268739B1 (en) 1998-03-30 2001-07-31 International Business Machines Corporation Method and device for semiconductor testing using electrically conductive adhesives
JP2011179958A (ja) * 2010-03-01 2011-09-15 Fujitsu Ltd 半導体回路の試験方法及び試験装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01215047A (ja) * 1988-02-24 1989-08-29 Matsushita Electric Ind Co Ltd 半導体チップのバンプ形成方法
JPH02267941A (ja) * 1989-04-07 1990-11-01 Citizen Watch Co Ltd 突起電極の形成方法
JPH033384A (ja) * 1989-05-31 1991-01-09 Hitachi Ltd 半導体光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01215047A (ja) * 1988-02-24 1989-08-29 Matsushita Electric Ind Co Ltd 半導体チップのバンプ形成方法
JPH02267941A (ja) * 1989-04-07 1990-11-01 Citizen Watch Co Ltd 突起電極の形成方法
JPH033384A (ja) * 1989-05-31 1991-01-09 Hitachi Ltd 半導体光素子

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670826A (en) * 1993-09-29 1997-09-23 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board using a conductive adhesive and a thermosetting resin, and a circuit board with a semiconductor device mounted thereon using the method
EP0721209A2 (en) * 1995-01-06 1996-07-10 Matsushita Electric Industrial Co., Ltd Method of testing semiconductor devices and conductive adhesive thereby used
EP0721209A3 (en) * 1995-01-06 1998-09-09 Matsushita Electric Industrial Co., Ltd Method of testing semiconductor devices and conductive adhesive thereby used
US5940679A (en) * 1995-01-06 1999-08-17 Matsushita Electric Industrial Co., Ltd. Method of checking electric circuits of semiconductor device and conductive adhesive for checking usage
WO1997018584A1 (fr) * 1995-11-15 1997-05-22 Citizen Watch Co., Ltd. Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
US6066551A (en) * 1995-11-15 2000-05-23 Citizen Watch Co., Ltd. Method for forming bump of semiconductor device
US6100597A (en) * 1996-11-15 2000-08-08 Nec Corporation Semiconductor device and method for manufacturing the same
US6326234B1 (en) 1996-11-15 2001-12-04 Nec Corporation Semiconductor device and method for manufacturing the same
US6268739B1 (en) 1998-03-30 2001-07-31 International Business Machines Corporation Method and device for semiconductor testing using electrically conductive adhesives
US6288559B1 (en) 1998-03-30 2001-09-11 International Business Machines Corporation Semiconductor testing using electrically conductive adhesives
US6559666B2 (en) 1998-03-30 2003-05-06 International Business Machines Corporation Method and device for semiconductor testing using electrically conductive adhesives
JP2011179958A (ja) * 2010-03-01 2011-09-15 Fujitsu Ltd 半導体回路の試験方法及び試験装置

Also Published As

Publication number Publication date
JP2699726B2 (ja) 1998-01-19

Similar Documents

Publication Publication Date Title
KR100555354B1 (ko) 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법
JPH0332914B2 (ja)
JP2699726B2 (ja) 半導体装置の実装方法
JPH09246319A (ja) フリップチップ実装方法
JP3006957B2 (ja) 半導体装置の実装体
JP2633745B2 (ja) 半導体装置の実装体
JPH05136201A (ja) 半導体装置用電極と実装体
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP3119739B2 (ja) 半導体装置用電極の形成方法ならびに実装体
JP3862120B2 (ja) 表面実装型電子部品及びその実装方法
JPH0214536A (ja) フリップチップ実装構造
JP3547270B2 (ja) 実装構造体およびその製造方法
JP4285140B2 (ja) 半導体装置の製造方法
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JP2953111B2 (ja) 半導体装置の電極形成方法と実装方法
JP3642621B2 (ja) 導電性ポリイミド樹脂バンプ及びその形成方法
JPH0778847A (ja) 半導体チップの実装方法
JP2633745C (ja)
JPH01226162A (ja) 半導体チップの接続方法
JPH04167553A (ja) 半導体装置
JPH05136151A (ja) 半導体装置の電極形成方法と実装体
JP3704229B2 (ja) 半導体装置の製造方法および装置
JPH1022342A (ja) 半導体装置の製造方法
JPH0744199B2 (ja) 半導体装置の実装体およびその実装方法
JPS624331A (ja) ワイヤボンデイング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees