JPH02267941A - 突起電極の形成方法 - Google Patents

突起電極の形成方法

Info

Publication number
JPH02267941A
JPH02267941A JP8891889A JP8891889A JPH02267941A JP H02267941 A JPH02267941 A JP H02267941A JP 8891889 A JP8891889 A JP 8891889A JP 8891889 A JP8891889 A JP 8891889A JP H02267941 A JPH02267941 A JP H02267941A
Authority
JP
Japan
Prior art keywords
film
forming
electrode
mask
elastic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8891889A
Other languages
English (en)
Inventor
Kazuo Inoue
和夫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP8891889A priority Critical patent/JPH02267941A/ja
Publication of JPH02267941A publication Critical patent/JPH02267941A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は弾性を有する突起電極の形成方法に関する。
〔従来の技術〕
弾性を有する突起電極の形成方法として、例えば特開昭
63−160351号公報に記載の方法がある。この公
報に記載の突起電極の形成方法は、半導体基板の電極パ
ッド上に、この電極パッド位置に対応した開口を有する
金属マスクを配置し、印刷法により導電性弾性樹脂を電
極パッド上に形成し、弾性を有する突起電極を形成して
いる。導電性弾性樹脂としては、ニッケル粉にメッキに
より金の薄厚を被覆し、これをシリコン樹脂中に混入し
たものを用いる。
〔発明が解決しようとする課題〕
上記の製造方法により形成した弾性を有する突起電極を
用いて半導体基板と回路基板とを接続すれば、半導体基
板と回路基板との熱膨張係数の違(・に起因する実装信
頼性の低下を防ぐことができる利点がある。しかしなが
ら導電性弾性樹脂からなる突起電極を電極パッド上に形
成するため、金属マスクを用いて(・る。このため突起
電極の位置゛精度に対する対応は充分でない。さらに突
起電極の輪郭で印刷にじみが発生することにより、突起
電極間隔の小さ(突起電極径の小さいものを形成するこ
とは難しい。
本発明の目的は、突起電極位置精度が高く、さらに突起
電極間隔が小さく突起電極径の小さな突起電極を形成す
るための製造方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため本発明における突起電極は、下
記記載の工程により形成する。
(イ)半導体基板の絶縁膜上に電極パッドを形成しさら
に全面に保護膜を形成しホトエツチングにより該保護膜
をエツチングして電極パッドを露出する工程と、電極パ
ッドに対応した位置に開口部を設けたマスク膜を形成す
る工程と、このマスク膜の開口部内に導電性弾性樹脂を
形成する工程と、マスク膜を除去することにより導電性
弾性樹脂からなる突起電極を形成する工程とを有する。
(ロ)半導体基板の絶縁膜上に電極パッドを形成しホト
エツチングにより保護膜をエツチングして電極パッドを
露出しさらに全面に共通電極膜を形成する工程と、電極
パッドに対応した位置に開口部を設けたマスク膜を形成
する工程と、メッキ法によりこのマスク膜の開口部内に
金属膜を形成する工程と、′マスク膜の開口部内の金属
膜上に導電性弾性樹脂を形成する工程と、マスク膜を除
去しさらに導電性弾性樹脂をエツチングのマスクとして
共通電極膜をエツチングして導電性弾性樹脂と金属膜と
からなる突起電極を形成する工程とを有する。
H半導体基板の絶縁膜上に電極パッドを形成し全面に保
護膜を形成しホトエツチングにより保護膜をエツチング
して電極パッドを露出しさらに全面に共通電極膜を形成
する工程と、電極パッドに対応した位置に開口部を設け
たマスク膜を形成する工程と、このマスク膜の開口部内
に導電性弾性樹脂を形成する工程と、マスク膜を除去し
さらに導電性弾性樹脂をエツチングのマスクとして共通
電極膜をエツチングして導電性弾性樹脂からなる突起電
極を形成する工程とを有する。
〔実施例〕
以下図面を用いて本発明の詳細な説明する。
第1図(a)〜(d)は本発明の第1の実施例における
突起電極の形成方法を工程順に示す断面図である。
まず第1図(alに示すように、所定の素子を形成した
半導体基板12上に絶縁膜14を形成し、この絶縁膜1
4上に入出力端子である電極パッド16を形成する。そ
の後全面にリンを添加した酸化シリコン膜からなる保護
膜18を形成する。その後ホトエツチングを行なうこと
により、電極パッド16が露出するように、保護膜18
に開口を形成する。保護膜18としては上記の不純物を
添加した酸化シリコン膜以外にも、窒化シリコン膜など
の無機絶縁膜、あるいはポリイミドなどの有機絶縁膜、
あるいは無機絶縁膜と有機絶縁膜との積層構造も適用で
きる。
次に第1図(b)に示すように、全面にマスク膜20と
して厚さ5μm % 100μm程度のフィルム状の感
光性樹脂、いわゆるドライフィルムレジストを、真空雰
囲気中で温度60度C程度に加熱した半導体基板12−
Lの全面に形成する。その後所定のホトマスクを用いて
ドライフィルムレジストを露光し、温度80度C程度の
熱処理を行なった後、現像処理を行なう。現像後150
度C程度の温度で熱処理を行ない、電極パッド16位置
に対応した開口部22を有するマスク膜20を形成する
。マスク膜20どしては]二記のドライフィルノ、t/
シスト以外にも、液状の感光性樹脂、あるいはポリ・1
ミド樹脂なども適用できろ。
次(パζ第1図[cJに示すように、印刷法によりマス
、り膜20の開口部22内に、シリコン樹脂などの絶縁
性樹脂中に炭素粒子などの導電粒子を混入1−2だ導電
性弾性樹脂24を埋込むように形成する。
その後温度80度C〜120度Cの熱処理を行なし・、
導電性弾性樹脂24を硬化させる。絶縁性樹脂は前述の
シリコン樹脂以外にも、エポキシ、ポリエステル、ポリ
イミドなどが適用可能で、さらに導電粒子と1−2ては
炭素粒子以外にも、ニッケル、金、窒化チタン、炭化タ
ングステン、有機系粒子または無機系粒子に導電膜を被
覆したもの、あるいはハンダなども適用できる。
次に第1図(dlに示すように、マスク膜20を除去す
ることにより、電極バッド16上に導電性弾性樹脂24
かもなる突起電極26を形成する。
第2図(al〜(d)は本発明の第2の実施例における
突起電極の形成方法を工程順に示す断面図である。
まず第2図(a)に示すように、絶縁膜14を形成した
半導体基板12上の保護膜18をエツチングし電極パッ
ド16を露出させる。その後真空蒸着法あるいはスパン
タリング法により、共通電極膜28とl−て膜厚20n
m程度のクロムと、膜厚500口m程度の銅を形成する
。共通電極膜28を積層膜で構成し7たのは、銅1層の
みでは電極バッド16を構成するアルミニウムとの密着
性が充分得られず、アルミニウムとの密着性の良いクロ
ムを共通電極膜28の下地層として形成l−1電極バツ
ド16と共通電極膜28との密着性を向上させるためで
ある。共通電極膜28としては上記のクロム−銅以外に
も、アルミニウムークロム−銅、ヂタンークロムー銅、
クロム−銅−ニッケルなどの3層膜で構成1−ても良い
次に第2図(l〕)に示すように、第1図を用いて説明
l〜だ同じ方法にて、開口部22を形成したマスク膜2
0を共通電極膜28上に形成する。その後共通電極M2
8をメッギ電極として、マスク膜20の開口部22内に
、銅、ニッケルなどの金属膜乙2を、例えばマスク膜2
0の膜厚の半分程度の厚さで形成する。
次に第2図(C1に示すように、マスク膜20の開口部
22内に、印刷法により導電性弾性樹脂24を埋込むよ
う形成する。
次に第2図(dlに示すように、マスク膜20を除去し
、導電性弾性樹脂24をエツチングのマスクとして、共
通電極膜28の上層膜の銅を硝酸で、下層膜のクロムを
フズリシアン化カリウムと水酸化す) IJウムとの混
合溶液でそれぞれエツチングl7、金属膜32と導電性
弾性樹脂24との積層構造からなる突起電極26を得る
第3図は本発明の第3の実施例における突起電極の形成
方法を示す断面図である。
第1図を用いて説明した本発明における第1の実施例と
異なる点は、電極バッド16と導電性弾性樹脂24から
なる突起電極26との間に共通電極膜28を形成するこ
とにある。第3図に示す突起電極の形成方法は、1葎バ
ッド16を露出するよう保護膜18をエツチングし、そ
の後全面にクロムと銅の積層膜からなる共通電極膜28
を形成し、その後開口部を有するマスク膜を形成1〜、
その後このマスク膜の開口部内に導電性弾性樹脂24を
印刷法により形成後、マスク膜を除去し、さらに導電性
弾性樹脂24をエツチングのマスクと1−で共通電極膜
28をエツチングすることにより、導電性弾性樹脂24
からなる突起電極26を得る。
上記の本発明における第1〜3の実施例により導電性弾
性樹脂24からなる突起電極26を形成I−だ半導体集
積回路装置と、回路基板との接続方法としては、導電性
接着剤を用いる方法、半導体集積回路を回路基板に圧接
(−だ状態で両者の間に絶縁性樹脂を塗布し接続と封止
とを同時に行なう方法、あるいは半導体集積回路装置を
回路基板に弾性部材により圧接1〜で接続する方法など
がある。
〔発明の効果〕
以上の説明で明らかなように本発明における突起電極は
、半導体基板上に形成したマスク膜の開1コ部内に導電
性弾性樹脂を埋込むことにより、突起電極を形成してい
る。[またがって本発明にお(・ては、従来例に比較し
て突起電極の位置精度が高く、さらに突起電極間隔が小
さく突起電極径が小さな突起電極が得られ、半導体集積
回路装置に突起電極を高密度に形成することができる。
さらに請求項(2)に記載の突起電極の形成方法におい
ては、突起電極を金属膜と導電性弾性樹脂とにより形成
している。したがって突起電極の高さの均一性がさらに
向上し、半導体集積回路装置と回路基板との接続の信頼
性が一層向上する。
さらに請求項(3)に記載の突起電極の形成方法におい
ては、突起電極と電極パッドどの間に共通電極膜を形成
している。したがって突起電極と電極パッドとの接触抵
抗がより一層低(なる効果を有する。
【図面の簡単な説明】 第1図(a)〜(d)は本発明の第1の実施例における
突起電極の形成方法を工程順に示す断面図、第2図(a
)〜(diは本発明の第2の実施例における突起電極の
形成方法を工程順に示す断面図、第3図は本発明の第3
の実施例における突起電極の形成方法を示す断面図であ
る。 16・・・・・・電極パッド、 20・・・・・・マスク膜、 22・・・・・・開口部、 24・・−・・・導電性弾性樹脂、 26・・・・・・突起電極。 第1図 第2図

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板の絶縁膜上に電極パッドを形成しさら
    に全面に保護膜を形成しホトエッチングにより該保護膜
    をエッチングして該電極パッドを露出させる工程と、前
    記電極パッドに対応した位置に開口部を設けたマスク膜
    を形成する工程と、該マスク膜の開口部内に導電性弾性
    樹脂を形成する工程と、前記マスク膜を除去することに
    より該導電性弾性樹脂からなる突起電極を形成する工程
    とを有することを特徴とする突起電極の形成方法。
  2. (2)半導体基板の絶縁膜上に電極パッドを形成し全面
    に保護膜を形成しホトエッチングにより該保護膜をエッ
    チングして該電極パッドを露出しさらに全面に共通電極
    膜を形成する工程と、前記電極パッドに対応した位置に
    開口部を設けたマスク膜を形成する工程と、メッキ法に
    より該マスク膜の開口部内に金属膜を形成する工程と、
    前記マスク膜の開口部内の該金属膜上に導電性弾性樹脂
    を形成する工程と、前記マスク膜を除去しさらに該導電
    性弾性樹脂をエッチングのマスクとして前記共通電極膜
    をエッチングして前記導電性弾性樹脂と金属膜とからな
    る突起電極を形成する工程とを有することを特徴とする
    突起電極の形成方法。
  3. (3)半導体基板の絶縁膜上に電極パッドを形成し全面
    に保護膜を形成しホトエッチングにより該保護膜をエッ
    チングして該電極パッドを露出しさらに全面に共通電極
    膜を形成する工程と、前記電極パッドに対応した位置に
    開口部を設けたマスク膜を形成する工程と、該マスク膜
    の開口部内に導電性弾性樹脂を形成する工程と、前記マ
    スク膜を除去しさらに該導電性弾性樹脂をエッチングの
    マスクとして前記共通電極膜をエッチングして前記導電
    性弾性樹脂からなる突起電極を形成する工程とを有する
    ことを特徴とする突起電極の形成方法。
JP8891889A 1989-04-07 1989-04-07 突起電極の形成方法 Pending JPH02267941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8891889A JPH02267941A (ja) 1989-04-07 1989-04-07 突起電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8891889A JPH02267941A (ja) 1989-04-07 1989-04-07 突起電極の形成方法

Publications (1)

Publication Number Publication Date
JPH02267941A true JPH02267941A (ja) 1990-11-01

Family

ID=13956301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8891889A Pending JPH02267941A (ja) 1989-04-07 1989-04-07 突起電極の形成方法

Country Status (1)

Country Link
JP (1) JPH02267941A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136146A (ja) * 1991-11-15 1993-06-01 Matsushita Electric Ind Co Ltd 半導体装置の電極と検査方法
JP2006286736A (ja) * 2005-03-31 2006-10-19 Sony Chemical & Information Device Corp 電気部品、電気装置、及び電気部品の製造方法
JP2007220959A (ja) * 2006-02-17 2007-08-30 Fujitsu Ltd 半導体装置及びその製造方法
WO2011152490A1 (ja) * 2010-06-03 2011-12-08 コニカミノルタIj株式会社 インクジェットヘッド及びインクジェットヘッドの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136146A (ja) * 1991-11-15 1993-06-01 Matsushita Electric Ind Co Ltd 半導体装置の電極と検査方法
JP2006286736A (ja) * 2005-03-31 2006-10-19 Sony Chemical & Information Device Corp 電気部品、電気装置、及び電気部品の製造方法
JP2007220959A (ja) * 2006-02-17 2007-08-30 Fujitsu Ltd 半導体装置及びその製造方法
WO2011152490A1 (ja) * 2010-06-03 2011-12-08 コニカミノルタIj株式会社 インクジェットヘッド及びインクジェットヘッドの製造方法
JP5720682B2 (ja) * 2010-06-03 2015-05-20 コニカミノルタ株式会社 インクジェットヘッド及びインクジェットヘッドの製造方法

Similar Documents

Publication Publication Date Title
TWI260763B (en) Semiconductor device and manufacturing method thereof, circuit board and electronic apparatus
EP0145862B1 (en) Metallization of a ceramic substrate
JPH06132474A (ja) 半導体装置
JPH09213863A (ja) リードフレームの製造方法
JPH02267941A (ja) 突起電極の形成方法
US6784528B2 (en) Semiconductor device with plating wiring connecting IC electrode pad to terminal
JP3281591B2 (ja) 半導体装置およびその製造方法
JP3394696B2 (ja) 半導体装置及びその製造方法
JPH03195083A (ja) 混成集積回路およびその製造方法
JP3733077B2 (ja) 半導体装置およびその製造方法
JPH03198342A (ja) 半導体装置の製造方法
KR0151900B1 (ko) 쉐도우 마스크를 이용한 범프의 형성방법
JPS6341238B2 (ja)
JPS62285432A (ja) 電気的接続材料のマイクロ形成方法
JP2002260753A (ja) バンプ付きシートの製造方法
JP3003344B2 (ja) 突起電極の形成方法
JPH03283375A (ja) 電気的接続部材の製造方法
JP2929882B2 (ja) 半導体装置用キャリアテープおよびその製造方法
JPS63291428A (ja) 転写用バンプの形成方法
JP3586988B2 (ja) 半導体素子搭載用基板とその製造方法および半導体装置
JPH0520901B2 (ja)
JPS592329A (ja) 半導体集積回路基板の製造方法
JPH04298978A (ja) 電気的接続部材及びその製造方法
JPS63166249A (ja) 金属突起物およびその製造方法
JP2004320048A (ja) 半導体装置の製造方法