JP2007220959A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007220959A
JP2007220959A JP2006040866A JP2006040866A JP2007220959A JP 2007220959 A JP2007220959 A JP 2007220959A JP 2006040866 A JP2006040866 A JP 2006040866A JP 2006040866 A JP2006040866 A JP 2006040866A JP 2007220959 A JP2007220959 A JP 2007220959A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode pad
external connection
manufacturing
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006040866A
Other languages
English (en)
Inventor
Kuniji Fujimori
城次 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006040866A priority Critical patent/JP2007220959A/ja
Priority to KR1020060048383A priority patent/KR100752106B1/ko
Priority to TW095119164A priority patent/TWI338343B/zh
Priority to US11/443,103 priority patent/US7871917B2/en
Priority to CNB2006101000273A priority patent/CN100527373C/zh
Publication of JP2007220959A publication Critical patent/JP2007220959A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11515—Curing and solidification, e.g. of a photosensitive bump material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1332—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Abstract

【課題】バリアメタルの形成乃至除去が不要であり、低コストかつ簡便で高効率な半導体装置の製造方法、及び狭ピッチで形成された微細なバンプを有する高性能な半導体装置の提供。
【解決手段】本発明の半導体装置の製造方法は、半導体基板１０の一方の主面に複数個の電極パッド１２を形成する工程と、前記電極パッド１２の周縁部を覆って絶縁層（例えば、無機絶縁層１４及び有機絶縁層１６）を形成する工程と、前記絶縁層１４及び１６上に選択的にマスク層２０を形成する工程と、前記絶縁層１４及び１６に覆われない電極パッド１２の表面を清浄化する工程と、前記絶縁層１４、１６及び前記マスク層２０により規定される領域に、前記電極パッド１２に接して外部接続用端子４６を形成する工程と、前記マスク層２０を除去する工程とを少なくとも含むことを特徴とする。
【選択図】図５

Description

本発明は、バンプを形成する際にバリアメタルを形成乃至除去することが不要であり、低コストかつ簡便で高効率な半導体装置の製造方法、及び狭ピッチで形成された微細なバンプを有する高性能な半導体装置に関する。
近年、電子機器及び装置の更なる薄型化及び小型化の要求に伴い、半導体装置の小型化、高密度化が図られている。このため、半導体装置内の電極の狭ピッチ化が進み、狭ピッチでバンプを形成することが要求され、例えば、柱状の電極（バンプ）が好適に用いられている。ここで、従来の半導体装置の一例を、図９に示す。
図９に示す半導体装置に於いて、半導体基板５００の一方の主面上に、電極パッド５１０が一定間隔で形成され、該電極パッド５１０間にはカバー膜５２０が形成されている。更に、電極パッド５１０の一部を含み、カバー膜５２０の全体を覆うように保護膜５３０が一定間隔で形成されている。そして、電極パッド５１０上には、バリアメタル５４０を介して半田バンプ５５０が形成されている。なお、バリアメタル５４０は、電極パッド５１０と半田バンプ５５０との密着性を向上させる機能を有する。
このような外部接続端子構成にあっては、バンプピッチの狭小化に伴い、バリアメタル５４０も微細化することが必要となるが、バリアメタル５４０の微細化は困難であり、しかも高コスト化を招くこととなる。更に、半田によりバンプを形成すると、リフロー時に、その形状が球形状となることから、バンプピッチの狭小化に対応することが困難となる。なお、従来例で形成可能なバンプに於けるバンプピッチは、１７０〜２２０μｍ程度である。
前記バンプの形成方法としては、例えば、被覆物で覆われた配線回路基板の電極の周辺に開口部を設け、該開口部に減圧下で供給した半田を、スキージを用いて埋め込む方法（特許文献１参照）、半田パッドが配設されたプリント配線板において、減圧した状態にて半田ペーストを印刷する方法（特許文献２参照）などが提案されている。しかし、これらの方法により形成されるバンプは、半田を用いるため、リフローにより球形状となり、狭ピッチに充分に対応することができないという問題がある。
また、電解めっきによりバンプを形成する方法が知られている。この場合、通常、バンプと配線（パッド）との間には、バリアメタルが形成されている。バリアメタルは、バンプとパッドとの密着性を向上させるほか、電解めっき法によりパッド上にバンプを形成する際の共通電極として機能するという利点がある。しかし、狭ピッチ化に伴って、バリアメタルも微細化することが必要となるが、微細なバリアメタルの製造は困難であり、しかも、半導体装置の１チップ、１パッケージあたりのコストが圧縮される中、バリアメタルを形成するコストが高くなるという問題がある。
例えば、パッドの表面に形成される反射防止膜の材料として、バリアメタルと同一材料を用いることにより、バリアメタルの形成を省略し、電解めっきの際には、前記反射防止膜を共通電極として使用することによりバンプを形成する方法が提案されている（特許文献３参照）。しかし、この方法では、バンプの形成後に余分な配線層が露出しており、該配線層を除去しなければならず、従来のバリアメタルの除去工程と同様な処理が必須となり、製造工程の簡略化の点で、充分とはいえない。
したがって、バリアメタルの形成乃至除去が不要であり、狭ピッチでバンプを形成することができ、低コストかつ簡便で高効率な半導体装置の製造方法、及び狭ピッチで形成された微細なバンプを有する高性能な半導体装置は、未だ提供されていないのが現状である。
特開２００４−１２８３５４号公報 特開２００２−１１１１９２号公報 特開平８−１６２４５６号公報
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、バリアメタルの形成乃至除去が不要であり、低コストかつ簡便で高効率な半導体装置の製造方法、及び狭ピッチで形成された微細なバンプを有する高性能な半導体装置を提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の半導体装置の製造方法は、半導体基板の一方の主面に複数個の電極パッドを形成する工程と、前記電極パッドの周縁部を覆って絶縁層を形成する工程と、前記絶縁層上に選択的にマスク層を形成する工程と、前記絶縁層に覆われない電極パッドの表面を清浄化する工程と、前記絶縁層及び前記マスク層により規定される領域に、前記電極パッドに接して外部接続用端子を形成する工程と、前記マスク層を除去する工程とを少なくとも含むことを特徴とする。
該半導体装置の製造方法では、まず、前記半導体基板の一方の主面に複数個の前記電極パッドが形成される。前記電極パッドの周縁部を覆って前記絶縁層が形成される。前記絶縁層上に選択的に前記マスク層が形成される。前記絶縁層に覆われない電極パッドの表面が清浄化される。前記絶縁層及び前記マスク層により規定される領域に、前記電極パッドに接して前記外部接続用端子が形成される。前記マスク層が除去される。ここで、前記マスク層を除去する工程において、前記電極パッドは一度も露出されることがない。例えば、前記半導体基板上にバリアメタルを形成し、該バリアメタル上にバンプ（外部接続用端子）を形成する場合には、露出した前記バリアメタルの一部を除去することが必要となるが、本発明の前記半導体装置の製造方法においては、前記バリアメタルの形成及び除去のいずれも不要である。このため、狭ピッチで形成された微細なバンプを有する半導体装置が低コストかつ簡便に効率よく製造される。
本発明の半導体装置は、半導体基板の一方の主面に形成された複数個の電極パッドと、前記電極パッドの周縁部を覆う絶縁層と、前記電極パッド上に、該電極パッドに接して、その表面が該電極パッド表面と略平行な平面を有して形成された外部接続用端子とを少なくとも有することを特徴とする。
該半導体装置においては、前記外部接続用端子が前記電極パッドに直接接して配置されており、通常、前記外部接続用端子と前記電極パッドとの間に形成されるバリアメタルを有しない。
本発明の前記半導体装置は、狭ピッチで形成された微小なバンプを有し、高品質かつ高性能である。
本発明によると、従来における問題を解決することができ、バリアメタルの形成乃至除去が不要であり、低コストかつ簡便で高効率な半導体装置の製造方法、及び狭ピッチで形成された微細なバンプを有する高性能な半導体装置を提供することができる。
以下、本発明の半導体装置及び本発明の半導体装置の製造方法について、実施例をもって詳細に説明するが、本発明は下記実施例に示される実施の態様に何ら限定されるものではない。
（実施例１）
本発明の半導体装置の製造方法の第１の実施例について、図面を参照しながら説明する。
まず、所定のウェハプロセスに従って、シリコン（Ｓｉ）からなる半導体基板（ウェーハ）１０の上面（一方の主面）に、複数個の半導体素子（デバイス）を形成する。
次いで、図１Ａに示すように、前記半導体素子の外部接続端子部が選択的に表出されるように、該外部接続端子部を構成する電極パッド１２の周縁部を覆うように無機絶縁層１４を選択的に形成し、更に無機絶縁層１４の表面及び側面を覆うように有機絶縁層１６を形成する。
電極パッド１２を構成する材料としては、アルミニウム（Ａｌ）を主体とする材料（Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ−Ｔｉ）、或いは銅（Ｃｕ）などが挙げられ、厚みとしては、０．５〜２μｍ程度が選択される。
また、無機絶縁層１４は、二酸化シリコン（ＳｉＯ２）からなる下地層と窒化シリコン（ＳｉＮ）からなる上層との積層体からなり、その厚みとしては、３００〜８００μｍ程度が選択される。
更に、有機絶縁層１６は、ポリイミド樹脂からなり、その厚みとしては、１〜２０μｍ程度が選択される。
なお、このような有機絶縁層１６の配設構造によれば、無機絶縁層１４と電極パッド１２との界面への水分の侵入を防止することができると共に、後述する外部接続用端子（バンプ）に対する機械的ストレスの緩和を図ることができる。
次いで、有機絶縁層１６上、及び表出されている電極パッド１２を覆ってフォトレジスト層を形成し、該フォトレジスト層に選択的露光及び現像処理を施して、図１Ｂに示すように、電極パッド１２に対応する開口１８を有するフォトレジスト層２０を形成する。
フォトレジスト層２０は、以下の工程に於いてマスク層として機能する。このとき、フォトレジスト層２０は、電極パッド１２を選択的に覆う有機絶縁層１６の縁部近傍が表出されるように後退したパターンとされ、フォトレジスト層２０は、電極パッド１２及び有機絶縁層１６の一部を表出して配設される。即ち、図２Ａに示すように、フォトレジスト層２０が除去された状態を想定した場合、電極パッド１２上に形成される外部接続用端子（バンプ）Ｍｂが、有機絶縁層１６により規定される開口寸法Ａよりも大きく有機絶縁層１６上に寸法Ｂにまで延在する形態（Ａ＜Ｂ）となるように、また、図２Ｂに示すように、フォトレジスト層２０に設けられる開口寸法Ｃは、開口寸法Ａよりも大きく（Ａ＜Ｃ）設定される。
なお、フォトレジスト層２０を構成するフォトレジスト材料は、ポジ型、ネガ型の何れであってもよく、また必要とされるパターン精度に対応して、例えばｇ線、ｉ線或いはＫｒＦ等必要とされる感光波長に対応して選択される。更に、その形態も塗布型或いはフィルム（シート）状の何れであってもよい。また、フォトレジスト層２０の厚さとしては、１５０μｍ程度が選択される。
次いで、図３に概略構成を示すバンプ形成用装置７００を用いて、フォトレジスト層２０からなるマスク層が形成された半導体ウェーハ１０に対して、外部接続用端子（バンプ）を形成する。
バンプ形成用装置７００は、半導体ウェーハ１０に形成されている半導体素子に於ける、各電極パッド１２の露出表面に存在する酸化被膜の除去を行う第１の処理チャンバ７１、フォトレジスト層２０により画定された領域内にバンプ形成用金属材料含むペーストを充填する第２の処理チャンバ７２、及び該ペーストを加熱処理する第３の処理チャンバ７３を具備している。
また、これらのチャンバ間、或いは該チャンバとウェーハセットチャンバ７４との間に於ける被処理半導体ウェーハ１０の移動は、ウェーハ搬送チャンバ７５に於ける搬送用アーム（図示せず）により行われる。更に、バンプ形成用装置７００内は、真空或いは減圧状態に維持され、また各チャンバ内はそれぞれ適切な真空或いは減圧状態が設定される。
まず、バンプ形成用装置７００の、ウェーハセットチャンバ７４に被処理半導体ウェーハ１０を所定枚数収容すると共に、バンプ形成用装置７００に於けるそれぞれの処理チャンバ内を真空排気する。
その後、ウェーハセットチャンバ７４に収容されている被処理半導体ウェーハ１０を、搬送用アームにより第１の処理チャンバ（酸化膜除去チャンバ）７１へ搬送する。該第１の処理チャンバ７１内に於いて、半導体ウェーハ１０に形成されている複数個の半導体素子に於ける、電極パッド１２の露出表面にある酸化被膜の除去を行う。即ち、図４Ａに示すように、有機絶縁膜１６により画定された開口１８内に表出する電極パッド１２の表面に存在する酸化被膜４２を除去し、電極パッド１２の金属層表面を表出させる。
ここで、酸化被膜４２の除去は、ＣＨＦ３とＯ２との混合ガス、ＣＨＦ４とＯ２との混合ガス、Ｏ２ガス、或いはＮ２ガスを用いた浄化処理により行うことができる。処理温度としては、２０〜２００℃が好ましく、出力としては、０．５〜２．０ｋＷが好ましい。
酸化被膜４２の除去は、アルゴン（Ａｒ）ガス又は窒素（Ｎ２）ガスを用いたＲＦスパッタリッグ法、或いは蟻酸ガスを用いた還元処理によっても行うことができる。
前記ＲＦスパッタリッグ法を用いる場合、処理温度は５０〜２００℃、ＲＦ出力は０．５〜２．０ｋＷが好ましい。また、蟻酸ガスを用いた還元処理の場合、処理温度は２０〜２００℃が好ましい。
第１の処理チャンバ７１に於いて、開口１８内に表出する電極パッド１２の表面に存在する酸化被膜４２が除去された半導体ウェーハ１０は、搬送用アームにより第１の処理チャンバ７１から第２の処理チャンバ７２（ペースト充填チャンバ）へ搬送される。このとき、バンプ形成用装置７００内は、真空或いは減圧状態に維持され、また各チャンバ内はそれぞれ適切な真空或いは減圧状態が設定されていることから、被処理半導体ウェーハ１０に形成されている半導体素子の電極パッド１２表面の酸化が防止される。
そして、第２の処理チャンバ７２内に於いて、半導体ウェーハ１０に形成されている各半導体素子の電極パッド１２の露出部を対象に、フォトレジスト層２０により画定された領域内に、金属材料含むペーストの充填処理がなされる。即ち、真空或いは減圧状態に於いて、フォトレジスト層２０により画定された領域内に、フォトレジスト層２０と同等の高さとなるよう、金属粒子（粉末）を含有する樹脂からなる導電性ペースト４４が充填される。かかる状態を図４Ｂに示す。
なお、かかる導電性ペースト４４の充填の際、第２の処理チャンバ７２内は、真空或いは減圧状態に維持されていることから、電極パッド１２上の有機絶縁層１６より画定された開口１８内に空気などが取り込まれることは無い。従って、気泡（ボイド）を含むことなく導電性ペースト４４を充填することができる。
前記金属粒子（粉末）材料としては、特に制限はなく、目的に応じて適宜選択することができ、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、インジウム（Ｉｎ）、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）或いは亜鉛（Ｚｎ）などが挙げられる。前記金属粒子材料は、これらの金属単体、或いは複数種の金属の混合物、更には合金又は異なる合金の混合物であってもよい。
また、前記樹脂としては熱硬化性樹脂が適用されるが、適用される金属の融点よりも低い温度にて硬化することを要する。このため、該金属が銅（Ｃｕ：融点１，０８３℃）である場合には、エポキシ樹脂が適用される。
前記樹脂としては、熱硬化性樹脂に代えて、光硬化性樹脂を適用することもできる。
前記金属粒子（粉末）の含有量としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記樹脂に対する重量比で、金属９５：樹脂５〜金属７０：樹脂３０が好ましい。
第２の処理チャンバ７２に於いて、開口１８内に表出する電極パッド１２上に導電性ペースト４４が充填された半導体ウェーハは、搬送用アームにより第２の処理チャンバ７２から第３の処理チャンバ（ベースト硬化チャンバ）７３へ搬送される。このとき、バンプ形成用装置７００内は、真空或いは減圧状態に維持され、また各チャンバ内はそれぞれ適切な真空或いは減圧状態が設定されている。
そして、第３の処理チャンバ７３内にて、真空或いは減圧状態に於いて、半導体ウェーハ１０に対し加熱処理を行い、導電性ペースト４４を硬化させて、外部接続用端子（バンプ）４６を形成する。かかる状態を、図４Ｃに示す。
なお、導電性ペースト４４の加熱処理の際、第３の処理チャンバ７３内は、真空或いは減圧状態に維持されていることから、導電性ペースト４４からガスが放出されたとしても、当該ガスが外部接続用端子（バンプ）４６内に取り込まれることは無い。
本工程に於ける加熱温度は、導電性ペースト４４を構成する樹脂材料及び該樹脂材料中に含有される金属材料に対応して選択される。導電性ペースト４４が、前述の如く銅粒子を含むエポキシ樹脂である場合には、２００℃程度の加熱がなされる。
このように、本実施例にあっては、半導体ウェーハに形成されている各半導体素子に於ける電極パッド上に外部接続用端子を形成する際、電極パッドの表面に在る酸化被膜の除去を含む清浄化、及び該電極パッド上への外部接続用端子（バンプ）の形成を、真空或いは減圧状態に於いて実施する。これにより、電極パッドの表面が清浄化された状態に於いて、該外部接続端子上に外部接続用端子（バンプ）形成用樹脂ペーストが充填及び被覆される。またこのとき、電極パッドと樹脂ペーストとの間に、酸化被膜等の絶縁物質の存在或いは気泡などの発生を生ずることなく樹脂ペーストの充填及び被覆が行われる。従って、前記電極パッドと外部接続用端子（バンプ）との間は、高い密着性を有し、より低抵抗の電気的接続であって且つ機械的接続強度の大きい接続が実現される。
第３の処理チャンバ７３に於いて加熱処理がなされ、開口１８内に表出する電極パッド１２上に外部接続用端子（バンプ）４６が形成された半導体ウェーハ１０は、搬送用アームにより第３の処理チャンバ７３からウェーハセットチャンバ７４へ搬送される。
ウェーハセットチャンバ７４内を常圧とした後、被処理半導体ウェーハ１０をウェーハセットチャンバ７４から取り出し、半導体ウェーハ１０上に在るフォトレジスト層２０を、アルカリ系溶剤等のエッチャントを用いて溶融除去或いは剥離除去する。これにより、半導体ウェーハ１０上には、上面がほぼ平坦な外部接続用端子（バンプ）４６が、複数個互いに分離して形成される。かかる状態を、図５に示す。
図５に示すように、電極パッド１２上に外部接続用端子（バンプ）４６が配設された半導体装置１００にあっては、電極パッド１２と外部接続用端子（バンプ）４６との接触乃至接続部に所謂バリア層などを介在させていない。従って、該バリア層を形成する材料及び製造工程が不要であり、また電極パッド１２と外部接続用端子（バンプ）４６との間は高い密着性を有し、より低抵抗の電気的接続であって且つ機械的接続強度の大きい接続が実現される。
前述の如く、半導体装置の小型化、高密度化、高機能化に伴い、半導体装置１００に於ける外部接続用端子（バンプ）数も増加する方向にある。このため、該外部接続用端子（バンプ）の横方向（半導体基板表面と並行な方向）寸法Ｂ（図５参照）は、１００μｍ以下とされ、２０〜３０μｍが選択される方向にある。また、該外部接続用端子（バンプ）相互間の距離（端子間ピッチ）Ｄ（図５参照）は、１５０μｍ以下とされ、１３０μｍ以下とされる方向にある。
これに対し、本発明により形成される半導体装置に於ける外部接続用端子（バンプ）４６の表面は、下地となる電極パッド１２の表面とほぼ並行な平面を有する。従って、通常の球状バンプに比してその高さ（厚さ）を低く抑えることができ、半導体装置の小型化及び薄形化を図ることができる。
なお、本実施例に於ける半導体装置に於ける外部接続用端子（バンプ）４６の高さ（厚さ）は、前述の如くフォトレジスト層２０の厚さと同等のものとされたが、当該フォドレジスト層の厚さと同等とする必要性は必ずしも無く、該フォトレジスト層の厚さ（高さ）の２／３以上であればよい。
なお、本発明の半導体装置は、以下の実施例のように、種々の変形が可能である。
（実施例２）
本発明の半導体装置の第２の実施例を、図６に示す。
図６に示す半導体装置２００にあっては、有機絶縁層１６が、下層の無機絶縁層１４の端部側面を覆うことなく、無機絶縁層１４上に配設されている。即ち、有機絶縁層１６及び無機絶縁層１４が同一のパターンを有して形成されている。
かかる構造によれば、電極パッド１２の表出部を規定するこれらの絶縁層（有機絶縁層１６及び無機絶縁層１４）の加工が容易であり、開口部の開口寸法をより小径化することができる。
そして、外部接続用端子（バンプ）４６は、所謂バリア層を介することなく電極パッド１２に接し、且つ一部が無機絶縁層１４上に延在して配設されている。
かかる構成にあっても、バリアメタルの形成が不要であるので、狭ピッチで微細な外部接続用端子（バンプ）を、低コストで形成することができる。
（実施例３）
本発明の半導体装置の第３の実施例を、図７に示す。
図７に示す半導体装置３００にあっては、有機絶縁層１６が、下層の無機絶縁層１４の端部側面を覆うことなく、且つその端部が外部接続用端子（バンプ）の外周側面に接して、無機絶縁層１４上に配設されている。
かかる構造によれば、有機絶縁層１６の加工精度の緩和が可能である一方、無機絶縁層１４についてはより高い精度をもっての加工が可能となり、開口部の開口寸法のより小径化が可能となる。
そして、外部接続用端子（バンプ）４６は、所謂バリア層を介することなく電極パッドに接し、且つ一部が無機絶縁層１４上に延在して配設される。
かかる構成にあっても、バリアメタルの形成が不要であるので、狭ピッチで微細な外部接続用端子（バンプ）を、低コストで形成することができる。
（実施例４）
本発明の半導体装置の第４の実施例を、図８に示す。
図８に示す半導体装置４００にあっては、無機絶縁層１４の端部側面を覆うことなく、且つ外部接続用端子（バンプ）４６から離間して、無機絶縁層１４上に、保護被膜１６Ａが選択的に配設されている。
保護皮膜１６Ａは、外部接続用端子（バンプ）４６から離間して配設されていることから、絶縁性が低い被膜であってもかまわない。
無機絶縁層１４は、製造工程中等に於いてその表面に炭素が含まれ、絶縁性が低下する為、その炭素含有部を除去する工程が必要とされるが、本実施例の如く外部接続用端子（バンプ）４６から離間して配設されることにより、かかる炭素含有部の除去工程を必要としない。また、かかる構造によれば、無機絶縁層１４についてはより高い精度をもっての加工が可能となり、開口部の開口寸法のより小径化が容易となる。
そして、外部接続用端子（バンプ）４６は、所謂バリア層を介することなく電極パッド１２に接し、且つ一部が無機絶縁層上に延在して配設されている。
かかる構成あっても、バリアメタルの形成が不要であるので、狭ピッチで微細な外部接続用端子（バンプ）を、低コストで形成することができる。
また、外部接続用端子（バンプ）４６は無機絶縁層１４上に配設される為、前記実施例１に比して、有機絶縁層１６の厚さに相当する高さ分、その高さを低くすることができ、より小型の半導体装置を製造することができる。
本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 半導体基板の一方の主面に複数個の電極パッドを形成する工程と、
前記電極パッドの周縁部を覆って絶縁層を形成する工程と、
前記絶縁層上に選択的にマスク層を形成する工程と、
前記絶縁層に覆われない電極パッドの表面を清浄化する工程と、
前記絶縁層及び前記マスク層により規定される領域に、前記電極パッドに接して外部接続用端子を形成する工程と、
前記マスク層を除去する工程と
を少なくとも含むことを特徴とする半導体装置の製造方法。
（付記２） 電極パッドの表面を清浄化する工程及び外部接続用端子を形成する工程が、真空中及び減圧雰囲気中のいずれかにおいて行われる付記１に記載の半導体装置の製造方法。
（付記３） 電極パッドの表面を清浄化する工程及び外部接続用端子を形成する工程が、同一装置内の異なるチャンバにて行われる付記２に記載の半導体装置の製造方法。
（付記４） 電極パッドの表面を清浄化する工程が、アッシング、ＲＦスパッタ、及び蟻酸リフローから選択される少なくとも１種により、電極パッド上に形成された酸化膜を除去する付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５） マスク層がフォトレジスト層からなる付記１から４のいずれかに記載の半導体装置の製造方法。
（付記６） マスク層の形成が、フォトレジスト層に対して選択的に露光し、現像することにより行われる付記５に記載の半導体装置の製造方法。
（付記７） 外部接続用端子を形成する工程が、電極パッド上であって絶縁層及び前記マスク層により規定される領域に、金属と硬化性樹脂との混合物を充填することにより行われ、該硬化性樹脂が、熱硬化性樹脂及び光硬化性樹脂の少なくともいずれかである付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８） 外部接続用端子が、マスク層と略同等の高さに形成される付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９） 外部接続用端子の径が、１００μｍ以下である付記１から８のいずれかに記載の半導体装置の製造方法。
（付記１０） 外部接続用端子同士の間隔が、１５０μｍ以下である付記１から９のいずれかに記載の半導体装置の製造方法。
（付記１１） 半導体基板の一方の主面に形成された複数個の電極パッドと、
前記電極パッドの周縁部を覆う絶縁層と、
前記電極パッド上に、該電極パッドに接して、その表面が該電極パッド表面と略平行な平面を有して形成された外部接続用端子と
を少なくとも有することを特徴とする半導体装置。
（付記１２） 外部接続用端子が、金属と硬化性樹脂との混合物からなり、該硬化性樹脂が、熱硬化性樹脂及び光硬化性樹脂の少なくともいずれかである付記１１に記載の半導体装置。
（付記１３） 外部接続用端子同士の間隔が、１５０μｍ以下である付記１１から１２のいずれかに記載の半導体装置。
本発明の半導体装置は、狭ピッチで形成された微細なバンプを有し高性能である。
本発明の半導体装置の製造方法は、バリアメタルの形成乃至除去が不要であり、低コストかつ簡便で高効率に半導体装置を製造することができ、特に本発明の半導体装置の製造に好適である。
図１Ａは、本発明の半導体装置の製造方法の第１の実施例（実施例１）を説明するための工程断面図（その１）である。 図１Ｂは、本発明の半導体装置の製造方法の第１の実施例（実施例１）を説明するための工程断面図（その２）である。 図２Ａは、本発明の半導体装置の製造方法の第１の実施例（実施例１）における、有機絶縁層により規定される開口寸法Ａと、形成する外部接続用端子の寸法Ｂとの関係の一例を示す概略説明図である。 図２Ｂは、本発明の半導体装置の製造方法の第１の実施例（実施例１）における、有機絶縁層により規定される開口寸法Ａと、フォトレジスト層に設けられる開口寸法Ｃとの関係の一例を示す概略説明図である。 図３は、本発明の半導体装置の製造方法の第１の実施例（実施例１）に用いるバンプ形成用装置の一例を示す概略説明図である。 図４Ａは、本発明の半導体装置の製造方法の第１の実施例（実施例１）を説明するための工程断面図（その３）であり、図１Ｂの次のステップを表す。 図４Ｂは、本発明の半導体装置の製造方法の第１の実施例（実施例１）を説明するための工程断面図（その４）である。 図４Ｃは、本発明の半導体装置の製造方法の第１の実施例（実施例１）を説明するための工程断面図（その５）である。 図５は、本発明の半導体装置の第１の実施例（実施例１）を示す垂直断面概略図である。 図６は、本発明の半導体装置の第２の実施例（実施例２）を示す垂直断面概略図である。 図７は、本発明の半導体装置の第３の実施例（実施例３）を示す垂直断面概略図である。 図８は、本発明の半導体装置の第４の実施例（実施例４）を示す垂直断面概略図である。 図９は、従来の半導体装置を示す垂直断面概略図である。
符号の説明
１０ シリコンウェーハ
１２ 電極パッド
１４ 無機絶縁層
１６ 有機絶縁層
１６Ａ 保護被膜
１８ 開口
２０ フォトレジスト層（マスク層）
４２ 酸化被膜
４４ 導電性ペースト
４６ 外部接続用端子（バンプ）
１００ 半導体装置
Ｍｂ 外部接続用端子（バンプ）

Claims (8)

  1. 半導体基板の一方の主面に複数個の電極パッドを形成する工程と、
    前記電極パッドの周縁部を覆って絶縁層を形成する工程と、
    前記絶縁層上に選択的にマスク層を形成する工程と、
    前記絶縁層に覆われない電極パッドの表面を清浄化する工程と、
    前記絶縁層及び前記マスク層により規定される領域に、前記電極パッドに接して外部接続用端子を形成する工程と、
    前記マスク層を除去する工程と
    を少なくとも含むことを特徴とする半導体装置の製造方法。
  2. 電極パッドの表面を清浄化する工程及び外部接続用端子を形成する工程が、真空中及び減圧雰囲気中のいずれかにおいて行われる請求項１に記載の半導体装置の製造方法。
  3. 電極パッドの表面を清浄化する工程及び外部接続用端子を形成する工程が、同一装置内の異なるチャンバにて行われる請求項２に記載の半導体装置の製造方法。
  4. 電極パッドの表面を清浄化する工程が、アッシング、ＲＦスパッタ、及び蟻酸リフローから選択される少なくとも１種により、電極パッド上に形成された酸化膜を除去する請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. マスク層がフォトレジスト層からなる請求項１から４のいずれかに記載の半導体装置の製造方法。
  6. 外部接続用端子が、マスク層と略同等の高さに形成される請求項１から５のいずれかに記載の半導体装置の製造方法。
  7. 半導体基板の一方の主面に形成された複数個の電極パッドと、
    前記電極パッドの周縁部を覆う絶縁層と、
    前記電極パッド上に、該電極パッドに接して、その表面が該電極パッド表面と略平行な平面を有して形成された外部接続用端子と
    を少なくとも有することを特徴とする半導体装置。
  8. 外部接続用端子が、金属と硬化性樹脂との混合物からなり、該硬化性樹脂が、熱硬化性樹脂及び光硬化性樹脂の少なくともいずれかである請求項７に記載の半導体装置。
JP2006040866A 2006-02-17 2006-02-17 半導体装置及びその製造方法 Pending JP2007220959A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006040866A JP2007220959A (ja) 2006-02-17 2006-02-17 半導体装置及びその製造方法
KR1020060048383A KR100752106B1 (ko) 2006-02-17 2006-05-29 반도체 장치 및 그 제조 방법
TW095119164A TWI338343B (en) 2006-02-17 2006-05-30 Semiconductor device and manufacturing method for the same
US11/443,103 US7871917B2 (en) 2006-02-17 2006-05-31 Semiconductor device and manufacturing method for the same
CNB2006101000273A CN100527373C (zh) 2006-02-17 2006-06-28 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006040866A JP2007220959A (ja) 2006-02-17 2006-02-17 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007220959A true JP2007220959A (ja) 2007-08-30

Family

ID=38428773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006040866A Pending JP2007220959A (ja) 2006-02-17 2006-02-17 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7871917B2 (ja)
JP (1) JP2007220959A (ja)
KR (1) KR100752106B1 (ja)
CN (1) CN100527373C (ja)
TW (1) TWI338343B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193029B2 (en) 2009-06-23 2012-06-05 Samsung Electronics Co., Ltd. Methods of manufacturing phase-change random access memory devices with phase-change nanowire formation using single element

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490992B (zh) * 2011-12-09 2015-07-01 Chipmos Technologies Inc 半導體結構
US10269747B2 (en) * 2012-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
CN107204294A (zh) * 2016-03-18 2017-09-26 联芯科技有限公司 一种倒装焊芯片的制作方法及裸芯片组件
US11423526B2 (en) * 2020-11-13 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Optical inspection of a wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267941A (ja) * 1989-04-07 1990-11-01 Citizen Watch Co Ltd 突起電極の形成方法
JPH08330308A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd バンプの形成方法
JP2004320064A (ja) * 2001-11-15 2004-11-11 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
JPH08162456A (ja) 1994-12-07 1996-06-21 Kawasaki Steel Corp バンプの製造方法
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
JP3449535B2 (ja) 1999-04-22 2003-09-22 ソニー株式会社 半導体素子の製造方法
US6277249B1 (en) * 2000-01-21 2001-08-21 Applied Materials Inc. Integrated process for copper via filling using a magnetron and target producing highly energetic ions
JP2002111192A (ja) 2000-10-04 2002-04-12 Ibiden Co Ltd 半田バンプ形成方法および半田バンプ形成装置
JP4638614B2 (ja) 2001-02-05 2011-02-23 大日本印刷株式会社 半導体装置の作製方法
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
US6593220B1 (en) * 2002-01-03 2003-07-15 Taiwan Semiconductor Manufacturing Company Elastomer plating mask sealed wafer level package method
JP4270792B2 (ja) * 2002-01-23 2009-06-03 富士通株式会社 導電性材料及びビアホールの充填方法
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP2004128354A (ja) 2002-10-04 2004-04-22 Fujitsu Ltd はんだバンプの形成方法
US7485962B2 (en) * 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
JP2004214345A (ja) 2002-12-27 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US6784089B2 (en) * 2003-01-13 2004-08-31 Aptos Corporation Flat-top bumping structure and preparation method
CN1291069C (zh) * 2003-05-31 2006-12-20 香港科技大学 微细间距倒装焊凸点电镀制备方法
KR100581279B1 (ko) * 2003-06-02 2006-05-17 삼성전자주식회사 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법
JP4130668B2 (ja) * 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法
JP2006222232A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267941A (ja) * 1989-04-07 1990-11-01 Citizen Watch Co Ltd 突起電極の形成方法
JPH08330308A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd バンプの形成方法
JP2004320064A (ja) * 2001-11-15 2004-11-11 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193029B2 (en) 2009-06-23 2012-06-05 Samsung Electronics Co., Ltd. Methods of manufacturing phase-change random access memory devices with phase-change nanowire formation using single element
US8330226B2 (en) 2009-06-23 2012-12-11 Samsung Electronics Co., Ltd. Phase-change random access memory devices with a phase-change nanowire having a single element

Also Published As

Publication number Publication date
KR20070082834A (ko) 2007-08-22
CN100527373C (zh) 2009-08-12
US20070197016A1 (en) 2007-08-23
US7871917B2 (en) 2011-01-18
CN101026109A (zh) 2007-08-29
TWI338343B (en) 2011-03-01
TW200733269A (en) 2007-09-01
KR100752106B1 (ko) 2007-08-29

Similar Documents

Publication Publication Date Title
JP5011329B2 (ja) メタルポストを備えた基板及びその製造方法
US6936923B2 (en) Method to form very a fine pitch solder bump using methods of electroplating
JP3871609B2 (ja) 半導体装置及びその製造方法
JP2010238702A (ja) 半導体パッケージの製造方法および半導体パッケージ
JP5249080B2 (ja) 半導体装置
JP2004158827A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP5830702B2 (ja) 回路装置の製造方法
KR100752106B1 (ko) 반도체 장치 및 그 제조 방법
JP2006351766A (ja) 半導体装置及びその製造方法
JP2011014644A (ja) 配線基板およびその製造方法
JP2006351767A (ja) 半導体装置及びその製造方法
JP2003218278A (ja) ウェーハレベル・チップスケール・パッケージの製造方法
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
JP2012004506A (ja) 半導体装置及びその製造方法
JP2007059851A (ja) 半導体装置の製造方法
US7378345B2 (en) Metal electroplating process of an electrically connecting pad structure of circuit board and structure thereof
US7517785B2 (en) Electronic interconnects and methods of making same
JP2006202882A (ja) 半導体装置およびその製造方法
JP2001332577A (ja) 半導体装置の製造方法
JP2007250849A (ja) 半導体装置の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법
JP2002299361A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000349190A (ja) 半導体装置の製造方法
JP5590984B2 (ja) 電子装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315