JP5011329B2 - メタルポストを備えた基板及びその製造方法 - Google Patents

メタルポストを備えた基板及びその製造方法 Download PDF

Info

Publication number
JP5011329B2
JP5011329B2 JP2009049565A JP2009049565A JP5011329B2 JP 5011329 B2 JP5011329 B2 JP 5011329B2 JP 2009049565 A JP2009049565 A JP 2009049565A JP 2009049565 A JP2009049565 A JP 2009049565A JP 5011329 B2 JP5011329 B2 JP 5011329B2
Authority
JP
Japan
Prior art keywords
metal post
solder bump
substrate
layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009049565A
Other languages
English (en)
Other versions
JP2010129996A (ja
Inventor
ギュ リ・ドン
ウォン チョイ・ジン
ギャン コ・ヨン
ゼ ムン・ション
ジュン ジョン・テ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010129996A publication Critical patent/JP2010129996A/ja
Application granted granted Critical
Publication of JP5011329B2 publication Critical patent/JP5011329B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、メタルポストを備えた基板その製造方法に関するもので、より詳しくはメタルポストの酸化及び腐食を防止する構造を簡単な工程で得ることができるメタルポストを備えた基板及びその製造方法に関するものである。
最近、電子産業の発達につれて、電子部品の高性能化、高機能化、小型化が要求されており、これによって、ＳＩＰ（ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）、３Ｄパッケージなどの表面実装部品用基板においても、高集積化、薄型化、微細回路パターン化の要求が急増している。
特に、電子部品の基板への表面実装技術において、半導体チップとプリント基板の電気的連結のために、ワイヤボンディング方式及びフリップチップボンディング方式が使用されているが、ワイヤボンディング方式の場合、ワイヤを利用してプリント基板と連結しなければならないため、モジュールが大きくなり、更なる工程が必要になるだけでなく、回路の微細ピッチの具現に限界があるため、フリップチップボンディング方式が多く用いられている実情である。
フリップチップボンディング方式は、半導体チップに、金、ソルダあるいはその他の金属などの素材で数十μｍないし数百μｍの外部接続端子（すなわち、バンプ）を形成し、既存のワイヤボンディングによる実装法とは異なり、バンプの形成された半導体チップを覆して（ｆｌｉｐ）、表面が基板側に向かうように実装させるものである。
しかし、フリップチップボンディング方式も、究極には、回路パターンの超微細ピッチ化に対応するために、メタルポストを利用した新構造に発展している。このようなメタルポストの利用は、微細ピッチ化の克服はもちろんのこと、プリント基板と半導体間の距離確保によってパッケージングを容易にし、放熱性能を改善する代案として注目を浴びている。
図１は従来技術によるフリップチップボンディングに使用されるメタルポストを備えたプリント基板の断面図、図２は図１に示すプリント基板で生じる酸化膜及び凹部を示す断面図である。
図１に示すように、従来技術によるメタルポストを備えたプリント基板１０は、接続パッド１４が形成されたベース基板１２、前記ベース基板１２に形成され、前記接続パッド１４を露出させる開放部を持つソルダレジスト層１６、前記接続パッド１４に形成されたメタルポスト１８、及び前記メタルポスト１８に形成されたソルダバンプ２０を含んでなる。
しかし、従来技術によるメタルポストを備えたプリント基板１０は次のような問題点を持っている。
まず、メタルポスト１８の側面が空気中に露出しているため、空気または工程中に使用される薬品の影響によって酸化または腐食が発生し、その側面に酸化膜１８ａが形成される問題点があった。このような酸化膜１８ａは電気的抵抗として作用するだけでなく、メタルポスト１８の強度を低下させる問題をもたらした。
また、工程の進行中に使用される化学薬品によってソルダバンプ２０がとけて下る問題点があった。すなわち、工程の進行中に使用される強酸や強塩基のような化学薬品とソルダバンプ２０が反応し、ソルダバンプ２０の表面がとけて下がることによって凹部２０ａが形成され、これによりメタルポスト１８の上面が露出するだけでなく、ソルダバンプ２０の表面に噴火口のように窪む現象が発生し、ソルダバンプ２０の高さを不均一にして結合信頼性を低下させる問題をもたらした。
このような問題点を解決するために、メタルポストの側面に別途の酸化防止キャップを備えたメタルポストを備えたプリント基板が提案されている。図３はこのような他の従来技術によるメタルポストを備えたプリント基板５０を示す。
図３に示すように、他の従来技術によるメタルポストを備えたプリント基板５０は、接続パッド５４が形成されたベース基板５２、前記ベース基板５２に形成され、前記接続パッド５４を露出させる開放部を持つソルダレジスト層５６、前記接続パッド５４に形成されたメタルポスト５８、前記メタルポスト５８に形成されたソルダバンプ６０、及び前記メタルポスト５８の側面に形成された金製の酸化防止キャップ６２を含んでなる、すなわち、メタルポスト５８の側面に別の酸化防止キャップ６２を備えてメタルメタルポストの酸化を防止するための構造が提案されている。
しかし、他の従来技術によるメタルポストを備えたプリント基板５０は、酸化防止キャップ６２の形成のための別途の材料及び工程がさらに必要になり、メタルポスト５８上に形成されたソルダバンプ６０に凹部またはくぼみが生じる問題が依然としてあった。
本発明は前記のような問題点を解決するためになされたもので、本発明の目的は、メタルポストの酸化及び腐食を防止することができるメタルポストを備えた基板及びその製造方法を提供することである。
本発明の他の目的は、メタルポスト上に形成されたソルダバンプに凹部またはくぼみが生じる問題を防止することができるメタルポストを備えた基板及びその製造方法を提供することである。
前記目的を達成するために、本発明の一観点によれば、接続パッドが形成されたベース基板；前記ベース基板に形成され、前記接続パッドを露出させる開放部を持つソルダレジスト層；前記接続パッドに連結され、前記ソルダレジスト層の上部に突出したメタルポスト；及び前記突出したメタルポストの上部を含む外面に形成されるとともに、前記メタルポスト上に形成された丸形ソルダバンプ、及び前記メタルポストの側面に一定の側面厚さにて形成された酸化防止用ソルダバンプ膜を含むソルダバンプ；を含む、メタルポストを備えた基板が提供される。
前記丸形ソルダバンプの高さは、前記ソルダレジスト層の上部に突出したメタルポストの高さの５０〜７０％であることができる。
前記酸化防止用ソルダバンプ膜は、前記メタルポストの側面と同じ形状に前記メタルポストの側面に形成されることができる。
前記酸化防止用ソルダバンプ膜の側面厚さは、前記丸形ソルダバンプの直径の５％以下であることができる。
前記メタルポスト上には、表面処理層が形成されていることができる。
前記表面処理層は、ニッケルメッキ層またはニッケル合金メッキ層に形成されるか、さらに前記ニッケルメッキ層または前記ニッケル合金メッキ層上にパラジウムメッキ層、金メッキ層、または前記パラジウムメッキ層及び前記金メッキ層が順に形成された複合層が形成されたものであることができる。
前記表面処理層と前記丸形ソルダバンプの界面には、Ｎｉｘ−Ｓｎｙ系の金属間化合物層が形成されていることができる。
前記金属間化合物層は、１μｍ以下の厚さに形成されることができる。
また、本発明の他の観点によれば、（Ａ）接続パッドが形成されたベース基板に、前記接続パッドを露出させる開放部を持つソルダレジスト層を形成し、前記開放部を含む前記ソルダレジスト層上にシード層を形成する段階；（Ｂ）前記開放部を含む前記ソルダレジスト層に感光性レジストを塗布し、前記感光性レジストに、前記接続パッドを露出させる開口部を形成する段階；（Ｃ）前記開口部の一部に、前記接続パッドに連結されるメタルポストを形成する段階；（Ｄ）前記開口部内の前記メタルポスト上にソルダペーストを形成し、前記ソルダペーストに１次リフローを行って丸形ソルダバンプを形成し、前記感光性レジスト及び前記シード層を除去する段階；及び（Ｅ）前記丸形ソルダバンプに２次リフローを行って、前記丸形ソルダバンプを構成するソルダが前記メタルポストの側面に流れるようにし、前記メタルポストの側面に酸化防止用ソルダバンプ膜を形成し、前記丸形ソルダバンプ及び前記酸化防止用ソルダバンプ膜を含むソルダバンプを形成する段階；を含み、前記酸化防止用ソルダバンプ膜は、前記メタルポストの側面に一定の側面厚さにて形成される、メタルポストを備えた基板の製造方法が提供される。
前記メタルポストは、前記感光性レジストの高さの半分まで形成されることができる。
前記（Ｃ）段階と前記（Ｄ）段階の間に、（Ｃ１）前記メタルポスト上に表面処理層を形成する段階をさらに含むことができる。
前記表面処理層は、ニッケルメッキ層またはニッケル合金メッキ層に形成されるか、さらに前記ニッケルメッキ層または前記ニッケル合金メッキ層上にパラジウムメッキ層、金メッキ層、または前記パラジウムメッキ層及び前記金メッキ層が順に形成された複合層が形成されてなることができる。
前記表面処理層と前記丸形ソルダバンプの界面には、Ｎｉｘ−Ｓｎｙ系の金属間化合物層が形成されることができる。
前記金属間化合物層は１μｍ以下の厚さに形成されることができる。
前記（Ｄ）段階において、前記ソルダペーストは、前記感光性レジストの表面と同じ高さを持つように、前記開口部の前記メタルポストに充填されることができる。
前記２次リフローは、前記１次リフローに比べ、２０％程度速い速度で行われることができる。
前記（Ｅ）段階において、前記丸形ソルダバンプの高さは、前記ソルダレジスト層の上部に突出したメタルポストの高さの５０〜７０％であることができる。
前記酸化防止用ソルダバンプ膜は、前記メタルポストの側面と同じ形状に前記メタルポストの側面に形成されることができる。
前記酸化防止用ソルダバンプ膜の側面厚さは、前記丸形ソルダバンプの直径の５％以下に形成されることができる。
本発明によれば、メタルポストの側面に酸化防止用ソルダバンプ膜が形成されるので、メタルポストの酸化及び腐食を防止する効果がある。
また、本発明によれば、メタルポストの側面に形成される酸化防止用ソルダバンプ膜が薄い厚さを持つので、超微細ピッチの具現が可能である効果がある。
また、本発明によれば、メタルポスト上に表面処理層が形成されて、メタルポストと丸形ソルダバンプ間の界面に薄くて均一な金属間化合物層を形成することにより、結合信頼性を向上させる効果がある。
更に、本発明によれば、感光性レジストの剥離及びシード層の除去工程に使用される化学薬品によって丸形ソルダバンプに凹部が形成されても、２次リフロー工程によってその構造が復旧できるので丸形ソルダバンプの均一な高さを提供する効果がある。
本発明の目的、特定の利点及び新規の特徴は添付図面を参照する以下の詳細な説明と好適な実施例から一層明らかになるであろう。本明細書において、各図の構成要素に参照番号を付けることにおいて、同じ構成要素には、たとえ他の図上に表示されていても、できるだけ同一番号を付ける。また、本発明の説明において、関連の公知技術についての具体的な説明が本発明の要旨を不要にあいまいにすることができると判断される場合は、その詳細な説明を省略する。
従来技術によるフリップチップボンディングに使用されるメタルポストを備えたプリント基板の断面図である。 図１に示すプリント基板で発生する酸化膜及び凹部を示す断面図である。 他の従来技術によるフリップチップボンディングに使用されるメタルポストを備えたプリント基板の断面図である。 本発明の好適な実施例によるメタルポストを備えた基板の断面図である。 本発明の好適な実施例によるメタルポストを備えた基板の製造方法を順に示す工程断面図（１）である。 本発明の好適な実施例によるメタルポストを備えた基板の製造方法を順に示す工程断面図（２）である。 本発明の好適な実施例によるメタルポストを備えた基板の製造方法を順に示す工程断面図（３）である。 本発明の好適な実施例によるメタルポストを備えた基板の製造方法を順に示す工程断面図（４）である。 本発明の好適な実施例によるメタルポストを備えた基板の製造方法を順に示す工程断面図（５）である。 本発明の好適な実施例によるメタルポストを備えた基板の製造方法を順に示す工程断面図（６）である。 本発明の好適な実施例によるメタルポストを備えた基板の製造方法を順に示す工程断面図（７）である。 本発明の好適な実施例によるメタルポストを備えた基板の製造方法を順に示す工程断面図（８）である。 本発明の好適な実施例によるメタルポストを備えた基板の製造方法を順に示す工程断面図（９）である。 本発明の好適な実施例によるメタルポストを備えた基板の製造方法を順に示す工程断面図（１０）である。
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。
（メタルポストを備えた基板の構造）
図４は本発明の好適な実施例によるメタルポストを備えた基板の断面図である。以下、この図に基づいて本実施例によるメタルポストを備えた基板１００について説明する。
図４に示すように、本実施例によるメタルポストを備えた基板１００は、ベース基板１０２、ソルダレジスト層１０６、メタルポスト１１６、及びメタルポスト１１６の上部を含む外面に形成されたソルダバンプ１２２を含むことを特徴とする。
ここで、ベース基板１０２には接続パッド１０４が形成され、このベース基板１０２上には、接続パッド１０４を露出させる開放部を持つソルダレジスト層１０６が形成される。
メタルポスト１１６は、配線パターンの微細ピッチ化ができるようにし、基板１００と半導体チップ間の高速信号伝達のみならず、チップ間の距離確保、及び放熱機能を図るためのもので、接続パッド１０４に連結された状態でソルダレジスト層１０６の上部に突出するように形成される。この際、メタルポスト１１６は円筒状の構造を持つことが好ましい。また、メタルポスト１１６は、銅（Ｃｕ）、ニッケル（Ｎｉ）、すず（Ｓｎ）、金（Ａｕ）などのような材料で形成することができる。
ソルダバンプ１２２は、メタルポスト１１６の上部を含むメタルポスト１１６の外面に形成される。ここで、ソルダバンプ１２２は、メタルポスト１１６上に形成された丸形ソルダバンプ１２２ａと、メタルポスト１１６の側面に形成された酸化防止用ソルダバンプ膜１２２ｂとから構成される。
この際、丸形ソルダバンプ１２２ａは、メタルポスト上に半球形に形成され、その高さ（Ｈ１）はメタルポスト高さ（Ｈ２）の約５０〜７０％の高さを持つ。これは、丸形ソルダバンプ１２２ａが２回のリフロー工程を受けることによってなされる。
また、酸化防止用ソルダバンプ膜１２２ｂは、メタルポスト１１６の側面に形成されてメタルポスト１１６を外部から遮断することで、空気による酸化、及び工程の進行中に使用される化学薬品による腐食を防止する機能をする。
この際、酸化防止用ソルダバンプ膜１２２ｂは、メタルポスト１１６上に形成された丸形ソルダバンプ１２２ａをリフローすることにより、そのソルダバンプがメタルポスト１１６の側面に下がって形成されるもので、メタルポスト１１６の側面と同一の形状にメタルポスト１１６の側面に形成される。例えば、メタルポスト１１６が円柱の構造を持つ場合は、酸化防止用ソルダバンプ膜１２２ｂも円柱構造を持ち、メタルポスト１１６が角柱の構造を持つ場合は、酸化防止用ソルダバンプ膜１２２ｂも角柱の構造を持つようになる。また、酸化防止用ソルダバンプ膜１２２ｂは、メタルポスト１１６の側面に一定した厚さを持つように形成されることが好ましい。
ここで、酸化防止用ソルダバンプ膜１２２ｂは、その厚さによって隣接した他のメタルポストと接触して微細ピッチ化に差し支えにならないながらも、メタルポスト１１６を外部から遮断することができる厚さ（最小の厚さ）を持つことが好ましい。例えば、酸化防止用ソルダバンプ膜１２２ｂの厚さ（Ｗ）は、丸形ソルダバンプ１２２ａの直径（Ｄ）の約５％以下に形成されることが好ましい。
一方、メタルポスト１１６上には、腐食及び酸化防止のために表面処理層１１８が形成されることが好ましい。
ここで、表面処理層１１８は、例えばニッケル（Ｎｉ）メッキ層またはニッケル合金メッキ層でなるか、前記ニッケルメッキ層または前記ニッケル合金メッキ層上にパラジウム（Ｐｄ）メッキ層、金（Ａｕ）メッキ層、または前記パラジウムメッキ層及び前記金メッキ層が順に形成された複合層が形成された構造を持ち、薄肉のものに形成される。
この際、表面処理層１１８は、すず（Ｓｎ）系丸形ソルダバンプ１２２と結合して、その界面にＮｉｘ−Ｓｎｙ系の金属間化合物層（Ｉｎｔｅｒｍｅｔａｌｌｉｃ ｃｏｍｐｏｕｎｄ ｌａｙｅｒ；ＩＭＣ ｌａｙｅｒ）が形成される。この金属間化合物層は、例えば約１μｍ以下の厚さを持つことが好ましい。
（メタルポストを備えた基板の製造方法）
図５〜図１４は本発明の好適な実施例によるメタルポストを備えた基板の製造方法を順に示す工程断面図（１）〜（１０）である。以下、これら図に基づいて、本実施例によるメタルポストを備えた基板１００の製造方法を説明する。
まず、図５に示すように、接続パッド１０４を備えたベース基板１０２にソルダレジスト層１０６を積層し、接続パッド１０４を露出させる開放部１０８を形成する。ここで、開放部１０８は、ＬＤＡ（Ｌａｓｅｒ ｄｉｒｅｃｔ ａｂｌａｔｉｏｎ）などのような機械加工によって形成するか、あるいはＵＶによる露光／現像工程で形成することができる。ついで、図６に示すように、開放部１０８を含むソルダレジスト層１０６にシード層１１０を形成する。
この際、シード層１１０は無電解メッキ工程またはスパッタリング工程によって形成される。ここで、無電解メッキ工程は、例えば脱脂（ｃｌｅａｎｅｔ）過程、ソフト腐食（ｓｏｆｔ ｅｔｃｈｉｎｇ）過程、予備触媒処理（ｐｒｅ−ｃａｔａｌｙｓｔ）過程、触媒処理過程、活性化（ａｃｃｅｌｅｒａｔｏｒ）過程、無電解銅メッキ過程、及び酸化防止処理過程を含む一般的な触媒析出方式を用いるもので、公知の技術である触媒析出方式についての詳細な説明は省略する。
ついで、図７に示すように、シード層１１０に感光性レジスト１１２を塗布する。この際、感光性レジスト１１２は、２６０℃以上の高温のリフロー工程に耐えるために、耐熱性ドライフィルムが使用され、さらに適切な高さのポストバンプの形成のために、６０μｍ以上の厚さを持つことが好ましい。
ついで、図８に示すように、露光、現像工程によって、感光性レジスト１１２に、接続パッド１０４を露出させる開口部１１４を形成する。この際、開口部１１４は、所定のマスクパターン（図示せず）を用いて、接続パッド１０４上に塗布された感光性レジスト１１２を除き、感光性レジスト１１２を紫外線に露出させて露光させ、炭酸ナトリウム（Ｎａ２ＣＯ３）または炭酸カリウム（Ｋ２ＣＯ３）のような現像液を使って、未露光の感光性レジスト１１２を除去することにより形成される。
ついで、図９に示すように、開口部１１４の一部に、接続パッド１０４に連結されるメタルポスト１１６を形成する。この際、メタルポスト１１６はメッキ工程によって形成され、その高さはソルダレジスト層１０６上に形成された感光性レジスト１１２厚さの約５０％程度であるのが好ましい。ここで、メタルポスト１１６は、銅（Ｃｕ）、ニッケル（Ｎｉ）、すず（Ｓｎ）、金（Ａｕ）などを使用することができる。
ついで、図１０に示すように、メタルポスト１１６の上面に表面処理層１１８を形成する。この際、表面処理層１１８は、ニッケル（Ｎｉ）メッキ層またはニッケル合金メッキ層で形成されるか、さらに前記ニッケルメッキ層または前記ニッケル合金メッキ層上に、パラジウムメッキ層、金（Ａｕ）メッキ層、または前記パラジウムメッキ層及び前記金メッキ層が順に形成された複合層で形成される。
ついで、図１１に示すように、開口部１１４の表面処理層１１８上にソルダペースト１２０を充填する。この際、ソルダペースト１２０は、前記感光性レジスト１１２の表面と同一の高さを持つように形成される。表面処理層１１８が非常に薄いと仮定すれば、ソルダペースト１２０の高さはソルダレジスト層１０６の上部に突出したメタルポスト１１６の厚さと同じになる。
ついで、図１２に示すように、ソルダペースト１２０に１次リフロー工程を行って丸形ソルダバンプ１２２ａを形成する。この際、丸形ソルダバンプ１２２ａは１次リフロー工程によって丸形に凝集してメタルポスト１１６の上端にだけ半球状の構造を持つように形成され、ソルダペースト１２０内のフラックスなど有機成分が除去されながら約３０％以上の厚さが減少する。
ついで、図１３に示すように、感光性レジスト１１２を剥離し、シード層１１０を除去する。この際、感光性レジスト１１２は、例えばＮａＯＨまたはＫＯＨのような剥離液によって剥離される。剥離液のＯＨ−とドライフィルムレジストのカルボキシル基（ＣＯＯＨ＋）が結合する過程で、露光したドライフィルムレジスト１１２が浮かび上がることにより剥離される。
また、シード層１１０は、ＮａＯＨまたはＫＯＨのような強塩基を用いて、クィック（ｑｕｉｃｋ）エッチングまたはＨ２Ｏ２／Ｈ２ＳＯ４フラッシュ（ｆｌａｓｈ）エッチングによって除去される。
ここで、感光性レジスト１１２及びシード層１１０の除去時に使用される強塩基と強酸は、すず（Ｓｎ）系丸形ソルダバンプ１２２ａと反応して凹部を生じさせるかくぼみを生じさせる問題が発生して、丸形ソルダバンプ１２２ａの高さが一様でない問題が発生することができる。しかし、これは、図１４の２次リフロー工程によって再び丸形構造になるので、従来技術のような問題は発生しない。
最後に、図１４に示すように、丸形ソルダバンプ１２２ａに２次リフロー工程を行うことにより、メタルポスト１１６の側面にソルダが下がってメタルポスト１１６の側面に酸化防止用ソルダバンプ膜１２２ｂを形成する。
この際、２次リフロー工程は、１次リフロー工程に比べ、約２０％程度速く進むことが好ましい。これは、２次リフロー工程の速度を１次リフロー工程の速度と同じにあるいは遅くすれば、過量のソルダが下がることにより、丸形ソルダバンプ１２２ａに凹部が生じるかあるいは酸化防止用ソルダバンプ膜１２２ｂの厚さが増加することができ、あまり速くすれば、ソルダの下がる量が少なくてメタルポスト１１６の側面全て取り囲むことができない問題が発生するからである。
また、２次リフロー工程を経った丸形ソルダバンプ１２２ａは、その一部が側面に下がるため、約２０％程度の高さが減少することになる。結局、ソルダレジスト層１０６の上部に突出したメタルポスト１１６と同じ高さを持つように充填されたソルダペースト１２０から２回のリフロー工程によって形成された丸形ソルダバンプ１２２ａはメタルポスト１１６の高さの約５０〜７０％の高さを持つようになる。
更に、この段階で、丸形ソルダバンプ１２２ａが２次リフロー工程によって下がることにより、酸化防止用ソルダバンプ膜１２２ｂは自然に一定の厚さを持つようになる。
一方、図１３に示すような感光性レジスト１１２及びシード層１１０の除去に使用される強塩基または強酸と丸形ソルダバンプ１２２ａが反応して凹部またはくぼみが生じても、２次リフロー工程によって再び丸形に戻るようになる。
前述したような製造工程によってメタルポスト１１６の酸化を防止し、丸形ソルダバンプ１２２ａの凹部の発生を防止することができるメタルポストを備えた基板１００が製造される。
以上、本発明をその具体的な実施例に基づいて詳細に説明したが、これは本発明の一例を例示するためのもので、本発明によるメタルポストを備えた基板及びその製造方法はこれに限定されないし、本発明の技術的思想内で当該技術分野の通常の知識を持った者によって多様な変形と改良が可能であろう。このような本発明の多様な変形ないし変更はいずれも本発明の範疇に属するもので、本発明の具体的な保護範囲は特許請求範囲によって明らかに決まる。
本発明に係るメタルポストを備えた基板及びその製造方法は、メタルポストの酸化及び腐食を防止する構造を簡単な工程で得ることができるメタルポストを備えた基板及びその製造方法に適用可能である。
１０２ ベース基板
１０４ 接続パッド
１０６ ソルダレジスト層
１１０ シード層
１１２ 感光性レジスト
１１４ 開口部
１１６ メタルポスト
１１８ 表面処理層
１２０ ソルダペースト
１２２ ソルダバンプ
１２２ａ 丸形ソルダバンプ
１２２ｂ 酸化防止用ソルダバンプ膜

Claims (19)

  1. 接続パッドが形成されたベース基板；
    前記ベース基板に形成され、前記接続パッドを露出させる開放部を持つソルダレジスト層；
    前記接続パッドに連結され、前記ソルダレジスト層の上部に突出したメタルポスト；及び
    前記突出したメタルポストの上部を含む外面に形成されるとともに、前記メタルポスト上に形成された丸形ソルダバンプ、及び前記メタルポストの側面に一定の側面厚さにて形成された酸化防止用ソルダバンプ膜を含むソルダバンプ；
    を含むことを特徴とする、メタルポストを備えた基板。
  2. 前記丸形ソルダバンプの高さは、前記ソルダレジスト層の上部に突出したメタルポストの高さの５０〜７０％であることを特徴とする、請求項１に記載のメタルポストを備えた基板。
  3. 前記酸化防止用ソルダバンプ膜は、前記メタルポストの側面と同じ形状に前記メタルポストの側面に形成されることを特徴とする、請求項１に記載のメタルポストを備えた基板。
  4. 前記酸化防止用ソルダバンプ膜の側面厚さは、前記丸形ソルダバンプの直径の５％以下であることを特徴とする、請求項１に記載のメタルポストを備えた基板。
  5. 前記メタルポスト上には、表面処理層が形成されていることを特徴とする、請求項１に記載のメタルポストを備えた基板。
  6. 前記表面処理層は、ニッケルメッキ層またはニッケル合金メッキ層に形成されるか、さらに前記ニッケルメッキ層または前記ニッケル合金メッキ層上にパラジウムメッキ層、金メッキ層、または前記パラジウムメッキ層及び前記金メッキ層が順に形成された複合層が形成されたものであることを特徴とする、請求項５に記載のメタルポストを備えた基板。
  7. 前記表面処理層と前記丸形ソルダバンプの界面には、Ｎｉｘ−Ｓｎｙ系の金属間化合物層が形成されていることを特徴とする、請求項６に記載のメタルポストを備えた基板。
  8. 前記金属間化合物層は、１μｍ以下の厚さに形成されることを特徴とする、請求項７に記載のメタルポストを備えた基板。
  9. （Ａ）接続パッドが形成されたベース基板に、前記接続パッドを露出させる開放部を持つソルダレジスト層を形成し、前記開放部を含む前記ソルダレジスト層上にシード層を形成する段階；
    （Ｂ）前記開放部を含む前記ソルダレジスト層に感光性レジストを塗布し、前記感光性レジストに、前記接続パッドを露出させる開口部を形成する段階；
    （Ｃ）前記開口部の一部に、前記接続パッドに連結されるメタルポストを形成する段階；
    （Ｄ）前記開口部内の前記メタルポスト上にソルダペーストを形成し、前記ソルダペーストに１次リフローを行って丸形ソルダバンプを形成し、前記感光性レジスト及び前記シード層を除去する段階；及び
    （Ｅ）前記丸形ソルダバンプに２次リフローを行って、前記丸形ソルダバンプを構成するソルダが前記メタルポストの側面に流れるようにし、前記メタルポストの側面に酸化防止用ソルダバンプ膜を形成し、前記丸形ソルダバンプ及び前記酸化防止用ソルダバンプ膜を含むソルダバンプを形成する段階；
    を含み、
    前記酸化防止用ソルダバンプ膜は、前記メタルポストの側面に一定の側面厚さにて形成されることを特徴とする、メタルポストを備えた基板の製造方法。
  10. 前記メタルポストは、前記感光性レジストの高さの半分まで形成されることを特徴とする、請求項９に記載のメタルポストを備えた基板の製造方法。
  11. 前記（Ｃ）段階と前記（Ｄ）段階の間に、（Ｃ１）前記メタルポスト上に表面処理層を形成する段階をさらに含むことを特徴とする、請求項９に記載のメタルポストを備えた基板の製造方法。
  12. 前記表面処理層は、ニッケルメッキ層またはニッケル合金メッキ層に形成されるか、さらに前記ニッケルメッキ層または前記ニッケル合金メッキ層上にパラジウムメッキ層、金メッキ層、または前記パラジウムメッキ層及び前記金メッキ層が順に形成された複合層が形成されてなることを特徴とする、請求項１１に記載のメタルポストを備えた基板の製造方法。
  13. 前記表面処理層と前記丸形ソルダバンプの界面には、Ｎｉｘ−Ｓｎｙ系の金属間化合物層が形成されることを特徴とする、請求項１２に記載のメタルポストを備えた基板の製造方法。
  14. 前記金属間化合物層は、１μｍ以下の厚さに形成されることを特徴とする、請求項１３に記載のメタルポストを備えた基板の製造方法。
  15. 前記（Ｄ）段階において、前記ソルダペーストは、前記感光性レジストの表面と同じ高さを持つように、前記開口部の前記メタルポストに充填されることを特徴とする、請求項９に記載のメタルポストを備えた基板の製造方法。
  16. 前記２次リフローは、前記１次リフローに比べ、２０％程度速い速度で行われることを特徴とする、請求項９に記載のメタルポストを備えた基板の製造方法。
  17. 前記（Ｅ）段階において、前記丸形ソルダバンプの高さは、前記ソルダレジスト層の上部に突出したメタルポストの高さの５０〜７０％であることを特徴とする、請求項９に記載のメタルポストを備えた基板の製造方法。
  18. 前記酸化防止用ソルダバンプ膜は、前記メタルポストの側面と同じ形状に前記メタルポストの側面に形成されることを特徴とする、請求項９に記載のメタルポストを備えた基板の製造方法。
  19. 前記酸化防止用ソルダバンプ膜の側面厚さは、前記丸形ソルダバンプの直径の５％以下に形成されることを特徴とする、請求項９に記載のメタルポストを備えた基板の製造方法。
JP2009049565A 2008-11-28 2009-03-03 メタルポストを備えた基板及びその製造方法 Expired - Fee Related JP5011329B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0119805 2008-11-28
KR1020080119805A KR20100060968A (ko) 2008-11-28 2008-11-28 메탈 포스트를 구비한 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2010129996A JP2010129996A (ja) 2010-06-10
JP5011329B2 true JP5011329B2 (ja) 2012-08-29

Family

ID=42221774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009049565A Expired - Fee Related JP5011329B2 (ja) 2008-11-28 2009-03-03 メタルポストを備えた基板及びその製造方法

Country Status (3)

Country Link
US (1) US20100132998A1 (ja)
JP (1) JP5011329B2 (ja)
KR (1) KR20100060968A (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
US8637392B2 (en) 2010-02-05 2014-01-28 International Business Machines Corporation Solder interconnect with non-wettable sidewall pillars and methods of manufacture
KR101148745B1 (ko) * 2010-07-14 2012-05-23 삼성전기주식회사 반도체 패키지 기판의 제조방법
KR101138592B1 (ko) * 2010-08-18 2012-05-10 삼성전기주식회사 미세 피치 범프를 구비한 기판과 이의 제조 방법
KR101109240B1 (ko) * 2010-09-03 2012-01-30 삼성전기주식회사 반도체 패키지 기판의 제조방법
JP6081044B2 (ja) 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
JP5559023B2 (ja) 2010-12-15 2014-07-23 日本特殊陶業株式会社 配線基板及びその製造方法
JP2012129369A (ja) 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板
KR101167805B1 (ko) 2011-04-25 2012-07-25 삼성전기주식회사 패키지 기판 및 이의 제조방법
US8664760B2 (en) 2011-05-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Connector design for packaging integrated circuits
US8610285B2 (en) * 2011-05-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC packaging structures and methods with a metal pillar
KR101940237B1 (ko) * 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
KR101388831B1 (ko) * 2012-06-28 2014-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US8796849B2 (en) 2012-10-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal bump joint structure
KR102026227B1 (ko) * 2012-12-13 2019-11-04 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조방법
KR20140100144A (ko) 2013-02-05 2014-08-14 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9576888B2 (en) * 2013-03-12 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package joint structure with molding open bumps
US9520352B2 (en) 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
JP6473002B2 (ja) * 2015-01-08 2019-02-20 イビデン株式会社 バンプ付きプリント配線板
US10115647B2 (en) * 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
JP6530298B2 (ja) * 2015-10-09 2019-06-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
US9837341B1 (en) * 2016-09-15 2017-12-05 Intel Corporation Tin-zinc microbump structures
TWI683604B (zh) * 2016-12-23 2020-01-21 德商德國艾托特克公司 於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板
KR20180120507A (ko) * 2017-04-27 2018-11-06 삼성전기주식회사 인쇄회로기판
JP7430481B2 (ja) 2018-05-31 2024-02-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US11109481B2 (en) 2019-02-15 2021-08-31 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
JP2021052104A (ja) 2019-09-25 2021-04-01 イビデン株式会社 プリント配線板およびその製造方法
JP2021072339A (ja) 2019-10-30 2021-05-06 イビデン株式会社 プリント配線板およびその製造方法
JP2022071600A (ja) 2020-10-28 2022-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2022161152A (ja) 2021-04-08 2022-10-21 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2022161248A (ja) 2021-04-08 2022-10-21 イビデン株式会社 プリント配線板およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751912B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
JP4024958B2 (ja) * 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4397583B2 (ja) * 2002-12-24 2010-01-13 株式会社フジクラ 半導体装置
JP4653447B2 (ja) * 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4490861B2 (ja) * 2005-04-25 2010-06-30 日立協和エンジニアリング株式会社 基板
JP5279180B2 (ja) * 2005-10-03 2013-09-04 ローム株式会社 半導体装置
JP4904953B2 (ja) * 2006-04-06 2012-03-28 日立電線株式会社 配線用導体及びその製造方法並びに端末接続部並びにＰｂフリーはんだ合金
US7704800B2 (en) * 2006-11-06 2010-04-27 Broadcom Corporation Semiconductor assembly with one metal layer after base metal removal
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure

Also Published As

Publication number Publication date
US20100132998A1 (en) 2010-06-03
KR20100060968A (ko) 2010-06-07
JP2010129996A (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
JP5011329B2 (ja) メタルポストを備えた基板及びその製造方法
US8671564B2 (en) Substrate for flip chip bonding and method of fabricating the same
US20090205854A1 (en) Printed circuit board for a package and manufacturing method thereof
KR101034161B1 (ko) 반도체 패키지 기판
KR101036388B1 (ko) 인쇄회로기판 및 이의 제조 방법
US20060252248A1 (en) Method for fabricating electrically connecting structure of circuit board
JP2016018806A (ja) 配線基板、配線基板の製造方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP5585354B2 (ja) 半導体パッケージの製造方法
TWI406342B (zh) 具有非阻焊限定型防焊層之半導體封裝及其製造方法
JP2007220959A (ja) 半導体装置及びその製造方法
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
TW200408095A (en) Chip size semiconductor package structure
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP2011187792A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR20110013902A (ko) 패키지 및 그 제조방법
TW200419710A (en) Bumping process
KR100974244B1 (ko) 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법
JP2012195418A (ja) 半導体装置の製造方法
KR101046377B1 (ko) 반도체 패키지용 인쇄회로기판 및 그의 제조 방법
KR0123421B1 (ko) 반도체 칩 실장용 솔더범프 제조방법
KR100980100B1 (ko) 플립칩 실장용 전극 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

R150 Certificate of patent or registration of utility model

Ref document number: 5011329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees