KR101167805B1 - 패키지 기판 및 이의 제조방법 - Google Patents

패키지 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101167805B1
KR101167805B1 KR1020110038602A KR20110038602A KR101167805B1 KR 101167805 B1 KR101167805 B1 KR 101167805B1 KR 1020110038602 A KR1020110038602 A KR 1020110038602A KR 20110038602 A KR20110038602 A KR 20110038602A KR 101167805 B1 KR101167805 B1 KR 101167805B1
Authority
KR
South Korea
Prior art keywords
layer
package substrate
alloy
thermal diffusion
forming
Prior art date
Application number
KR1020110038602A
Other languages
English (en)
Inventor
이동규
최진원
정승원
이대영
이기섭
김진호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110038602A priority Critical patent/KR101167805B1/ko
Priority to TW101106780A priority patent/TWI453882B/zh
Priority to US13/411,168 priority patent/US8822841B2/en
Priority to JP2012088225A priority patent/JP5624077B2/ja
Application granted granted Critical
Publication of KR101167805B1 publication Critical patent/KR101167805B1/ko
Priority to JP2013149296A priority patent/JP5628975B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본 발명은 패키지 기판 및 이의 제조방법에 관한 것이다.
본 발명의 패키지 기판은, 적어도 하나의 도전성 패드를 구비한 기판; 상기 기판 상에 형성되며, 상기 도전성 패드를 노출하는 개구부를 갖는 절연층; 상기 개구부를 통해 노출된 도전성 패드의 상면과 상기 절연층의 측벽을 따라 형성된 들뜸 방지층; 적어도 하나 이상의 합금 재질로 구성되어 상기 들뜸 방지층 상에 형성된 메탈 포스트; 및 상기 메탈 포스트 상에 형성된 열확산 방지막;를 포함한다.

Description

패키지 기판 및 이의 제조방법{Package substrate and fabricating method of the same}
본 발명은 패키지 기판 및 이의 제조방법에 관한 것으로서, 보다 자세하게는 메탈 포스트를 합금 금속으로 구성하고, 그 상부에 열확산 방지막을 형성한 패키지 기판 및 이의 제조방법에 관한 것이다.
일반적으로, 플립 칩 패키징은 칩과 기판에 형성된 솔더 범프를 이용하여 접속하는 구조를 가지고 있다. 이와 같은 구조의 플립 칩 패키지는 고속 대용량 데이터 처리를 목적으로 하고 있기 때문에 처리하는 데이터 용량의 증가와 경박단소의 반도체 트랜드에 맞게 점차 범프 피치가 작아지고 있는 추세이다.
이러한 추세에 따라 패키징의 변화는 범프 신뢰성이 약화되는 문제점을 야기시키고 있어 이에 대한 개선이 시급한 실정이다.
종래에는 기판과 칩의 범프 접속의 신뢰성을 향상시키기 위해서 칩 쪽의 범프 재료를 솔더에서 기계적 강도가 비교적 높고 안정적인 구리로 대체하고, 기판 쪽의 범프도 구리 포스트로 형성한 구조가 제안되고 있다.
이 경우, 칩과 기판에 형성된 구리를 접합하기 위한 매개체로 솔더를 사용하고 있는 바, 통상적으로 기판에 형성된 구리 포스트 상에 솔더를 인쇄 또는 도금하여 사용하고 있다.
그러나, 종래와 같이 구리 포스트 상에 형성된 솔더 범프는 몇 가지 문제점이 노출될 수 있는 데, 구리 포스트는 구리의 성질상 쉽게 산화되고 경도가 강하기 때문에 기판과 칩 간에 휨(warpage) 현상이 발생될 수 있음에 따라 구리 포스트에 균열이 발생되거나 휨이 심한 경우 구리 포스트에 단락 현상이 발생되는 문제점이 지적되고 있다.
이와 같은 문제점을 해결하기 위하여 다양한 합금 금속 재료로 구리 포스트를 대체하고자 하고 있으나, 합금 금속 재료를 이용한 포스트의 형성시, 금속 시드층과 드라이 필름 사이에서 드라이 필름의 들뜸 현상이 발생되는 문제점이 발생될 수 있으며, 도금층이 형성되지 않아야 할 절연층에 도금층이 형성되거나, 반대로 도금층이 형성되어야 할 패드 상에는 전혀 도금이 이루어지지 않는 문제점이 발생되고 있다.
또한, 합금 금속 재료로 구성된 구리 포스트 상에 솔더의 도금이나 인쇄 후 리플로우를 실시하게 되면 구리 포스트와 솔더 간의 경계면이 사라져 솔더가 구리 포스트의 상면이나 측면으로 흘러내리거나 리플로우 공정 진행시 솔더로부터 고온의 열이 전달되어 구리 포스트 자체가 용융되는 심각한 문제가 발생될 수 있다.
따라서, 본 발명은 종래 패키지 기판에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 메탈 포스트를 합금 금속으로 구성하고, 그 상부에 열확산 방지막을 형성함으로써, 드라이 필름의 들뜸 현상을 방지하고 리플로우 공정시 메탈 포스트의 용융이 방지되도록 한 패키지 기판 및 이의 제조방법이 제공됨에 발명의 목적이 있다.
본 발명의 상기 목적은, 적어도 하나의 도전성 패드를 구비한 기판; 상기 기판 상에 형성되며, 상기 도전성 패드를 노출하는 개구부를 갖는 절연층; 상기 개구부를 통해 노출된 도전성 패드의 상면과 상기 절연층의 측벽을 따라 형성된 들뜸 방지층; 적어도 하나 이상의 합금 재질로 구성되어 상기 들뜸 방지층 상에 형성된 메탈 포스트; 상기 메탈 포스트 상에 형성된 열확산 방지막; 및 상기 열확산 방지막 상에 형성된 솔더 범프;를 포함하는 패키지 기판이 제공됨에 의해서 달성된다.
상기 패키지 기판은, 상기 열확산 방지막 상에 형성된 솔더 범프를 더 포함할 수 있다.
상기 들뜸 방지층은, 상기 개구부가 형성된 상기 절연층의 상부면보다 높게 형성되며, 구리(Cu)를 이용한 전해 동도금에 의해 형성될 수 있다.
상기 들뜸 방지층은, 구리(Cu)와 주석(Sn)의 합금으로 구성되며, 그 구리 함량이 0.8wt% 내지 5wt%를 포함할 수 있다.
상기 열확산 방지막은, Au-Ni, Au-Ni합금, Ni, Ni합금, Pd-Ni, Pd-Ni합금, Au-Pd-Ni 및 Au-Pd-Ni합금 중 어느 하나의 금속 재질로 구성될 수 있다.
한편, 본 발명의 다른 목적은, 적어도 하나의 도전성 패드를 구비한 기판을 마련하는 단계; 상기 기판 상에 상기 도전성 패드가 노출되는 개구부를 갖는 절연층을 형성하는 단계; 상기 개구부를 통해 노출된 도전성 패드의 상면과 상기 절연층의 측벽을 따라 들뜸 방지층을 형성하는 단계; 상기 들뜸 방지층 상에 전해 도금에 의해 메탈 포스트를 형성하는 단계; 상기 메탈 포스트 상에 전해 또는 무전해 도금에 의해 열확산 방지막을 형성하는 단계; 및 상기 열확산 방지막 상에 솔더 범프를 형성하는 단계; 를 포함하는 패키지 기판의 제조방법이 제공됨에 의해서 달성된다.
상기 열확산 방지막을 형성하는 단계 이후에는, 상기 열확산 방지막 상에 솔더 범프를 형성하는 단계;를 더 포함할 수 있다.
상기 들뜸 방지층을 형성하는 단계 이전에는, 상기 절연층 상에 도금 시드층을 형성하는 단계; 및 상기 도금 시드층 상에 드라이 필름 패턴을 형성하는 단계;를 더 포함할 수 있다.
상기 들뜸 방지층은 상기 절연층의 상부면보다 높게 형성되어 상기 드라이 필름 패턴과 상기 도금 시드층 사이의 계면을 막을 수 있도록 형성될 수 있다.
상기 들뜸 방지층은 상기 도금 시드층을 전극으로 하여 전해 도금법에 의해 형성되며, 주석(Sn)과 구리(Cu)의 합금 재질로 구성되어 구리 함량은 0.8wt% 내지 5wt%를 포함할 수 있다.
상기 열확산 방지막은 Au-Ni, Au-Ni합금, Ni, Ni합금, Pd-Ni, Pd-Ni합금, Au-Pd-Ni 및 Au-Pd-Ni합금 중 어느 하나의 금속 재질로 구성될 수 있다.
상기 열확산 방지막 상에 솔더 범프를 형성하는 단계 이후에는, 상기 메탈 포스트와 열확산 방지막 및 솔더 범프를 감싸고 있는 상기 드라이 필름 패턴을 제거하는 단계; 및 상기 드라이 필름 패턴 하면에 형성된 상기 도금 시드층을 제거하는 단계;를 더 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 패키지 기판 및 이의 제조방법은 메탈 포스트의 상면에 열확산 방지막이 형성됨에 따라 그 상부에 솔더 범프가 형성되어 리플로우 공정 진행시 솔더 범프가 측면으로 용융되어 메탈 포스트를 통해 흘러내리는 것을 방지하고, 솔더 범프로부터 전달되는 열에 의해 메탈 포스트가 용융되는 것을 방지할 수 있는 장점이 있다.
또한, 본 발명에 따른 패키지 기판은 열확산 방지막이 메탈 포스트의 산화를 방지하고, 그 상부에 형성된 솔더 범프의 젖음성을 향상시킬 수 있는 작용효과를 발휘할 수 있다.
도 1은 본 발명의 실시예에 따른 패키지 기판의 단면도.
도 2는 본 발명에 따른 다른 실시예의 패키지 기판 단면도.
도 3은 본 발명의 각 실시예에 따른 칩 부착 구조가 도시된 구성도.
도 4는 본 발명의 실시예에 따른 패키지 기판의 제조 공정이 순차적으로 도시된 단면도.
본 발명에 따른 패키지 기판 및 이의 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
먼저, 도 1은 본 발명의 실시예에 따른 패키지 기판의 단면도로서, 도시된 바와 같이 본 발명의 패키지 기판(100)은 도전성 패드(111)가 형성된 기판(110)과, 기판(110) 상에 형성된 절연층(120)과, 상기 도전성 패드(111)와 절연층(120)에 형성된 들뜸 방지층(130)과, 들뜸 방지층(130) 상에 형성된 메탈 포스트(140)와, 메탈 포스트(140) 상면에 형성된 열확산 방지막(150) 및 열확산 방지막(150) 상에 형성된 솔더 범프(160)로 구성될 수 있다.
상기 절연층(120)은 도전성 패드(111)가 노출되는 개구부(121)가 형성될 수 있으며, 절연층(120)의 개구부(121)를 통해 노출된 도전성 패드(111) 상면과 도전성 패드(111) 주위의 절연층(120) 측벽을 따라 들뜸 방지층(130)이 형성될 수 있다.
이때, 상기 들뜸 방지층(130)은 절연층(120)의 측벽을 따라 형성될 때, 개구부(121)가 형성된 절연층(120)의 상부면보다 높게 형성됨이 바람직하며, 상기 개구부(121)의 형상에 대응하여 컵모양으로 형성될 수 있으며, 그 재질은 구리(Cu)를 이용한 전해 동도금을 통해 구성될 수 있다.
상기 뜰뜸 방지층(130)은 절연층(120)의 상부면보다 높게 형성됨에 따라 그 상부에 메탈 포스트(140)가 형성될 때, 메탈 포스트(140) 형성용 도금액이 드라이 필름(도면 미도시, 하기의 도 2e 내지 도 2h 참조)과 절연층(120) 사이의 계면 침투를 방지함으로써, 드라이 필름이 들뜨게 되는 현상을 방지할 수 있다. 이때 들뜸 방지층(130)의 두께는 5 내지 10㎛로 형성됨이 바람직하다.
상기 들뜸 방지층(130)의 하부에는 들뜸 방지층(130)을 형성하기 전에 도금 시드층(125)이 더 형성될 수 있다. 도금 시드층(125)은 무전해 도금에 의한 화학 동도금 또는 스퍼터링 등에 의해 형성될 수 있으며, 전해 도금에 의해 형성되는 들뜸 방지층(130)과 메탈 포스트(140)를 전해 도금에 의해 형성하기 위한 전극 역할을 하게 되며, 대략 0.5 내지 1.0㎛의 두께로 형성됨이 바람직하다.
여기서, 들뜸 방지층(130)과 메탈 포스트(140)는 주로 전해 도금에 의해 형성될 수 있으나, 들뜸 방지층(130)과 메탈 포스트(140)를 형성하는 방법은 이에 한정되는 것은 아니고, 도금 시드층(125)을 형성하지 않고 무전해 도금에 의해 형성될 수도 있다.
또한, 들뜸 방지층(130)의 상부에는 메탈 포스트(140)가 전해 도금에 의해 형성될 수 있는 바, 이때 메탈 포스트(140)는 구리(Cu)와 주석(Sn)의 합금으로 구성됨이 바람직하다.
여기서, 메탈 포스트(140)의 구리 함량은 0.8wt% 내지 5wt%를 포함할 수 있으며, 구리와 주석의 합금으로 메탈 포스트(140)를 형성하게 되면 종래에 구리만으로 이루어진 메탈 포스트에 비해 구리-주석 합금의 메탈 포스트가 연성의 설질을 가짐에 따라 기판의 휨 변형에 메탈 포스트의 변형이나 파단을 최소화할 수 있는 패키지 기판이 제작될 수 있다.
그리고, 상기 메탈 포스트(140)의 상면에는 전해 또는 무전해 도금에 의해 베리어층인 열확산 방지막(150)이 형성될 수 있다. 열확산 방지막(150)은 그 상부에 솔더 범프(160)가 형성되어 리플로우 공정 진행시 솔더 범프(160)가 측면으로 용융되어 메탈 포스트(140)를 통해 흘러내리는 것을 방지하고, 솔더 범프(160)로부터 전달되는 열에 의해 메탈 포스트(140)가 용융되는 것을 방지할 수 있다.
상기 열확산 방지막(150)의 상부에는 솔더를 인쇄 또는 도금한 후 리플로우 공정을 통해 상부가 라운드 형태로 구성된 솔더 범프(160)가 형성될 수 있다.
또한, 열확산 방지막(150)은 메탈 포스트(140)의 산화를 방지하고, 그 상부에 형성된 솔더 범프(160)의 젖음성을 향상시킬 수 있는 작용효과를 발휘할 수 있다.
이때, 열확산 방지막(150)은 Au-Ni, Au-Ni합금, Ni, Ni합금, Pd-Ni, Pd-Ni합금, Au-Pd-Ni 및 Au-Pd-Ni합금 중 어느 하나의 금속 재질로 구성될 수 있으며, 상기 금속 재질에서 선택된 열확산 방지막(150)의 재질은 솔더 범프(160)를 구성하는 Sn계 물질과 결합하여 NixSnx계의 방지막으로 형성될 수 있기 때문에 1㎛ 이하의 안정적이고 균일한 열확산 방지막(150)이 형성되어 솔더 범프(160)와의 계면 결합력을 증대시킬 수 있다.
상기 열확산 방지막(150) 상에 형성되는 솔더 범프(160)는 메탈 포스트(140)보다 용융점이 낮은 재질, 즉 주석(Sn)과 비스무스(Bi)의 합금으로 구성되는 것이 바람직하다. 이는 리플로우 공정시의 공정 온도를 메탈 포스트(140)보다 낮은 용융점을 갖는 솔더 범프(160)의 용융점 이하로 낮게 진행함에 따라 메탈 포스트(140)가 리플로우 공정에서 녹는 것을 방지하기 위함이다.
그러나, 리플로우 공정 온도가 안정되지 못하고 통상 캐패시터나 칩 등의 기판 실장에 따라서 3번 이상 리플로우 공정을 거치면서 솔더 범프(160)가 메탈 포스트(140)의 측면으로 흘러내리거나 솔더 범프(160)로부터 반복적으로 고온의 열을 전달받는 메탈 포스트(140) 자체가 용융될 수 있기 때문에 열확산 방지막(150)이 필수적으로 필요할 수 밖에 없다.
다음, 도 2는 본 발명에 따른 다른 실시예의 패키지 기판 단면도로서, 도시된 바와 같이 본 실시예의 패키지 기판은, 앞서 언급된 실시예와 동일한 구성을 가지면서 기판(110) 상에 형성된 메탈 포스트(140) 상에 열확산 방지막(150)만이 형성된 구조이다.
본 실시예의 패키지 기판은 열확산 방지막(150) 상에 솔더 범프(160)를 형성하기 위한 리플로우 공정이 필요없음에 따라 공정 단순화를 도모할 수 있고, 메탈 포스트(140)를 형성하기 위한 드라이 필름(아래에서 다시 설명함)의 사용시 고내열성 드라이 필름을 사용할 필요가 없어 원가 절감을 도모할 수 있다.
그리고, 도 3은 본 발명의 각 실시예에 따른 칩 부착 구조가 도시된 구성도로서, 도시된 바와 같이 본 발명의 패키지 기판을 구성하는 각 실시예에 따라 칩 부착 구조가 달라질 수 있다. 즉, 도 1과 같이 열확산 방지막(150) 상에 솔더 범프(160)가 형성된 패키지 기판에 칩을 부착할 경우에는 칩(200)에 형성된 패드(210)가 직접 솔더 범프(160)에 접촉되어 리플로우 공정을 경유하도록 하고, 도 2와 같이 열확산 방지막(150) 만이 형성된 패키지 기판에 칩을 부착할 경우에는 칩(200)에 형성된 패드(210) 상에 솔더(220)를 형성시켜 솔더(220)와 열확산 방지막(150)이 접촉된 상태로 리플로우를 경유하도록 함으로써, 패키지 기판에 칩(200)의 실장이 이루어지도록 할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 패키지 기판의 제조방법을 아래 도시된 도 4의 공정도를 통해 좀 더 자세하게 살펴보면 다음과 같다.
도 4는 본 발명의 실시예에 따른 패키지 기판의 제조 공정이 순차적으로 도시된 단면도로이다.
도시된 바와 같이, 본 발명의 실시예에 따른 패키지 기판의 제조방법은 적어도 하나의 도전성 패드(111)를 구비한 기판(110)을 마련하는 단계와, 상기 기판(110) 상에 상기 도전성 패드(111)가 노출되는 개구부(121)를 갖는 절연층(120)을 형성하는 단계와, 상기 개구부(121)를 통해 노출된 도전성 패드(111)의 상면과 상기 절연층(120)의 측벽을 따라 들뜸 방지층(130)을 형성하는 단계와, 상기 들뜸 방지층(130) 상에 전해 도금에 의해 메탈 포스트(140)를 형성하는 단계와, 상기 메탈 포스트(140) 상에 전해 또는 무전해 도금에 의해 열확산 방지막(150)을 형성하는 단계 및 상기 열확산 방지막(150) 상에 솔더 범프(160)를 형성하는 단계를 포함할 수 있다.
먼저, 도 2를 참조하면, 적어도 하나의 도전성 패드(111)를 구비한 기판(110) 상에 도전성 패드(111)가 노출되게 개구부(121)를 갖는 절연층(120)을 형성한다. 이때, 절연층(120)은 감광성 솔더 레지스트로 형성될 수 있으며, 솔더 레지스트를 도포하고 노광 및 현상하여 절연층(120)을 형성할 수 있다.
상기 개구부(121)를 갖는 절연층(120) 상에는 도금 시드층(125)을 형성(도 2b 참조)할 수 있다. 도금 시드층(125)은 무전해 도금으로 형성된 화학 동도금으로 형성될 수 있으며, 대략 0.5 내지 1.0㎛의 두께로 형성됨이 바람직하다. 이때, 상기 시드 도금층(125)은 아래에서 전해 도금에 의해 형성될 수 있는 들뜸 방지층(125)과 메탈 포스트(140) 형성을 위한 전극 역할을 하게 된다.
다음, 상기 도금 시드층(125) 상에 드라이 필름 레지스트(126')를 형성(도 2c 참조)하고, 상기 드라이 필름 레지스트(126')를 노광 및 현상하여 도 2d와 같은 드라이 필름 패턴(126)을 형성할 수 있다.
그리고, 상기 개구부(121) 내의 도전성 패드(111) 상면과 그 외측의 절연층(120)의 측벽을 따라 들뜸 방지층(130)이 형성(도 2e 참조)될 수 있으며, 들뜸 방지층(130)은 절연층(120)의 측벽을 따라 형성될 때 절연층(120)의 상부면보다 높게 형성되어 드라이 필름 패턴(126)과 도금 시드층(125) 사이의 계면을 막을 수 있도록 형성될 수 있다.
따라서, 이 후에 형성될 수 있는 메탈 포스트(140) 형성용 도금액이 절연층(120)과 드라이 필름 패턴(126) 사이의 계면으로 침투하는 것을 방지하여 드라이 필름 패턴(126)이 들뜨게 되는 문제를 방지하고, 그 사이 계면으로 도금이 이루어지지 않도록 한다.
이때, 들뜸 방지층(130)은 개구부(121)의 형상에 대응하여 컵 모양으로 형성될 수 있으며, 그 재질은 구리(Cu)로 구성됨이 바람직하고, 대략 5 내지 10㎛의 두께로 형성됨이 바람직하다.
또한, 들뜸 방지층(130)은 도금 시드층(125)을 전극으로 하여 전해 도금법에 의해 형성될 수 있다.
다음으로, 도 2f를 참조하면 상기 들뜸 방지층(130) 상에 메탈 포스트(140)를 형성하게 되는 데, 메탈 포스트(140)도 전해 도금법에 의해 형성될 수 있으며, 주석(Sn)과 구리(Cu)의 합금 재질로 구성됨이 바람직하다. 이때, 메탈 포스트(140)의 구리 함량은 0.8wt% 내지 5wt%를 포함할 수 있다.
상기 메탈 포스트(140)는 전해 도금시 0.5ASD(A/dm2) 내지 3ASD(A/dm2)로 전류밀도(ASD)를 낮추어 전해 도금이 이루어지도록 함으로써, 메탈 포스트(140)를 구성하는 입자(grain size)의 크기를 작게 형성함이 바람직하다. 이는 메탈 포스트(140)를 구성하는 구리-주석의 입자 크기가 커지게 되면 부피 팽창이 발생되어 드라이 필름 패턴(126)이 들뜨는 현상이 가중됨에 따라 이를 방지하기 위함이다.
또한, 전해 도금에 의해 상기 메탈 포스트(140)가 형성되면 그 상면에 1㎛ 이하의 열확산 방지막(150)이 형성(도 2g 참조)될 수 있다. 열확산 방지막(150)은 그 상부에 솔더 범프(160)가 형성되어 리플로우 공정 진행시 솔더 범프(160)가 측면으로 용융되어 메탈 포스트(140)를 통해 흘러내리는 것을 방지하기 위하여 형성되는 것이며, 솔더 범프(160)로부터 전달되는 열을 차단하여 메탈 포스트(140)가 용융되는 것을 방지할 수 있다.
이때, 열확산 방지막(150)은 Au-Ni, Au-Ni합금, Ni, Ni합금, Pd-Ni, Pd-Ni합금, Au-Pd-Ni 및 Au-Pd-Ni합금 중 어느 하나의 금속 재질로 구성될 수 있으며, 1㎛ 이하의 안정적이고 균일한 열확산 방지막(150)이 형성되어 솔더 범프(160)와의 계면 결합력을 증대시킬 수 있다.
다음으로, 메탈 포스트(140)의 상부에 형성된 열확산 방지막(150) 상에는 솔더 페이스트(160')를 인쇄(도 2h 참조)하고, 솔더 페이스트(160')를 리플로우 공정을 통해 솔더 범프(160)로 형성(도 2i 참조)할 수 있다.
마지막으로, 메탈 포스트(140)와 열확산 방지막(150) 및 솔더 범프(160)를 감싸고 있는 드라이 필름 패턴(126)을 제거(도 2j 참조)하고, 드라이 필름 패턴(126) 하면에 형성된 도금 시드층(125)을 제거(도 2k 참조)함으로써, 열확산 방지막(150)에 의해 솔더 범프(160)의 용융된 솔더가 흘러내리지 않고 메탈 포스트(140)의 용융이 방지될 수 있는 패키지 기판의 제작이 완료된다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
110. 기판 111. 도전성 패드
120. 절연층 121. 개구부
125. 도금 시드층 126. 드라이 필름 패턴
130. 들뜸 방지층 140. 메탈 포스트
150. 열확산 방지막 160. 솔더 범프

Claims (12)

  1. 적어도 하나의 도전성 패드를 구비한 기판; 상기 기판 상에 형성되며, 상기 도전성 패드를 노출하는 개구부를 갖는 절연층; 상기 개구부를 통해 노출된 도전성 패드의 상면과 상기 절연층의 측벽을 따라 형성된 들뜸 방지층; 적어도 하나 이상의 합금 재질로 구성되어 상기 들뜸 방지층 상에 형성된 메탈 포스트; 및 상기 메탈 포스트 상에 형성된 열확산 방지막;를 포함하는 패키지 기판.
  2. 제1항에 있어서,
    상기 패키지 기판은, 상기 열확산 방지막 상에 형성된 솔더 범프를 더 포함하는 패키지 기판.
  3. 제1항에 있어서,
    상기 들뜸 방지층은, 상기 개구부가 형성된 상기 절연층의 상부면보다 높게 형성되며, 구리(Cu)를 이용한 전해 동도금에 의해 형성된 패키지 기판.
  4. 제3항에 있어서,
    상기 들뜸 방지층은, 구리(Cu)와 주석(Sn)의 합금으로 구성되며, 그 구리 함량이 0.8wt% 내지 5wt%를 포함하는 패키지 기판.
  5. 제1항에 있어서,
    상기 열확산 방지막은, Au-Ni, Au-Ni합금, Ni, Ni합금, Pd-Ni, Pd-Ni합금, Au-Pd-Ni 및 Au-Pd-Ni합금 중 어느 하나의 금속 재질로 구성된 패키지 기판.
  6. 적어도 하나의 도전성 패드를 구비한 기판을 마련하는 단계;
    상기 기판 상에 상기 도전성 패드가 노출되는 개구부를 갖는 절연층을 형성하는 단계;
    상기 개구부를 통해 노출된 도전성 패드의 상면과 상기 절연층의 측벽을 따라 들뜸 방지층을 형성하는 단계;
    상기 들뜸 방지층 상에 전해 도금에 의해 메탈 포스트를 형성하는 단계; 및
    상기 메탈 포스트 상에 전해 또는 무전해 도금에 의해 열확산 방지막을 형성하는 단계;
    를 포함하는 패키지 기판의 제조방법.
  7. 제6항에 있어서,
    상기 열확산 방지막을 형성하는 단계 이후에는,
    상기 열확산 방지막 상에 솔더 범프를 형성하는 단계;를 더 포함하는 패키지 기판의 제조방법.
  8. 제6항에 있어서,
    상기 들뜸 방지층을 형성하는 단계 이전에는,
    상기 절연층 상에 도금 시드층을 형성하는 단계; 및
    상기 도금 시드층 상에 드라이 필름 패턴을 형성하는 단계;를 더 포함하는 패키지 기판의 제조방법.
  9. 제8항에 있어서,
    상기 들뜸 방지층은 상기 절연층의 상부면보다 높게 형성되어 상기 드라이 필름 패턴과 상기 도금 시드층 사이의 계면을 막을 수 있도록 형성된 패키지 기판의 제조방법.
  10. 제9항에 있어서,
    상기 들뜸 방지층은 상기 도금 시드층을 전극으로 하여 전해 도금법에 의해 형성되며, 주석(Sn)과 구리(Cu)의 합금 재질로 구성되어 구리 함량은 0.8wt% 내지 5wt%를 포함하는 패키지 기판의 제조방법.
  11. 제6항에 있어서,
    상기 열확산 방지막은 Au-Ni, Au-Ni합금, Ni, Ni합금, Pd-Ni, Pd-Ni합금, Au-Pd-Ni 및 Au-Pd-Ni합금 중 어느 하나의 금속 재질로 구성된 패키지 기판의 제조방법.
  12. 제8항에 있어서,
    상기 열확산 방지막 상에 솔더 범프를 형성하는 단계 이후에는,
    상기 메탈 포스트와 열확산 방지막 및 솔더 범프를 감싸고 있는 상기 드라이 필름 패턴을 제거하는 단계;
    상기 드라이 필름 패턴 하면에 형성된 상기 도금 시드층을 제거하는 단계;
    를 더 포함하는 패키지 기판의 제조방법.
KR1020110038602A 2011-04-25 2011-04-25 패키지 기판 및 이의 제조방법 KR101167805B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110038602A KR101167805B1 (ko) 2011-04-25 2011-04-25 패키지 기판 및 이의 제조방법
TW101106780A TWI453882B (zh) 2011-04-25 2012-03-01 封裝基板及其製造方法
US13/411,168 US8822841B2 (en) 2011-04-25 2012-03-02 Package substrate and fabricating method thereof
JP2012088225A JP5624077B2 (ja) 2011-04-25 2012-04-09 パッケージ基板
JP2013149296A JP5628975B2 (ja) 2011-04-25 2013-07-18 パッケージ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110038602A KR101167805B1 (ko) 2011-04-25 2011-04-25 패키지 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101167805B1 true KR101167805B1 (ko) 2012-07-25

Family

ID=46717242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110038602A KR101167805B1 (ko) 2011-04-25 2011-04-25 패키지 기판 및 이의 제조방법

Country Status (4)

Country Link
US (1) US8822841B2 (ko)
JP (2) JP5624077B2 (ko)
KR (1) KR101167805B1 (ko)
TW (1) TWI453882B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6182309B2 (ja) * 2012-11-28 2017-08-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
EP2849226B1 (en) * 2013-09-16 2018-08-22 LG Innotek Co., Ltd. Semiconductor package
KR102109042B1 (ko) * 2013-09-16 2020-05-12 엘지이노텍 주식회사 반도체 패키지
JP6587891B2 (ja) * 2015-10-08 2019-10-09 イビデン株式会社 プリント配線板およびその製造方法
TWI678742B (zh) * 2018-03-26 2019-12-01 南茂科技股份有限公司 半導體封裝結構
JP7257175B2 (ja) * 2019-02-15 2023-04-13 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP7257273B2 (ja) * 2019-06-26 2023-04-13 イビデン株式会社 プリント配線板およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104230A (ja) * 1989-09-19 1991-05-01 Fujitsu Ltd 半導体装置の製造方法
JP3176973B2 (ja) * 1992-01-31 2001-06-18 株式会社東芝 半導体装置の製造方法
EP1895586A3 (en) * 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate
JP2000294585A (ja) * 1999-04-01 2000-10-20 Nec Corp バンプ構造及びその形成方法
US6372622B1 (en) * 1999-10-26 2002-04-16 Motorola, Inc. Fine pitch bumping with improved device standoff and bump volume
JP4528062B2 (ja) 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
JP2008532292A (ja) 2005-02-24 2008-08-14 アギア システムズ インコーポレーテッド フリップ・チップ・デバイスを形成するための構造および方法
KR20080020365A (ko) 2006-08-31 2008-03-05 주식회사 하이닉스반도체 플립 칩 패키지용 기판
JP2008098210A (ja) 2006-10-06 2008-04-24 Matsushita Electric Ind Co Ltd 突起電極形成方法、並びに半導体装置の製造方法、および半導体装置
US7485564B2 (en) 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
JP5277788B2 (ja) * 2008-08-14 2013-08-28 ソニー株式会社 半導体装置およびその製造方法
KR20100060968A (ko) 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
JP5097792B2 (ja) * 2009-08-17 2012-12-12 サムソン エレクトロ−メカニックス カンパニーリミテッド． 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法
KR20110036450A (ko) 2009-10-01 2011-04-07 삼성전기주식회사 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
KR101187977B1 (ko) 2009-12-08 2012-10-05 삼성전기주식회사 패키지 기판 및 그의 제조방법
KR20110064471A (ko) 2009-12-08 2011-06-15 삼성전기주식회사 패키지 기판 및 그의 제조방법

Also Published As

Publication number Publication date
JP5624077B2 (ja) 2014-11-12
JP2013243387A (ja) 2013-12-05
JP2012231130A (ja) 2012-11-22
TWI453882B (zh) 2014-09-21
TW201244035A (en) 2012-11-01
US20120267285A1 (en) 2012-10-25
US8822841B2 (en) 2014-09-02
JP5628975B2 (ja) 2014-11-19

Similar Documents

Publication Publication Date Title
KR101167805B1 (ko) 패키지 기판 및 이의 제조방법
US8093721B2 (en) Flip chip semiconductor package and fabrication method thereof
JP4991925B2 (ja) パッケージ基板及びその製造方法
US7122894B2 (en) Wiring substrate and process for manufacturing the same
TWI394632B (zh) 藉由添加銅以改善焊料互連
KR100592609B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
JP6057681B2 (ja) 配線基板及びその製造方法
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
JP2010109032A (ja) 半導体装置の製造方法
US20080185711A1 (en) Semiconductor package substrate
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
KR20090035294A (ko) 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
JP2015072996A (ja) 半導体装置
JP2006173143A (ja) 配線基板及びその製造方法
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
CN101360388B (zh) 电路板的电性连接端结构及其制法
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
TWI478312B (zh) 堆疊封裝結構
JP2011096803A (ja) 半導体装置とその製造方法
JP4399503B2 (ja) 半導体装置の製造方法
CN102487049B (zh) 半导体基板及其制法
JP6024079B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP4906563B2 (ja) 半導体装置及び配線基板、並びにそれらの製造方法
JP2024035037A (ja) プリント回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee