JP3176973B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3176973B2 JP3176973B2 JP04218792A JP4218792A JP3176973B2 JP 3176973 B2 JP3176973 B2 JP 3176973B2 JP 04218792 A JP04218792 A JP 04218792A JP 4218792 A JP4218792 A JP 4218792A JP 3176973 B2 JP3176973 B2 JP 3176973B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- film
- bump
- semiconductor device
- resist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electroplating And Plating Baths Therefor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するもので、より詳しくは、半導体ペレット上の金
属配線膜と外部配線とを接続するバンプ電極の形成方法
に係るものである。
に関するもので、より詳しくは、半導体ペレット上の金
属配線膜と外部配線とを接続するバンプ電極の形成方法
に係るものである。
【０００２】
【従来の技術】半導体装置において、半導体ペレットま
たは配線用リードに形成された突起状の接続電極は、一
般にバンプ電極または単にバンプ（bump）と呼ばれてい
る。従来のバンプを用いる半導体装置におけるバンプ形
成工程について図面を参照して以下説明する。
たは配線用リードに形成された突起状の接続電極は、一
般にバンプ電極または単にバンプ（bump）と呼ばれてい
る。従来のバンプを用いる半導体装置におけるバンプ形
成工程について図面を参照して以下説明する。
【０００３】図６において、半導体基板１上にアルミ
（Ａl ）配線膜２が形成されている。さらにアルミ配線
膜２を覆うように絶縁保護膜３が堆積される。次に絶縁
保護膜３に前記アルミ配線膜２のパッド部と外部配線を
接続するための接続孔４が開孔される。その後、外部配
線との接続に金（Ａu ）バンプを用いるのであるが、Ａ
l に直接Ａu をつけると相互拡散によって脆い化合物が
生成されるので、それを防ぐためにバリアメタル５を絶
縁保護膜３の全面に被着する。次にフォトレジストを塗
布し、光蝕刻法により、バンプ７（図７参照）を形成す
るための孔８を開孔し、めっき用レジストマスク６を形
成する。次に図７に示すように、電気めっき法により、
孔８に露出するバリアメタル５上にＡu を堆積し、バン
プ７を形成する。最後にレジストマスク６を除去し、さ
らにバンプ７の下以外のバリアメタルを除去する。
（Ａl ）配線膜２が形成されている。さらにアルミ配線
膜２を覆うように絶縁保護膜３が堆積される。次に絶縁
保護膜３に前記アルミ配線膜２のパッド部と外部配線を
接続するための接続孔４が開孔される。その後、外部配
線との接続に金（Ａu ）バンプを用いるのであるが、Ａ
l に直接Ａu をつけると相互拡散によって脆い化合物が
生成されるので、それを防ぐためにバリアメタル５を絶
縁保護膜３の全面に被着する。次にフォトレジストを塗
布し、光蝕刻法により、バンプ７（図７参照）を形成す
るための孔８を開孔し、めっき用レジストマスク６を形
成する。次に図７に示すように、電気めっき法により、
孔８に露出するバリアメタル５上にＡu を堆積し、バン
プ７を形成する。最後にレジストマスク６を除去し、さ
らにバンプ７の下以外のバリアメタルを除去する。
【０００４】しかしながらＡu めっきの際に、めっき条
件によっては、隣り合うバンプ間が電気的に短絡する不
良が発生することがあり、問題となっている。この現象
を調査した結果によれば、図４に示すように、電気めっ
きの際、レジストマスク６で覆っている部分にもＡu が
しみ出してついてしまい、隣り合うバンプのこのしみ出
し部分９が成長し互いに連結するからである。
件によっては、隣り合うバンプ間が電気的に短絡する不
良が発生することがあり、問題となっている。この現象
を調査した結果によれば、図４に示すように、電気めっ
きの際、レジストマスク６で覆っている部分にもＡu が
しみ出してついてしまい、隣り合うバンプのこのしみ出
し部分９が成長し互いに連結するからである。
【０００５】このため、従来は電気めっきの電流密度を
十分低く押さえてめっきしていた。しかし所望のバンプ
高さを得るためのめっき時間は、めっき電流密度に依存
しており、電流密度を低くすれば、それだけめっき時間
が長くなり、効率の悪さが問題となっていた。
十分低く押さえてめっきしていた。しかし所望のバンプ
高さを得るためのめっき時間は、めっき電流密度に依存
しており、電流密度を低くすれば、それだけめっき時間
が長くなり、効率の悪さが問題となっていた。
【０００６】
【発明が解決しようとする課題】これまで述べたよう
に、半導体基板上の絶縁保護膜の接続孔内に、電気めっ
き法によりバンプを形成する際、めっき用レジストマス
クで覆われている部分とその下地層との界面にめっき金
属がしみ出し、その結果、隣り合うバンプ間の電気的短
絡不良を発生したり、またこの短絡不良を防止するた
め、めっき電流密度を低い値にすると、バンプ形成に長
い時間がかかり、効率の低下が問題となっている。
に、半導体基板上の絶縁保護膜の接続孔内に、電気めっ
き法によりバンプを形成する際、めっき用レジストマス
クで覆われている部分とその下地層との界面にめっき金
属がしみ出し、その結果、隣り合うバンプ間の電気的短
絡不良を発生したり、またこの短絡不良を防止するた
め、めっき電流密度を低い値にすると、バンプ形成に長
い時間がかかり、効率の低下が問題となっている。
【０００７】本発明は、前記電気めっき法により、バン
プを形成するに際し、めっき用レジストマスクで覆われ
た部分にめっき金属がしみ出すのを防止すると共に、め
っき時間を短縮し、効率良くバンプを形成することので
きる半導体装置の製造方法を提供することを目的とす
る。
プを形成するに際し、めっき用レジストマスクで覆われ
た部分にめっき金属がしみ出すのを防止すると共に、め
っき時間を短縮し、効率良くバンプを形成することので
きる半導体装置の製造方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上の絶縁保護膜の上面から該膜の
下層の金属配線膜に達する接続孔内に該金属配線膜に接
続してバンプ電極を電気めっき法により形成する半導体
装置の製造方法において、前記接続孔を含む絶縁保護膜
上にめっき用レジストマスクをフォトリソグラフィによ
り形成する工程と、前記接続孔内に前記めっき用レジス
トマスクと該マスクの下地層との間にめっき金属がしみ
出すのを阻止するめっきしみ出し阻止膜を、電気めっき
法により形成する工程と、前記めっきしみ出し阻止膜上
に、側面が直立したストレート・バンプ形状のバンプ電
極を、非パルス化定電流の電気めっき法により形成する
工程とを、含むとともに、バンプ電極の上層に硬いめっ
き層を形成しないことを特徴とするものである。
造方法は、半導体基板上の絶縁保護膜の上面から該膜の
下層の金属配線膜に達する接続孔内に該金属配線膜に接
続してバンプ電極を電気めっき法により形成する半導体
装置の製造方法において、前記接続孔を含む絶縁保護膜
上にめっき用レジストマスクをフォトリソグラフィによ
り形成する工程と、前記接続孔内に前記めっき用レジス
トマスクと該マスクの下地層との間にめっき金属がしみ
出すのを阻止するめっきしみ出し阻止膜を、電気めっき
法により形成する工程と、前記めっきしみ出し阻止膜上
に、側面が直立したストレート・バンプ形状のバンプ電
極を、非パルス化定電流の電気めっき法により形成する
工程とを、含むとともに、バンプ電極の上層に硬いめっ
き層を形成しないことを特徴とするものである。
【０００９】
【作用】電気めっきによりバンプを形成する際、めっき
金属がしみ出すかどうかは、めっき電流密度、レジスト
マスクの材質及び形成方法、レジストマスクの下地層面
の状態等種々の要因により決められるが、試行結果によ
れば、めっきの際の電流密度に大きく依存していること
が判明した。その他の条件を一定に保って、めっき電流
密度だけを変数とし、しみ出し発生率を調べた試行結果
の一例を図５に示す。同図において横軸はめっき電流密
度（ mＡ／cm2 ）で、ペレットに流入するめっき電流を
ペレット内のバンプ断面積の総和で除した値である。縦
軸はしみ出し発生率（％）を示し、バンプ形成後、レジ
ストマスクを除去し、調べたものである。 同図によれ
ば、電流密度が 3.0 mＡ／cm2 以下ではしみ出し発生は
皆無で、 4.0 mＡ／cm2 以上でしみ出しが発生する。
5.0 mＡ／cm2 以上になるとほぼ 100％の確率で発生
し、狭い間隔で隣り合うバンプ間では、しみ出しためっ
き金属により短絡されるのが見られる。これはめっき用
レジストマスクと下地のバリアメタルとの界面の隙間に
析出するＡu が多くなり、その結果レジストがめくれ、
レジストがめくれると析出するＡu がさらに増加し、加
速度的にしみ出しが進行するものと考えられる。
金属がしみ出すかどうかは、めっき電流密度、レジスト
マスクの材質及び形成方法、レジストマスクの下地層面
の状態等種々の要因により決められるが、試行結果によ
れば、めっきの際の電流密度に大きく依存していること
が判明した。その他の条件を一定に保って、めっき電流
密度だけを変数とし、しみ出し発生率を調べた試行結果
の一例を図５に示す。同図において横軸はめっき電流密
度（ mＡ／cm2 ）で、ペレットに流入するめっき電流を
ペレット内のバンプ断面積の総和で除した値である。縦
軸はしみ出し発生率（％）を示し、バンプ形成後、レジ
ストマスクを除去し、調べたものである。 同図によれ
ば、電流密度が 3.0 mＡ／cm2 以下ではしみ出し発生は
皆無で、 4.0 mＡ／cm2 以上でしみ出しが発生する。
5.0 mＡ／cm2 以上になるとほぼ 100％の確率で発生
し、狭い間隔で隣り合うバンプ間では、しみ出しためっ
き金属により短絡されるのが見られる。これはめっき用
レジストマスクと下地のバリアメタルとの界面の隙間に
析出するＡu が多くなり、その結果レジストがめくれ、
レジストがめくれると析出するＡu がさらに増加し、加
速度的にしみ出しが進行するものと考えられる。
【００１０】またしみ出し発生確率 0の低電流密度で、
例えば膜厚が 1〜 2μm のめっき膜を形成した後、電流
密度をしみ出し発生確率 100％の高電流密度に増加し
て、所定の高さのバンプを形成した。この試行結果で
は、しみ出し発生は皆無であった。これは低電流密度に
より形成された膜により、前記レジストマスクと下地層
との界面の端部が固められ、その後、高電流密度にして
もレジストのめくれ等は起らず、めっき金属のしみ出し
は阻止されるものと推定される。すなわち始めに低電流
密度で形成されためっき膜は、レジストマスクと該マス
クの下地層との間に、めっき金属がしみ出すのを阻止す
る作用を有し、めっきしみ出し阻止膜と呼ぶことができ
る。
例えば膜厚が 1〜 2μm のめっき膜を形成した後、電流
密度をしみ出し発生確率 100％の高電流密度に増加し
て、所定の高さのバンプを形成した。この試行結果で
は、しみ出し発生は皆無であった。これは低電流密度に
より形成された膜により、前記レジストマスクと下地層
との界面の端部が固められ、その後、高電流密度にして
もレジストのめくれ等は起らず、めっき金属のしみ出し
は阻止されるものと推定される。すなわち始めに低電流
密度で形成されためっき膜は、レジストマスクと該マス
クの下地層との間に、めっき金属がしみ出すのを阻止す
る作用を有し、めっきしみ出し阻止膜と呼ぶことができ
る。
【００１１】本発明においては、バンプ電極を形成する
際、最初にめっき金属のしみ出しが起らない例えば低電
流密度でめっきを施し、めっきしみ出し阻止膜を形成し
た後、高電流密度でめっきを行なうことによって、めっ
きしみ出しもなく、効率良く、所望の高さのバンプ電極
を形成することができる。
際、最初にめっき金属のしみ出しが起らない例えば低電
流密度でめっきを施し、めっきしみ出し阻止膜を形成し
た後、高電流密度でめっきを行なうことによって、めっ
きしみ出しもなく、効率良く、所望の高さのバンプ電極
を形成することができる。
【００１２】
【実施例】以下、図１ないし図３を参照して、本発明の
一実施例について、詳細に説明する。
一実施例について、詳細に説明する。
【００１３】図１に示すように、シリコン基板１１上に
アルミ（Ａl ）配線膜１２が形成される。このＡl 配線
膜を覆うように、プラズマＣＶＤ法により、シリコン窒
化膜を主成分とする絶縁保護膜（層間絶縁膜または単に
絶縁膜と呼ばれることもある）１３が形成される。この
絶縁保護膜の上面から下層のアルミ配線膜１２のパッド
部に達する接続孔１４をプラズマエッチングにより開口
する。さらにこれらすべてを覆うようにＮi 及びＴi 等
を積層して成る厚さ約200 nmのバリアメタル１５が被着
される。次に接続孔１４を含みバリアメタル１５上にフ
ォトレジストを塗布し、フォトリソグラフィにより、バ
ンプ電極を形成するためのめっき用レジストマスク１６
を形成する。このレジストマスク１６のレジスト厚は約
20μm である。
アルミ（Ａl ）配線膜１２が形成される。このＡl 配線
膜を覆うように、プラズマＣＶＤ法により、シリコン窒
化膜を主成分とする絶縁保護膜（層間絶縁膜または単に
絶縁膜と呼ばれることもある）１３が形成される。この
絶縁保護膜の上面から下層のアルミ配線膜１２のパッド
部に達する接続孔１４をプラズマエッチングにより開口
する。さらにこれらすべてを覆うようにＮi 及びＴi 等
を積層して成る厚さ約200 nmのバリアメタル１５が被着
される。次に接続孔１４を含みバリアメタル１５上にフ
ォトレジストを塗布し、フォトリソグラフィにより、バ
ンプ電極を形成するためのめっき用レジストマスク１６
を形成する。このレジストマスク１６のレジスト厚は約
20μm である。
【００１４】次に図２に示すように、めっき用レジスト
マスク１６と下地層であるバリアメタル１５との間に、
めっき金属がしみ出すのを阻止するめっきしみ出し阻止
膜１７を、電気めっき法により形成する。白金を陽極、
シアン化金系溶液を電解液とし、電流密度 3.0 mＡ／cm
2 の定電流で、金めっきを行ない、厚さ 1.0μm のめっ
きしみ出し阻止膜１７を形成する。この阻止膜１７によ
り、レジストマスク１６とバリアメタル１５の界面の端
部１８は固定され、界面に沿って内部へのめっき金属の
しみ出しは阻止される。
マスク１６と下地層であるバリアメタル１５との間に、
めっき金属がしみ出すのを阻止するめっきしみ出し阻止
膜１７を、電気めっき法により形成する。白金を陽極、
シアン化金系溶液を電解液とし、電流密度 3.0 mＡ／cm
2 の定電流で、金めっきを行ない、厚さ 1.0μm のめっ
きしみ出し阻止膜１７を形成する。この阻止膜１７によ
り、レジストマスク１６とバリアメタル１５の界面の端
部１８は固定され、界面に沿って内部へのめっき金属の
しみ出しは阻止される。
【００１５】次に図３に示すように、電流密度 6.0 mＡ
／cm2 になるように定電流を流し、約18μm の高さにな
るまで金を阻止膜１７上に堆積し、高電流めっき膜１９
を形成する。レジストマスク１６を除去しバンプ２０が
得られる。
／cm2 になるように定電流を流し、約18μm の高さにな
るまで金を阻止膜１７上に堆積し、高電流めっき膜１９
を形成する。レジストマスク１６を除去しバンプ２０が
得られる。
【００１６】このようにして形成されたバンプ２０に
は、金のしみ出しが無く、相隣るバンプ間の短絡不良も
皆無であった。またこの方法により、短時間で所望の高
さのＡu バンプを効率良く形成できた。
は、金のしみ出しが無く、相隣るバンプ間の短絡不良も
皆無であった。またこの方法により、短時間で所望の高
さのＡu バンプを効率良く形成できた。
【００１７】上記めっきしみ出し阻止膜形成工程におい
て、めっき電流の電流密度を 3.0 mＡ／cm2 としたの
は、図５に示す試行結果を使用したものである。この阻
止膜形成のための電流密度は、レジストマスク１６及び
バリアメタル１５の形成方法等を一定に保てば、あらか
じめ試行により決定することができる。
て、めっき電流の電流密度を 3.0 mＡ／cm2 としたの
は、図５に示す試行結果を使用したものである。この阻
止膜形成のための電流密度は、レジストマスク１６及び
バリアメタル１５の形成方法等を一定に保てば、あらか
じめ試行により決定することができる。
【００１８】まためっきしみ出し阻止膜を電気めっき法
で形成する工程は、上記実施例に限定されない。例えば
阻止膜形成のめっき電流密度を、めっきしみ出しが発生
する値を越えない範囲で、複数段階に変化させるなど、
その他のめっき条件で行なっても差支えない。
で形成する工程は、上記実施例に限定されない。例えば
阻止膜形成のめっき電流密度を、めっきしみ出しが発生
する値を越えない範囲で、複数段階に変化させるなど、
その他のめっき条件で行なっても差支えない。
【００１９】
【発明の効果】これまで述べたように、本発明において
は、ペレット上の金属配線膜と外部電極とを接続するバ
ンプ電極を電気めっき法により形成するに際し、めっき
用レジストマスクで覆われている部分に、めっき金属が
しみ出さないように、めっきしみ出し阻止膜を形成した
後、高電流密度でバンプ電極を形成する。したがって、
本発明により、めっき金属のしみ出しが無く、めっき時
間を短縮し、効率良くバンプ電極を形成することのでき
る半導体装置の製造方法を提供することができた。
は、ペレット上の金属配線膜と外部電極とを接続するバ
ンプ電極を電気めっき法により形成するに際し、めっき
用レジストマスクで覆われている部分に、めっき金属が
しみ出さないように、めっきしみ出し阻止膜を形成した
後、高電流密度でバンプ電極を形成する。したがって、
本発明により、めっき金属のしみ出しが無く、めっき時
間を短縮し、効率良くバンプ電極を形成することのでき
る半導体装置の製造方法を提供することができた。
【図１】本発明の半導体装置の製造工程を示す断面図で
ある。
ある。
【図２】本発明の半導体装置の図１に続く製造工程を示
す断面図である。
す断面図である。
【図３】本発明の半導体装置の図２に続く製造工程を示
す断面図である。
す断面図である。
【図４】従来の半導体装置の製造方法における問題点を
説明するための断面図である。
説明するための断面図である。
【図５】めっき金属のしみ出し発生確率とめっき電流密
度との関係を示す特性図である。
度との関係を示す特性図である。
【図６】従来の半導体装置の製造工程を示す断面図であ
る。
る。
【図７】従来の半導体装置の図６に続く製造工程を示す
断面図である。
断面図である。
１，１１ 半導体（シリコン）基板 ２，１２ 金属（Ａl ）配線膜 ３，１３ 絶縁保護膜 ４，１４ 接続孔 ５，１５ バリアメタル ６，１６ めっき用レジストマスク ７ バンプ電極（従来） １７ めっきしみ出し阻止膜 １８ レジストマスクとバリアメタルの境界面の
端部 １９ 高電流めっき膜 ２０ バンプ電極（本発明）
端部 １９ 高電流めっき膜 ２０ バンプ電極（本発明）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−280335（ＪＰ，Ａ) 特開 昭63−276247（ＪＰ，Ａ) 特開 昭59−136950（ＪＰ，Ａ) 特開 昭57−139945（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (1)
- 【請求項１】半導体基板上の絶縁保護膜の上面から該膜
の下層の金属配線膜に達する接続孔内に該金属配線膜に
接続してバンプ電極を電気めっき法により形成する半導
体装置の製造方法において、 前記接続孔を含む絶縁保護膜上にめっき用レジストマス
クをフォトリソグラフィにより形成する工程と、前記接
続孔内に前記めっき用レジストマスクと該マスクの下地
層との間にめっき金属がしみ出すのを阻止するめっきし
み出し阻止膜を、電気めっき法により形成する工程と、
前記めっきしみ出し阻止膜上に、側面が直立したストレ
ート・バンプ形状のバンプ電極を、非パルス化定電流の
電気めっき法により形成する工程とを、含むとともに、
バンプ電極の上層に硬いめっき層を形成しないことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04218792A JP3176973B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04218792A JP3176973B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218047A JPH05218047A (ja) | 1993-08-27 |
| JP3176973B2 true JP3176973B2 (ja) | 2001-06-18 |
Family
ID=12629005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04218792A Expired - Lifetime JP3176973B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176973B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403359B1 (ko) * | 1997-12-27 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체패키지의제조방법 |
| JP4713290B2 (ja) * | 2005-09-30 | 2011-06-29 | エヌ・イーケムキャット株式会社 | 金バンプ又は金配線の形成方法 |
| KR101167805B1 (ko) * | 2011-04-25 | 2012-07-25 | 삼성전기주식회사 | 패키지 기판 및 이의 제조방법 |
| JP6450560B2 (ja) * | 2014-10-24 | 2019-01-09 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
| JP6970346B2 (ja) | 2018-09-25 | 2021-11-24 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-01-31 JP JP04218792A patent/JP3176973B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05218047A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4201792C2 (de) | Anschlußelektrodenstruktur und Verfahren zu deren Herstellung | |
| US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPH0778826A (ja) | チップバンプの製造方法 | |
| JP4021104B2 (ja) | バンプ電極を有する半導体装置 | |
| JP2002190550A (ja) | 半導体装置の製造方法 | |
| CN106558506A (zh) | 半导体器件 | |
| JP3176973B2 (ja) | 半導体装置の製造方法 | |
| US4960489A (en) | Method for self-aligned manufacture of contacts between interconnects contained in wiring levels arranged above one another in an integrated circuit | |
| DE112019003550T5 (de) | Halbleiterelement und halbleiterbauteil | |
| JPH04217324A (ja) | 半導体装置の製造方法 | |
| JPS60153149A (ja) | 多層配線の形成方法 | |
| JPH065609A (ja) | バンプ形成方法 | |
| JP2000294585A (ja) | バンプ構造及びその形成方法 | |
| JPS6356941A (ja) | 半導体装置の製造方法 | |
| JPS5823940B2 (ja) | 半導体装置の電極形成方法 | |
| JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| JP2720863B2 (ja) | 半導体集積回路装置 | |
| JPH0629292A (ja) | 半導体装置及びその製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPS63161646A (ja) | 半導体装置の製造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPS63114145A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |