JPS5823940B2 - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JPS5823940B2 JPS5823940B2 JP51156903A JP15690376A JPS5823940B2 JP S5823940 B2 JPS5823940 B2 JP S5823940B2 JP 51156903 A JP51156903 A JP 51156903A JP 15690376 A JP15690376 A JP 15690376A JP S5823940 B2 JPS5823940 B2 JP S5823940B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- semiconductor substrate
- pad electrodes
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体基板上に金属バンプをメッキ法で形成す
るに際し、メッキ電極の陰極抵抗を著しるしく低下せし
め、かつ同電位とすることにより、金属バンプの高さを
均一に形成せんとするものである。
るに際し、メッキ電極の陰極抵抗を著しるしく低下せし
め、かつ同電位とすることにより、金属バンプの高さを
均一に形成せんとするものである。
さらに本発明は、金属バンプに外部リードを接続した際
に発生する合金溶融物が流出して基板の端部と接触する
ことにより起る電気的不良の発生を防止すべく、障壁の
形成を行うものである。
に発生する合金溶融物が流出して基板の端部と接触する
ことにより起る電気的不良の発生を防止すべく、障壁の
形成を行うものである。
従来、回路素子が形成された半導体基板上に金属バンプ
を形成するための方法として第１図の如くの製造方法が
提案されている。
を形成するための方法として第１図の如くの製造方法が
提案されている。
すなわち、シリコン等の半導体基板１上に形成された５
１０２等の第１の絶縁層２に電極形成用のアルミニウム
膜を電子ビーム、抵抗加熱等の手段で５０００〜１００
００人被着せしめ、電極部分３を残し他を除去せしめ、
しかる後ＣＶＤＳｉＯ２膜４を５０００〜ｉｏｏ’ｏｏ
入被着し、前記電極部分３の一部を残し、他を除去する
。
１０２等の第１の絶縁層２に電極形成用のアルミニウム
膜を電子ビーム、抵抗加熱等の手段で５０００〜１００
００人被着せしめ、電極部分３を残し他を除去せしめ、
しかる後ＣＶＤＳｉＯ２膜４を５０００〜ｉｏｏ’ｏｏ
入被着し、前記電極部分３の一部を残し、他を除去する
。
これを第１図ａに示す。次いで複数層からなる金属膜５
を蒸着法により全面に形成するが、前記金属膜５はＣｒ
−ＣＵ 。
を蒸着法により全面に形成するが、前記金属膜５はＣｒ
−ＣＵ 。
Ｎｉ Ｃｕ、Ｃｒ−Ｎｉ−ＣｕもしくはＣｒ−Ｃｕ−
Ａｕ。
Ａｕ。
Ｎ ｉ −Ｃｕ−Ａｕ 、 Ｃｒ −Ｎ ｉ −Ｃｕ等
の複数層であって同一の蒸着時に真空をブレイクする事
なく順次に蒸着するものである。
の複数層であって同一の蒸着時に真空をブレイクする事
なく順次に蒸着するものである。
Ｃｒ又はＮｉはアルミニウムの電極部分３もしくはＣＶ
Ｄ Ｓ ｉ ０２膜４との密着力を高めるための膜で
あり、Ｃｕ又はＣｕ −Ａ ｕはメッキ処理によるバン
プの形成を容易ならしめるための膜であって、Ｃｒ、Ｎ
ｉのそれぞれの厚さは約１０００人、Ｃｕは１０００〜
５０００人の膜厚を有する。
Ｄ Ｓ ｉ ０２膜４との密着力を高めるための膜で
あり、Ｃｕ又はＣｕ −Ａ ｕはメッキ処理によるバン
プの形成を容易ならしめるための膜であって、Ｃｒ、Ｎ
ｉのそれぞれの厚さは約１０００人、Ｃｕは１０００〜
５０００人の膜厚を有する。
又、Ｃｒ、Ｎｉの替りにＴｉ膜を用いる事もある（第１
図ｂ）。
図ｂ）。
こうした状態で更に前記金属膜５上にメッキマスク用の
感光性樹脂６を前記電極近傍に設は開孔部γを形成する
（第１図Ｃ）。
感光性樹脂６を前記電極近傍に設は開孔部γを形成する
（第１図Ｃ）。
しかるのち、前記金属膜５を一方の共通電極として、Ａ
ｕ又はＣｕ、半田等を電着せしめ、金属バンプ８を形成
する（第１図ｄ）。
ｕ又はＣｕ、半田等を電着せしめ、金属バンプ８を形成
する（第１図ｄ）。
前記金属バンプ８を通常５〜２０μｍの高さに形成し、
終れば感光性樹脂６および金属膜５の不要部分をエツチ
ングし除去し、第１図ｅの構造を得るものである。
終れば感光性樹脂６および金属膜５の不要部分をエツチ
ングし除去し、第１図ｅの構造を得るものである。
例えば、この様な従来の構成方法にあっては、第１図Ｃ
のメッキ処理段階でのメッキ用電極として、最下層のＣ
ｒ膜を使用する事が多い。
のメッキ処理段階でのメッキ用電極として、最下層のＣ
ｒ膜を使用する事が多い。
Ｃｒ膜は通常１０００λ程度に形成されるから、例えば
２インチウェハーを用いた場合、ウェハーの両端では約
１００Ωの抵抗を有する。
２インチウェハーを用いた場合、ウェハーの両端では約
１００Ωの抵抗を有する。
このために、陰極電極の近くでは抵抗が低いから、電流
密度が０．０３６ｍＡ／−であったとしても、陰極電極
から離れた１００Ωの抵抗を有する地点での電流密度は
０．０１ｍＡ／ｍＡとなり、メッキの厚さは２５μｍか
ら５μｍ程度まで変化する事になる。
密度が０．０３６ｍＡ／−であったとしても、陰極電極
から離れた１００Ωの抵抗を有する地点での電流密度は
０．０１ｍＡ／ｍＡとなり、メッキの厚さは２５μｍか
ら５μｍ程度まで変化する事になる。
この様なバンプ高さの不均一性は、形成されたバンプに
外部端子としてのフィルムリードを接続する場合におい
て、接続（ボンディング）条件の不安定性を招き、接続
強度の信頼性を著しるしく低下さすものであった。
外部端子としてのフィルムリードを接続する場合におい
て、接続（ボンディング）条件の不安定性を招き、接続
強度の信頼性を著しるしく低下さすものであった。
又、従来の方法においては第２図の様に合金溶融物が流
出し、基板と接触する不良も発生し、素子の電気特性を
低下さす要因となっていた。
出し、基板と接触する不良も発生し、素子の電気特性を
低下さす要因となっていた。
第２図において、半導体基板１１に不純物が拡散され領
域１２を形成し、熱酸化膜５ｉＯ２１３を開孔し、アル
ミニウム電極１４が形成されている。
域１２を形成し、熱酸化膜５ｉＯ２１３を開孔し、アル
ミニウム電極１４が形成されている。
更に前記アルミニウム電極１４上はＣＶ Ｄ Ｓ １０
２１５を被着せしめ、前記アルミニウム電極１４近傍の
み開孔し、金属バンプ１６が設けられる。
２１５を被着せしめ、前記アルミニウム電極１４近傍の
み開孔し、金属バンプ１６が設けられる。
前記金属バンプ１６に接続端子としてのフィルムリード
１７が接続されている。
１７が接続されている。
前記金属バンプ１６は例えばＡＵであって、フィルムリ
ード１７はＣｕ箔にＳｎメッキした材料で構成され、ボ
ンディングにあたっては、前記金属バンプ１６とフィル
ムリード１７を合致して圧着せしめ、温度を２００℃〜
４５０℃に上昇させれば、ＡｕとＳｎは容易に合金化し
、第２図の如く溶融接続する事が出来る。
ード１７はＣｕ箔にＳｎメッキした材料で構成され、ボ
ンディングにあたっては、前記金属バンプ１６とフィル
ムリード１７を合致して圧着せしめ、温度を２００℃〜
４５０℃に上昇させれば、ＡｕとＳｎは容易に合金化し
、第２図の如く溶融接続する事が出来る。
しかしながらこの様な接続においては合金化した溶融物
１６′がＣＶＤ５ｉＯ７１５上を流れ出し、半導体基板
１１とフィルムリード１７は接触し、電気的に短絡した
状態となり、これも又電気的特性を低下さす要因となっ
ていた。
１６′がＣＶＤ５ｉＯ７１５上を流れ出し、半導体基板
１１とフィルムリード１７は接触し、電気的に短絡した
状態となり、これも又電気的特性を低下さす要因となっ
ていた。
本発明は以上のような現状に鑑みてなされたもので以下
図面とともに本発明の基本的概念を説明する。
図面とともに本発明の基本的概念を説明する。
第３図は本発明の基本的概念を示すための図であり、半
導体基板上の一部の電極パッド部を示すものである。
導体基板上の一部の電極パッド部を示すものである。
半導体基板２１上の任意のチップＡの絶縁膜上にアルミ
ニウム配線パターンと接続すれた外部電極取出しのため
の電極パッド２２゜２２’、２４，２４’が設けられて
おり、一方チップＢにも同様の電極パッド２３，２３’
が形成されている。
ニウム配線パターンと接続すれた外部電極取出しのため
の電極パッド２２゜２２’、２４，２４’が設けられて
おり、一方チップＢにも同様の電極パッド２３，２３’
が形成されている。
チップＡの電極パッド２２はチップＢの電極パッド２３
および２３′とが接続体３０，３１で電気的に接続され
ている。
および２３′とが接続体３０，３１で電気的に接続され
ている。
同様に電極パッド２２′はチップＢの電極パッド２３′
およびチップＤの電極パッド２５と接続される。
およびチップＤの電極パッド２５と接続される。
接続体３０および３１はアルミニウム配線パターンの形
成と同時に選択的に形成されるものであって、接続体３
０は相対応する隣のチップの電極パッド同志の接続体で
あり、接続体３１は斜方向の電極パッド同志が接続され
る様に構成されている。
成と同時に選択的に形成されるものであって、接続体３
０は相対応する隣のチップの電極パッド同志の接続体で
あり、接続体３１は斜方向の電極パッド同志が接続され
る様に構成されている。
この様な第３図の如き接続体の配置においては全電極パ
ッドが共通電位を有する事になる。
ッドが共通電位を有する事になる。
又、ライン２８ 、２９はチップＡ、Ｂ、Ｃ２Ｄを分割
するための、いわゆるスクライブラインを示すものであ
る。
するための、いわゆるスクライブラインを示すものであ
る。
更に第４図は半導体基板２１の全形を図示したものであ
って、それぞれのチップの電極パッド４１．４２，４３
は前述した接続体によって接続されメッキ用電極４４に
共通に接続される事になる。
って、それぞれのチップの電極パッド４１．４２，４３
は前述した接続体によって接続されメッキ用電極４４に
共通に接続される事になる。
すなわちメッキ処理工程において、メッキを実施せんと
すれば第４図の如く全ての電極パッドが同電位であるか
ら、メッキ用電極４４をマイナス極に接続すれば良い。
すれば第４図の如く全ての電極パッドが同電位であるか
ら、メッキ用電極４４をマイナス極に接続すれば良い。
本発明は、上記構成において、接続体３０゜３１を電極
パッド２２，２２，２３，２３’より高くすることを特
徴とする電極形成方法を提供するものである。
パッド２２，２２，２３，２３’より高くすることを特
徴とする電極形成方法を提供するものである。
以下本発明の詳細を実施例をもとにして説明する。
第５図、第６図で本発明の詳細な説明する。
本実施例は第３図で示した接続体が、各電極パッド間を
同電位に保つ目的と、従来例で述べた如く、電極パッド
上に形成された金属バンプに接続端子としてのフィルム
リードを接続する際に発生する合金溶融物が基板と接触
するのを防止せんとするものである。
同電位に保つ目的と、従来例で述べた如く、電極パッド
上に形成された金属バンプに接続端子としてのフィルム
リードを接続する際に発生する合金溶融物が基板と接触
するのを防止せんとするものである。
アルミニウム膜で形成された、半導体基板６９上の電極
パッドγ０と７１および７２と７３は接続体７４，７５
で接続されている。
パッドγ０と７１および７２と７３は接続体７４，７５
で接続されている。
更に前記接続体７４および７５は、電極パッド７２．７
３よりも厚さが厚くなっている。
３よりも厚さが厚くなっている。
これを第５図すの断面図に示した。
ここで前記接続体の高さは後の工程で形成される金属バ
ンプの高さと同一かもしくは少し高目に形成される。
ンプの高さと同一かもしくは少し高目に形成される。
すなわち金属バンプが１５μｍに形成されるならば、前
記接続体の高さは１５μｍかもしくはこれより１〜１０
μｍ程度高くすることが適切である。
記接続体の高さは１５μｍかもしくはこれより１〜１０
μｍ程度高くすることが適切である。
更に述べれば、接続体γ５は電極パッドγ２゜７３と同
一材料のアルミニウム又は、不純物をドープした多結晶
シリコンで形成されるものであって、７６はＣＶＤＳｉ
Ｏ２膜等の保護膜である。
一材料のアルミニウム又は、不純物をドープした多結晶
シリコンで形成されるものであって、７６はＣＶＤＳｉ
Ｏ２膜等の保護膜である。
第５図、第６図で示すチップに金属バンプが形成された
ものに接続端子としてのフィルムリードを接続する場合
についてのべる。
ものに接続端子としてのフィルムリードを接続する場合
についてのべる。
Ｓｉ半導体基板８０にはすでに不純物拡散層８１が形成
され、素子が設けられている。
され、素子が設けられている。
そしてＳｉＯ□膜８２全８２せしめ前記素子と接続され
たアルミニウム配線からなる電極パッド８３が設けられ
ており、前述したＣｒ−Ｃｕからなるバリヤーメタルが
被着した上に金属バンプ８７が形成されている。
たアルミニウム配線からなる電極パッド８３が設けられ
ており、前述したＣｒ−Ｃｕからなるバリヤーメタルが
被着した上に金属バンプ８７が形成されている。
そして、前記半導体基板上のスクライブ上には接続体８
５が所望の厚みで形成され、前記電極パッド８３以外は
ＣＶ Ｄ Ｓ ｓ ０２等の保護膜８４が形成される。
５が所望の厚みで形成され、前記電極パッド８３以外は
ＣＶ Ｄ Ｓ ｓ ０２等の保護膜８４が形成される。
第６図はすでに図の右側においてチップの分割が行なわ
れており、接続体８５を含めて切断された構造を示して
いる。
れており、接続体８５を含めて切断された構造を示して
いる。
接続端子としてのフィルムリード８６が金属バンプ８Ｔ
と合致され熱圧着により、境界が合金化される。
と合致され熱圧着により、境界が合金化される。
例えば、金属バンプ８７がＡｕでフィルムリード８６が
Ｃｕ箔にＳｎをメッキしたものであれば、２００〜４５
０℃程度の温度でＡｕ−８ｎの合金を形成し、容易に接
続される。
Ｃｕ箔にＳｎをメッキしたものであれば、２００〜４５
０℃程度の温度でＡｕ−８ｎの合金を形成し、容易に接
続される。
この合金化の時に溶融物８８が発生しても、接続体８５
が半導体基板８０よりも高く形成されているために、い
わゆる流動物の障壁となり、溶融物８８は接続体８５で
さえぎられていまい、従来例でのべた様な半導体基板と
フィルムリードが短絡し、電気的不良を発生する事がな
い。
が半導体基板８０よりも高く形成されているために、い
わゆる流動物の障壁となり、溶融物８８は接続体８５で
さえぎられていまい、従来例でのべた様な半導体基板と
フィルムリードが短絡し、電気的不良を発生する事がな
い。
第５図にも示した様に前記接続体８５はａ図の如くスク
ライプライン７７上に形成され、かつ電極パッドγ０，
７１，７２，７３の後にあって、第６図の溶融物８５を
完全にさえぎる位置に形成されるとともに、電極パッド
の巾と同じか又は少し太き目に形成される事が必要であ
る。
ライプライン７７上に形成され、かつ電極パッドγ０，
７１，７２，７３の後にあって、第６図の溶融物８５を
完全にさえぎる位置に形成されるとともに、電極パッド
の巾と同じか又は少し太き目に形成される事が必要であ
る。
以上の説明より明らかなごとく、本発明によれば、■電
極パッド同志がお互いに低抵抗の接続体で接続され、メ
ツ”生処理工程において全てのパッドが同電位となるた
め従来発生した金属バンプの不均一性が発生しなくなり
、接続条件を一定に保持できるため、接続強度を高め、
かつ接続の信頼性を高める事が出来る。
極パッド同志がお互いに低抵抗の接続体で接続され、メ
ツ”生処理工程において全てのパッドが同電位となるた
め従来発生した金属バンプの不均一性が発生しなくなり
、接続条件を一定に保持できるため、接続強度を高め、
かつ接続の信頼性を高める事が出来る。
■更に、低抵抗の接続体をパッド電極よりも高くしてい
るため金属バンプとフィルムリードを接続する際に発生
する合金化した溶融物が半導体基板と接触するのを防止
出来るため、電気的不良を完全に除去出来、高い歩留り
を得ることが出来る。
るため金属バンプとフィルムリードを接続する際に発生
する合金化した溶融物が半導体基板と接触するのを防止
出来るため、電気的不良を完全に除去出来、高い歩留り
を得ることが出来る。
第１図ａ ”−ｅは従来のバンブ形式プロセスの工程図
、第２図は従来の半導体装置における溶融物による短絡
状態を示す断面図、第３図は本発明の基本的概念を示す
ためのチップの平面図、第４図は同チップを有するウェ
ハーの要部平面図、第５図ａは本発明の実施例における
半導体装置の要部平面図、同すは同ａのＸ−Ｘ線断面図
、第６図は第５図の装置とフィルムリードの接続断面図
である。 ２１フロ９ 、８０・・・半導体基板、２２，２２’。 ２３．２３’、２４，２４’、７０，７１．７２゜γ３
，８３・・・電極パッド、３０，３１，７５゜８５・・
・接続体、８７・・・金属バンプ。
、第２図は従来の半導体装置における溶融物による短絡
状態を示す断面図、第３図は本発明の基本的概念を示す
ためのチップの平面図、第４図は同チップを有するウェ
ハーの要部平面図、第５図ａは本発明の実施例における
半導体装置の要部平面図、同すは同ａのＸ−Ｘ線断面図
、第６図は第５図の装置とフィルムリードの接続断面図
である。 ２１フロ９ 、８０・・・半導体基板、２２，２２’。 ２３．２３’、２４，２４’、７０，７１．７２゜γ３
，８３・・・電極パッド、３０，３１，７５゜８５・・
・接続体、８７・・・金属バンプ。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に形成された複数の半導体チップにそ
れぞれ配線パターンを形成するとともに、前記それぞれ
の半導体チップの配線パターンの外部電極取出しのため
のパッド電極間を、前記パッド電極と同一材料かもしく
は導電性多結晶シリコンよりなる前記パッド電極の高さ
よりも高い接続体で接続し、前記パッド電極をほぼ同一
電位に保って前記パッド電極をメッキ用の共通電極とし
て用い、前記パッド電極上に金属バンプを形成すること
を特徴とする半導体装置の電極形成方法。 ２ 接続体がチップ分割時において切断されることを特
徴とする特許請求の範囲第１項に記載の半導体装置の電
極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51156903A JPS5823940B2 (ja) | 1976-12-24 | 1976-12-24 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51156903A JPS5823940B2 (ja) | 1976-12-24 | 1976-12-24 | 半導体装置の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5380161A JPS5380161A (en) | 1978-07-15 |
| JPS5823940B2 true JPS5823940B2 (ja) | 1983-05-18 |
Family
ID=15637908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51156903A Expired JPS5823940B2 (ja) | 1976-12-24 | 1976-12-24 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823940B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5898913A (ja) * | 1981-12-09 | 1983-06-13 | Hitachi Ltd | 半導体集積回路装置 |
| KR910006967B1 (ko) * | 1987-11-18 | 1991-09-14 | 가시오 게이상기 가부시기가이샤 | 반도체 장치의 범프 전극 구조 및 그 형성 방법 |
| JP2734585B2 (ja) * | 1988-12-19 | 1998-03-30 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1976
- 1976-12-24 JP JP51156903A patent/JPS5823940B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5380161A (en) | 1978-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100264479B1 (ko) | 범프전극의 구조와 그 형성방법 | |
| US3952404A (en) | Beam lead formation method | |
| JP2007096315A (ja) | フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法 | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US5057453A (en) | Method for making a semiconductor bump electrode with a skirt | |
| JP4049035B2 (ja) | 半導体装置の製造方法 | |
| JPH0378230A (ja) | 集積回路装置用バンプ電極の製造方法 | |
| US20080251916A1 (en) | UBM structure for strengthening solder bumps | |
| JPH05218042A (ja) | 半導体装置 | |
| JPS5998573A (ja) | 超伝導ジヨセフソン接合素子用のトンネル障壁作製法 | |
| GB2095904A (en) | Semiconductor device with built-up low resistance contact and laterally conducting second contact | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JP4046568B2 (ja) | 半導体装置、積層型半導体装置およびそれらの製造方法 | |
| JPS5823940B2 (ja) | 半導体装置の電極形成方法 | |
| JP4054672B2 (ja) | 半導体装置の製造方法 | |
| JPS61225837A (ja) | 半導体装置の層間接続方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH08203906A (ja) | バンプ付き半導体装置およびその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| US20220013486A1 (en) | Semiconductor composite structure, method for making the same, and semiconductor device having the same | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPH02170434A (ja) | バンプ電極を備える半導体集積回路装置 | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 |