JPH01161735A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01161735A
JPH01161735A JP62318576A JP31857687A JPH01161735A JP H01161735 A JPH01161735 A JP H01161735A JP 62318576 A JP62318576 A JP 62318576A JP 31857687 A JP31857687 A JP 31857687A JP H01161735 A JPH01161735 A JP H01161735A
Authority
JP
Japan
Prior art keywords
bump
film
metal film
bumps
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62318576A
Other languages
English (en)
Other versions
JPH079908B2 (ja
Inventor
Hirokazu Ezawa
弘和 江澤
Toshiro Usami
俊郎 宇佐美
Takayuki Endo
隆之 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62318576A priority Critical patent/JPH079908B2/ja
Publication of JPH01161735A publication Critical patent/JPH01161735A/ja
Publication of JPH079908B2 publication Critical patent/JPH079908B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、ワイヤレスボンディングにより電極の引出し
を行う半導体装置に関するもので、特にバンプ電極直下
の金属層の構造に係るものである。
(従来の技術) 従来の半導体装置のバンプ形成工程と、バンプとリード
との接合工程とについて第3図を参照して以下に説明す
る。 第3図(a )において、拡散済みのSi基板1
上にS i O2JBI (層間絶縁膜)2が形成され
、その上に配線パターンと接続しているA1電極パッド
3が形成されている。  AI電極バッド3の上の部分
を開孔した保護用のSt 3N、膜4が半導体素子上の
全面に被覆されている。 まず、この基板の全面に真空
蒸着法により1000〜2000ス厚のTi層を形成し
、その上に連続して1000〜2000人のPd層を蒸
着し、Ti/Pdの2層金属膜5を形成する。
次に同図(b )において、液状ホトレジスト6をスピ
ンナー塗布(約1.2μm厚)し、電極パッド3の上部
にのみ、所望の大きさのバンプ径をバターニング開孔す
る。 同図(C)において、このホトレジスト6をメツ
キマスクとし、前記Ti/Pd金属膜5を電解メツキの
一方の電極(この場合には陰極)として、電極パッド上
部にのみ選択的にAu 7を析出させる。 次に同図(
d )において、ホトレジストの除去を行い、析出させ
たAu7をマスクにして、電極パッド上部以外のTi/
Pd金属膜5を硝酸、塩酸、酢酸の混酸でエツチングす
る。 このようにしてAItiパッド3上部に、Au−
Al相互拡散抑制層(バリヤ層とも呼ばれる)のTi/
Pd金属1115を介してAuバンプ7を形成する。 
また必要な場合には金属各層の接触抵抗の低減を目的と
する約380℃のN2雰囲気中の熱処理を行う。
次にリード8との接合は、ボンディングツール9により
、ツール温度的350℃、素子加熱的270℃、ツール
加圧的50!I+ /バンブ程度の条件で、CUリード
表面に約0.4μm厚でメツキされているsnとAll
バンプとの共晶析出形式による接合を行う。
上述の従来技術によれば、近年の高集積化の進むLSI
に対して、TA B (Tape Automated
Bondina)法を用いる場合、バンプ7とリード8
との接合時の衝撃荷重により、電極パッド3直下の眉間
絶縁膜2にクラックが発生し、半導体素子の電気的特性
変動を引き起こす、 パッド径、パッドピッチが比較的
大きい従来の半導体素子の場合、衝撃荷重の吸収は、個
々の電極パッド周辺で行われており、バンプ電極、電極
パッド材料を伝搬する機械的衝撃波或いは熱伝導流の隣
接パッド間の干渉は起こらないが、高密度実装に対応す
るパッド径、パッドピッチの縮小化に伴ない、前記の干
渉効果が増大し、前述した層間絶縁膜のクラックを誘発
する。
また、半導体素子の高集積化に伴ない、 半導体基板表
面に形成される拡散層の深さが浅くなり、この活性領域
とオーミック接触する配線パターン(配線層)及び延長
上に形成されるバンプ電極の下地金属層の熱的な安定性
が低い場合には、バンプ電極の下地金属層と配線パター
ンとの相互拡散により、配線パターン内に組成ゆらぎが
生じ、この組成ゆらぎが基板の活性領域とこれとオーミ
ック接触する配線パターンとの相互拡散を誘発し、半導
体素子の電気的特性を著しく変動させてしまう。
(発明が解決しようとする問題点) 前述のようにバンプとリードとの接合時の機械的及び熱
的の衝撃荷重により、電極パッド直下の眉間絶縁膜にク
ラックが発生したり、基板活性層と配線パターンとの接
合部の組成変動を生じたりして、結果として電気的特性
を劣化する問題点がある。
これらの問題点のために、TAB実装工程の歩留り低下
、信頼性の低下は避けられず、適用可能な半導体素子の
制約となり、多ビンLSIに対してパッケージコストの
低減が一向に進展しない。
デイスプレィパネル、カード用LSIに対しては、高い
信頼性が得られずに、商品付加価値の増大につながらな
いといった不経済が生じている。
本発明の目的は、ワイヤレスボンディングにより1!極
引出しを行う半導体装置において、バンプとリードとの
接合時の機械的及び熱的の衝撃荷重に対して、1!極パ
ツド下の眉間絶縁膜を保護しクラックを防止すると共に
、同時に基板活性領域と配線パターンとの接合部の熱的
安定性を保持し、大幅な信頼性の向上を可能とするバン
プ電極を具備した半導体装置を提供することである。
[発明の構成] (問題点を解決するための手段) 本発明は、<a >半導体素子の入出力用金属突起′@
極であるバンプと、(b)半導体基板の活性領域とオー
ミック接触し、更に基板の絶縁膜(層間絶縁膜)上に延
在する配線パターン(配線層)のバンプ直下の部分であ
る電極パッドと、(C)バンプと電極パッドとの間にあ
ってバンプ下面に接する第1金属膜と、(d )バンプ
直下にあって電極パッドの上方もしくは下方に設けられ
る第2金属膜と を互いに重ねてなる積層ttiを具備
することを特徴とする半導体装置である。 なお第1金
aWAは例えばPd/Ni/Tiなとの多層金属膜、T
iW合金膜、AQ /Ni 、Au /Coなどの互い
に非固溶な多層金属膜であり、第2金属膜は、例えばV
、Nb 、Ta 、Cr 、MO、Wなどの遷移金属或
いはこれらの多元合金薄膜からなる。
(作用) バンプとバンプ直下の眉間絶縁膜との間に、電極パッド
のほかに第1及び第2金属膜を介在させたことにより、
バンプとリードとの接合時の機械的熱的衝撃荷重が眉間
絶縁膜に与える影響は、大幅に緩和され、絶縁膜のクラ
ック発生は抑えられる。
また第1金属膜は、バンプ形成のメツキ工程の一方の電
極となると共に、バンプのAllと配線パターンのA1
との相互拡散を抑制する。 第2金属展は、配線パター
ン及び第1金属膜の組成のゆらぎを防止し、半導体基板
と配線パターンとのオーミックコンタクト部等の熱的安
定性を保持する作用を持つ。
これらの作用により本発明の半導体装置では電気的特性
変動が改善され、信頼性の高い半導体装置が得られる。
(実施例) 本発明の実施例について図面を参照して以下に説明する
第1図は、本発明の半導体装置の第1の実施例で、その
要部の部分拡大断面図である。 同図に示すように本発
明の半導体装置は、(a)入出力金属突起電極であるバ
ンプ19と、(b )基板11の活性領域13とオーミ
ック接触し、更に基板の絶縁膜即ちフィールド酸化Jl
i12及びCVD−8i O2膜14上に延在する配線
パターン−15゜のバンプ直下の部分であるt@バッド
15aと、(C)バンプ下面に接する第1金属膜18と
、(d )バンプ直下にあって電極パッド15aの上方
に設けられる第2金属膜16とを互いに重ねた積層電極
を具値している。
次に製造方法について述べる。 P型シリコン基板11
表面のフィールド酸化M12の形成、開孔、イオン注入
によるN4領域13の形成、CVD法によるSin、膜
(層間絶縁膜)14の形成、コンタクトホールの選択開
孔、この上にスパッタリング法でA1またはA1合金膜
の堆積、光蝕刻法により配線パターン1旦の形成までは
通常のLSI製造工程に従う、 本実施例では配線パタ
ーンは厚さ約0.8μmのAl−Si合金としな。
次に蒸着法またはスパッタリング法により厚さ2000
大のW薄膜を形成し、メツキ用レジストマスク形成に用
いる同一のホトマスクによりパターン形成し第2金属W
A16を得る。 第2金属膜はWのほか、例えばV、、
Nb、Ta、Cr、MO,Wなどの遷移金属或いはこれ
らの多元合金薄膜が使用できる。 続いてCVD法によ
るPSG膜、プラズマCVD法によるSitNmMを順
次堆積し、半導体素子の絶縁保護[17を形成し、所望
の開孔を行い第2金属膜16を露出させた後にバンプ形
成を行う、 まず蒸着法またはスパッタリング法により
厚さ約4000スのPd/Ni/Tiの多層金属膜を形
成し、その上に所望寸法、厚さの開孔を有する絶縁樹脂
(レジスト、フィルムレジスト、ポリイミドなど)膜の
メツキマスクを形成し、Pd/Ni/Ti膜を一方の陰
極として、湿式メツキ法によりAuバンプ19を形成す
る。 次にメツキマスク剥離、バンプ19直下以外の領
域の下地金属膜を選択エツチングにより除去し、第1金
属misを得る。 第1金属膜は、Pd/Ni/Tiの
ほかTiW合金膜、Ag /Ni 、 Au /COな
どの互いに非固溶な多層金属膜が使用できる。
上述の半導体装置では、パン119と層間絶縁膜14と
の間に、配線パターン1五のほかに第1゜第2金属81
8.16を介在させたので、これらの膜が、リードとバ
ンプとの接合時に加えられる機械的熱的衝撃荷重に対し
、緩衝膜として作用し、配線パターン1二直下の眉間絶
縁膜14のクラック発生は抑えられる。 また、第1金
属膜18及び第2金属!1116の界面が互いに非固溶
或いは一次固溶体組成範囲の極めて狭い金属系から成っ
ているため相互拡散が抑制され、AI −8i 、 A
l−8i−Cuなどの配線パターン1二の合金組成ゆら
ぎは抑えられ、従って、基板のN4領域と配線パターン
1旦との接触部の熱的安定性は高くなる。
なお第1金属膜18及び第2金属膜16の接合界面の安
定性は高く、高温放置試験後のバンプの剥離強度の低下
はない、 第4図に、本実施例の半導体装置のバンプ剥
離強度試験結果を示す。
AUバンプの頂面80X80μ112、絶縁、保護膜1
7の開口aoxsoμα2で、第1金属Igi!18は
Pd/Ni/Ti多層金属膜、第2金属膜16はW膜、
配線パターン1至はAl−3i合金膜である。
横軸は200℃で放置した時間(h)、縦軸はバンプ剥
離強度(g/バンプ)を示し、図中のO印点は従来例、
・印点は本実施例のそれぞれの結果を表す、 同図より
明らかなように本発明の装置のバンプ剥離強度は従来例
に比し優るとも劣らない結果が得られた。
第2図に本発明の第2の実施例の半導体装置の要部拡大
断面図を示す、 第1図と同符号は同一部分を示すので
説明を省略する。 第1実施例と異なる点は、配線パタ
ーン1二は基板活性領域であるN’@域13と相互拡散
抑制層21を介してオーミック接触をすることと、第2
金属M2oが電極パッド15aの下方に設けられ、且つ
相互拡散抑制層21と第2金属膜2oとの組成が互いに
等しいことである。 周知のように、高集積化によりN
4領域13が浅くなるとコンタクト部におけるSiとA
1の相互拡散の影響が大きくなるので、TiN、WNな
どの化合物層を相互拡散抑制層21としてコンタクト部
に設ける。 この場合、スバ、ツタ法によりTiNまた
はWNなどの化合物層を形成し、抑制層21のパターニ
ングの際、バンプ形成予定領域直下にもこの膜を残存さ
せ、第2金属膜20とした後、A1配線パターン15を
形成する。
この場合、バンプ直下領域の第2金属膜20、配線パタ
ーン上1、第1金属層18間での金属間化合物の生成は
抑制され、界面は安定であり、第1実施例と同様な熱的
信頼性の高い半導体装置が得られた。 またバンプ剥離
強度についても第4図と同様の結果が得られた。 一方
TAB実装、フリップチップ実装時のバンプに加えられ
る接合衝撃荷重は、第1.第2金属膜がM積層となり、
下層の眉間絶縁膜14のクラック発生は抑えられ、電気
的特性変動、信頼性の低下を招くことはない。
第5図はその検証結果を示すもので横軸はバンプとリー
ドとの接合荷重(Q/バンプ)、縦軸はパッド下の眉間
絶縁WA14のクラック発生率、同図の実曲線は本発明
の、また破線は従来例のそれぞれの結果を示す、 同図
より明らかなように、本発明の半導体装置は従来例に比
しクラック発生に対する強度が向上している。
まな本発明においてリードとバングとの接合時の衝撃荷
重により、仮にバンプ直下のA1まなはA1合金の15
aが塑性変形し、膜厚が減少したり、或いはバンプ直下
の配線パターン1二の一部が破断することが発生したり
しても、第2金属層16または20が配線パターン15
に積層されているので、電気的接続は常に保持されてお
り、不良発生には至らない。
[発明の効果] 以上説明したように、ワイヤレスボンディングによりt
a引出しを行う本発明のLSI等の半導体装置では、バ
ンプと層間絶縁膜との間に、配線パターンのほかに第1
.第2の金属膜を設けなので、これらの金Ml、Mがバ
ンプに加えられる機械的、熱的のボンディング衝撃荷重
のMfr層として作用し、電極パッド下の眉間絶縁膜を
保護し、そのクラックは防止される。 また同時に、所
定の組成の第1.第2金属膜により、これらの層及び配
線パターンの熱による組成のゆらぎを減少し、基板活性
領域と配線パターンとのコンタクト部の熱的安定性は向
上する。
これらにより、電気的特性の変動が少なく、大幅な信顆
性の向上を可能とするバンプ電極を具備した半導体装置
を提供することができた。
【図面の簡単な説明】
第1図は本発明の半導体装置の第1実施例の要部拡大断
面図、第2図は本発明の半導体装置の第2実施例の要部
拡大断面図、第3図は従来の半導体装置の製造工程を示
す断面図、第4図は本発明及び従来の半導体装置のバン
プ剥離強度と200℃放置時間との関係を示す図、第5
図は本発明及び従来の半導体装置のパッド下の眉間絶縁
膜のクラック発生率と接合荷重との関係を示す図である
。 11・・・半導体基板、 12・・・フィールド酸化膜
、13・・・活性領域(N”領域)、 14・・・層間
絶縁膜、 1至・・・配線パターン、 15a・・・電
極パッド、 16.20・・・第2金属膜、 17・・
・絶縁保護膜、 18・・・第1金属膜、 19・・・
バンプ、21・・・相互拡散抑制層。 第1図 第2図 (C) (d) 第3図 第4図 第5図

Claims (1)

  1. 【特許請求の範囲】 1)半導体素子の入出力用金属突起電極であるバンプと
    、半導体基板の活性領域とオーミック接触し更に基板の
    絶縁膜上に延在する配線パターンのバンプ直下の部分で
    ある電極パッドと、バンプと電極パッドとの間にあって
    バンプ下面に接する第1金属膜と、バンプ直下にあつて
    電極パッドの上方もしくは下方に設けられる第2金属膜
    とを互いに重ねてなる積層電極を具備することを特徴と
    する半導体装置。 2)配線パターンが基板活性領域と相互拡散抑制層を介
    してオーミック接触し、電極パッド下方の第2金属膜の
    組成が前記相互拡散抑制層の組成と等しい特許請求の範
    囲第1項記載の半導体装置。 3)第1金属膜が、TiW合金膜、Pd/Ni/Ti、
    Ag/Ni、Au/Coの各多層金属膜のいずれかであ
    る特許請求の範囲第1項または第2項記載の半導体装置
    。 4)第2金属膜がV、Nb、Ta、Cr、Mo、Wの各
    遷移金属膜及びこれらの多元合金膜のいずれかである特
    許請求の範囲第1項または第3項記載の半導体装置。
JP62318576A 1987-12-18 1987-12-18 半導体装置 Expired - Fee Related JPH079908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62318576A JPH079908B2 (ja) 1987-12-18 1987-12-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62318576A JPH079908B2 (ja) 1987-12-18 1987-12-18 半導体装置

Publications (2)

Publication Number Publication Date
JPH01161735A true JPH01161735A (ja) 1989-06-26
JPH079908B2 JPH079908B2 (ja) 1995-02-01

Family

ID=18100674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62318576A Expired - Fee Related JPH079908B2 (ja) 1987-12-18 1987-12-18 半導体装置

Country Status (1)

Country Link
JP (1) JPH079908B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756333A3 (en) * 1995-07-24 1998-06-10 Sharp Kabushiki Kaisha Photodetector element containing circuit element and manufacturing method thereof
US7218008B2 (en) 2003-06-30 2007-05-15 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509885U (ja) * 1973-05-24 1975-01-31
JPS59131A (ja) * 1982-06-25 1984-01-05 Toshiba Corp 液晶表示装置の組立装置
JPS5984468A (ja) * 1982-11-05 1984-05-16 Nec Corp 半導体装置
JPS61134063A (ja) * 1984-12-05 1986-06-21 Nec Corp 半導体装置
JPS6235540A (ja) * 1985-08-08 1987-02-16 Seiko Epson Corp 半導体装置
JPH01130545A (ja) * 1987-11-17 1989-05-23 Mitsubishi Electric Corp 樹脂封止型半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509885U (ja) * 1973-05-24 1975-01-31
JPS59131A (ja) * 1982-06-25 1984-01-05 Toshiba Corp 液晶表示装置の組立装置
JPS5984468A (ja) * 1982-11-05 1984-05-16 Nec Corp 半導体装置
JPS61134063A (ja) * 1984-12-05 1986-06-21 Nec Corp 半導体装置
JPS6235540A (ja) * 1985-08-08 1987-02-16 Seiko Epson Corp 半導体装置
JPH01130545A (ja) * 1987-11-17 1989-05-23 Mitsubishi Electric Corp 樹脂封止型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756333A3 (en) * 1995-07-24 1998-06-10 Sharp Kabushiki Kaisha Photodetector element containing circuit element and manufacturing method thereof
US7218008B2 (en) 2003-06-30 2007-05-15 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US7981792B2 (en) 2003-06-30 2011-07-19 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument

Also Published As

Publication number Publication date
JPH079908B2 (ja) 1995-02-01

Similar Documents

Publication Publication Date Title
JP5455285B2 (ja) フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法
US7323406B2 (en) Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures
US5059553A (en) Metal bump for a thermal compression bond and method for making same
US7915741B2 (en) Solder bump UBM structure
JPH0546973B2 (ja)
JP2003031576A (ja) 半導体素子及びその製造方法
US5057453A (en) Method for making a semiconductor bump electrode with a skirt
JP2006114827A (ja) 半導体装置
JP2000357699A (ja) 半導体装置
JPH01161735A (ja) 半導体装置
JPH11145174A (ja) 半導体装置およびその製造方法
JP3259562B2 (ja) バンプ付き半導体装置の製造方法
TW558782B (en) Fabrication method for strengthened flip-chip solder bump
JPS6112047A (ja) 半導体装置の製造方法
JPH08195397A (ja) バンプ付き半導体装置およびその製造方法
JP3230909B2 (ja) 半導体装置およびその製造方法
CN110690119A (zh) 半导体装置及半导体装置的制造方法
JPH11186309A (ja) 半導体装置および半導体装置の製造方法
JPH0845938A (ja) 半導体装置及びその製造方法
JPH07263555A (ja) 半導体装置の製造方法
JP4668608B2 (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP3726529B2 (ja) 半導体装置
JP2002305216A (ja) 半導体装置及びその製造方法
JPS63224344A (ja) 半導体装置の製造方法
JP2000040715A (ja) フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees