JP3230909B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3230909B2 JP3230909B2 JP25330693A JP25330693A JP3230909B2 JP 3230909 B2 JP3230909 B2 JP 3230909B2 JP 25330693 A JP25330693 A JP 25330693A JP 25330693 A JP25330693 A JP 25330693A JP 3230909 B2 JP3230909 B2 JP 3230909B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad electrode
- metal layer
- semiconductor device
- base metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関し、特に、外部との信号の入出力を行な
うための突起電極の構造およびその製造方法に関するも
のである。
の製造方法に関し、特に、外部との信号の入出力を行な
うための突起電極の構造およびその製造方法に関するも
のである。
【０００２】
【従来の技術】図９は、従来の半導体装置における一般
的な突起電極構造を示す断面図である。図９を参照し
て、主表面に素子が形成された半導体基板５１の主表面
上には、素子を覆うように絶縁層５２が形成されてい
る。この絶縁層５２上の所定位置には、Ａｌを含む材質
からなるパッド電極５３が形成されている。このパッド
電極５３の周縁部を覆い、かつ絶縁層５２の表面を覆う
ように保護膜５４が形成されている。この保護膜５４の
材質としては、一般的にシリコン酸化膜（ＳｉＯ2 ），
シリコン窒化膜（Ｓｉ3 Ｎ4 ）などを挙げることができ
る。
的な突起電極構造を示す断面図である。図９を参照し
て、主表面に素子が形成された半導体基板５１の主表面
上には、素子を覆うように絶縁層５２が形成されてい
る。この絶縁層５２上の所定位置には、Ａｌを含む材質
からなるパッド電極５３が形成されている。このパッド
電極５３の周縁部を覆い、かつ絶縁層５２の表面を覆う
ように保護膜５４が形成されている。この保護膜５４の
材質としては、一般的にシリコン酸化膜（ＳｉＯ2 ），
シリコン窒化膜（Ｓｉ3 Ｎ4 ）などを挙げることができ
る。
【０００３】パッド電極５３の表面上には下地金属層５
５が形成される。この下地金属層５５は、パッド電極５
３の材質と突起電極の材質とが相互拡散を起こすのを防
止するためのバリア層としての機能を有する。そしてこ
の下地金属層５５の材質としては、従来から一般的に、
ＴｉＷが用いられてきた。
５が形成される。この下地金属層５５は、パッド電極５
３の材質と突起電極の材質とが相互拡散を起こすのを防
止するためのバリア層としての機能を有する。そしてこ
の下地金属層５５の材質としては、従来から一般的に、
ＴｉＷが用いられてきた。
【０００４】下地金属層５５上には酸化防止層５６が形
成される。この酸化防止層５６は、下地金属層５５と突
起電極とを密着させる機能を有する。そして、この酸化
防止層５６の材質としては、突起電極の材質としてＡｕ
が用いられた場合には、この材質と同じＡｕが用いられ
る。酸化防止層５６上には、突起電極５７が形成されて
いる。この突起電極５７の材質としては、Ａｕなどを挙
げることができる。
成される。この酸化防止層５６は、下地金属層５５と突
起電極とを密着させる機能を有する。そして、この酸化
防止層５６の材質としては、突起電極の材質としてＡｕ
が用いられた場合には、この材質と同じＡｕが用いられ
る。酸化防止層５６上には、突起電極５７が形成されて
いる。この突起電極５７の材質としては、Ａｕなどを挙
げることができる。
【０００５】次に、図１０を用いて、図９に示される突
起電極の形成方法について説明する。図１０（ａ）〜
（ｅ）は、図９に示される従来の突起電極５７の製造工
程の第１工程〜第５工程を示す部分断面図である。
起電極の形成方法について説明する。図１０（ａ）〜
（ｅ）は、図９に示される従来の突起電極５７の製造工
程の第１工程〜第５工程を示す部分断面図である。
【０００６】図１０（ａ）を参照して、半導体基板５１
の主表面にＭＯＳトランジスタなどの素子（図示せず）
を形成し、この素子を覆うようにＳｉＯ2 などからなる
絶縁層５２を形成する。この絶縁層５２上に、上記の素
子と電気的に接続されたパッド電極５３を形成する。こ
のパッド電極５３は、１μｍ程度の膜厚を有する、Ａ
ｌ，Ａｌ−Ｓｉ，Ａｌ−Ｓｉ−ＣｕなどのＡｌを含む材
質からなる。
の主表面にＭＯＳトランジスタなどの素子（図示せず）
を形成し、この素子を覆うようにＳｉＯ2 などからなる
絶縁層５２を形成する。この絶縁層５２上に、上記の素
子と電気的に接続されたパッド電極５３を形成する。こ
のパッド電極５３は、１μｍ程度の膜厚を有する、Ａ
ｌ，Ａｌ−Ｓｉ，Ａｌ−Ｓｉ−ＣｕなどのＡｌを含む材
質からなる。
【０００７】このパッド電極５３および絶縁層５２上
に、ＣＶＤ（Chemical Vapor Deposition ）法などを用
いて、Ｓｉ3 Ｎ4 などからなる保護膜５４を堆積し、こ
の保護膜５４におけるパッド電極５３上に位置する部分
を選択的に除去することによって開口部５８を形成す
る。
に、ＣＶＤ（Chemical Vapor Deposition ）法などを用
いて、Ｓｉ3 Ｎ4 などからなる保護膜５４を堆積し、こ
の保護膜５４におけるパッド電極５３上に位置する部分
を選択的に除去することによって開口部５８を形成す
る。
【０００８】次に図１０（ｂ）を参照して、スパッタリ
ング法などを用いて、パッド電極５３上および保護膜５
４上に下地金属層５５を形成する。この下地金属層５０
は、一般に１０００Å〜６０００Å程度の膜厚の１０ｗ
ｔ％ＴｉＷ合金を用いる。次に、下地金属層５５上に、
スパッタリング法などを用いて、５００Å〜４０００Å
程度の膜厚を有する酸化防止層５６を形成する。
ング法などを用いて、パッド電極５３上および保護膜５
４上に下地金属層５５を形成する。この下地金属層５０
は、一般に１０００Å〜６０００Å程度の膜厚の１０ｗ
ｔ％ＴｉＷ合金を用いる。次に、下地金属層５５上に、
スパッタリング法などを用いて、５００Å〜４０００Å
程度の膜厚を有する酸化防止層５６を形成する。
【０００９】次に、図１０（ｃ）を参照して、パッド電
極５３上に位置する部分に開口部を有するレジストパタ
ーン５９を形成する。そして、図１０（ｄ）を参照し
て、電気めっき法などを用いて、Ａｕなどからなる突起
電極５７を形成する。
極５３上に位置する部分に開口部を有するレジストパタ
ーン５９を形成する。そして、図１０（ｄ）を参照し
て、電気めっき法などを用いて、Ａｕなどからなる突起
電極５７を形成する。
【００１０】次に、図１０（ｅ）を参照して、レジスト
パターン５９を除去する。そして、ドライエッチング法
あるいはウエットエッチング法を用いて、酸化防止層５
６および下地金属層５５を順次選択的に除去する。
パターン５９を除去する。そして、ドライエッチング法
あるいはウエットエッチング法を用いて、酸化防止層５
６および下地金属層５５を順次選択的に除去する。
【００１１】このとき、ウエットエッチングは、薬品の
管理が困難であるという問題、突起電極５７下における
下地金属層５５あるいは酸化防止層５６もエッチングさ
れてしまうといった問題、エッチング精度の管理が困難
であるといった問題など多くの問題を含んでいるため、
ドライエッチングを用いることが好ましいと言える。以
上の工程を経て、図９に示される突起電極が形成される
ことになる。
管理が困難であるという問題、突起電極５７下における
下地金属層５５あるいは酸化防止層５６もエッチングさ
れてしまうといった問題、エッチング精度の管理が困難
であるといった問題など多くの問題を含んでいるため、
ドライエッチングを用いることが好ましいと言える。以
上の工程を経て、図９に示される突起電極が形成される
ことになる。
【００１２】
【発明が解決しようとする課題】しかしながら、上記の
構造を有する突起電極５７には、次に説明するような２
つの問題点があった。
構造を有する突起電極５７には、次に説明するような２
つの問題点があった。
【００１３】まず第１の問題点について説明する。下地
金属層５５はＴｉＷ合金によって構成される。そして、
その下地金属層５５の下層にＡｌを含むパッド電極５３
が形成され、下地金属層５５の上層にＡｕからなる酸化
防止層５６および突起電極５７が形成されている。その
ため、たとえば、RS.NOWICKI;Thin Solid Films 53 (19
78) pp195-205 に示されるように、２００℃，８５分程
度の比較的低温かつ短時間でＡｌヒロック成長によりＴ
ｉＷ層が突き破られる。それにより、ＡｕとＡｌが相互
拡散し、Ａｕ−Ａｌの合金化が起こり、突起電極５７の
密着不良あるいは抵抗増加を生じさせる。以下、これを
Ａｌヒロック成長に起因する劣化あるいは問題などと表
現する。
金属層５５はＴｉＷ合金によって構成される。そして、
その下地金属層５５の下層にＡｌを含むパッド電極５３
が形成され、下地金属層５５の上層にＡｕからなる酸化
防止層５６および突起電極５７が形成されている。その
ため、たとえば、RS.NOWICKI;Thin Solid Films 53 (19
78) pp195-205 に示されるように、２００℃，８５分程
度の比較的低温かつ短時間でＡｌヒロック成長によりＴ
ｉＷ層が突き破られる。それにより、ＡｕとＡｌが相互
拡散し、Ａｕ−Ａｌの合金化が起こり、突起電極５７の
密着不良あるいは抵抗増加を生じさせる。以下、これを
Ａｌヒロック成長に起因する劣化あるいは問題などと表
現する。
【００１４】この様子が図８に示されている。図８は、
スパッタリング法により堆積した各種の下地金属層の膜
厚を変化させた場合の突起電極抵抗の変化、すなわち、
突起電極の熱に対する安定性を示す図である。図８を参
照して、ＴｉＷ層は、６０００Åの厚みを有するもので
あっても、１００時間程度から抵抗変化を示しているの
がわかる。
スパッタリング法により堆積した各種の下地金属層の膜
厚を変化させた場合の突起電極抵抗の変化、すなわち、
突起電極の熱に対する安定性を示す図である。図８を参
照して、ＴｉＷ層は、６０００Åの厚みを有するもので
あっても、１００時間程度から抵抗変化を示しているの
がわかる。
【００１５】上記のＡｌヒロック成長の起こり得る温度
は、突起電極５７形成後の各工程、たとえばインナーリ
ードボンディングやダイボンドや封止樹脂の硬化あるい
はセラミックパッケージ搭載時の蓋付工程などで容易に
上昇し得る温度である。したがって、上記の各工程中に
おいて、Ａｌヒロック成長に起因する上記の問題点が生
じる可能性が高くなる。
は、突起電極５７形成後の各工程、たとえばインナーリ
ードボンディングやダイボンドや封止樹脂の硬化あるい
はセラミックパッケージ搭載時の蓋付工程などで容易に
上昇し得る温度である。したがって、上記の各工程中に
おいて、Ａｌヒロック成長に起因する上記の問題点が生
じる可能性が高くなる。
【００１６】次に、第２の問題点について説明する。上
述のように、ＴｉＷ層（下地金属層）５５をパターニン
グする際には、微細化や寸法精度向上にも有利なドライ
エッチング法を用いることが好ましいと言える。しか
し、このドライエッチング法を用いた場合には、ＴｉＷ
層とその下層のＳｉ3 Ｎ4 層とのエッチング選択比が十
分とれないといった問題が生じる。
述のように、ＴｉＷ層（下地金属層）５５をパターニン
グする際には、微細化や寸法精度向上にも有利なドライ
エッチング法を用いることが好ましいと言える。しか
し、このドライエッチング法を用いた場合には、ＴｉＷ
層とその下層のＳｉ3 Ｎ4 層とのエッチング選択比が十
分とれないといった問題が生じる。
【００１７】その理由について表１を用いて説明する。
表１は、下地金属層５５の材質として種々のものを選択
した場合のエッチング条件とそのエッチング選択比を示
したものである。なお、表１において、文献２），
３），４）はそれぞれ次のものである。２）：Ｐ．Ｍ．
Ｓｃｈａｉｂｌｅ；Ｊ．ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏ
ｃｈｅｍ．Ｓｏｃ．１３２（３）（１９８５）ｐｐ７３
０−７３１，３）：Ｚ．Ｎｏｖｏｔｎｙ；ＴＥＳＬＡ
Ｅｌｅｃｔｒｏｎｉｃｓ．１９（３〜４）（１９８６）
ｐｐ５９−６２，４）：Ｎ．Ｔａｋｅｎａｋａ；Ｔｕｎ
ｇｓｔｅｎ ａｎｄＯｔｈｅｒ Ｒｅｔｒａｃｔｏｒｙ
Ｍｅｔａｌｓ ｆｏｒ ＶＬＳＩ Ａｐｐｌｉｃａｔ
ｉｏｎｓＩＩ Ｐｒｏｃ．ｏｆ ｔｈｅ １９８６ ｗ
ｏｒｋｓｈｏｐ （１９８７）ｐｐ３７１−３７４．
表１は、下地金属層５５の材質として種々のものを選択
した場合のエッチング条件とそのエッチング選択比を示
したものである。なお、表１において、文献２），
３），４）はそれぞれ次のものである。２）：Ｐ．Ｍ．
Ｓｃｈａｉｂｌｅ；Ｊ．ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏ
ｃｈｅｍ．Ｓｏｃ．１３２（３）（１９８５）ｐｐ７３
０−７３１，３）：Ｚ．Ｎｏｖｏｔｎｙ；ＴＥＳＬＡ
Ｅｌｅｃｔｒｏｎｉｃｓ．１９（３〜４）（１９８６）
ｐｐ５９−６２，４）：Ｎ．Ｔａｋｅｎａｋａ；Ｔｕｎ
ｇｓｔｅｎ ａｎｄＯｔｈｅｒ Ｒｅｔｒａｃｔｏｒｙ
Ｍｅｔａｌｓ ｆｏｒ ＶＬＳＩ Ａｐｐｌｉｃａｔ
ｉｏｎｓＩＩ Ｐｒｏｃ．ｏｆ ｔｈｅ １９８６ ｗ
ｏｒｋｓｈｏｐ （１９８７）ｐｐ３７１−３７４．
【００１８】
【表１】
【００１９】表１を参照して、下地金属層５５の材質と
してＴｉＷ層を用いた場合には、環境上使用できない四
塩化炭素（ＣＣｌ 4 ）やフロン系（ＣＣｌ 3 Ｆなど）のガ
スを用いた場合を除いて、せいぜい２程度の選択比しか
得られていない。そのため、下地金属層５５のパターニ
ングによって、素子にダメージを与える可能性が大きく
なるといった問題点が生じることとなる。すなわち、下
地金属層５５の材質としてＴｉＷ層を選択した場合に
は、ドライエッチングによってそれをパターニングする
ことは困難であるといった問題が生じることとなる。
してＴｉＷ層を用いた場合には、環境上使用できない四
塩化炭素（ＣＣｌ 4 ）やフロン系（ＣＣｌ 3 Ｆなど）のガ
スを用いた場合を除いて、せいぜい２程度の選択比しか
得られていない。そのため、下地金属層５５のパターニ
ングによって、素子にダメージを与える可能性が大きく
なるといった問題点が生じることとなる。すなわち、下
地金属層５５の材質としてＴｉＷ層を選択した場合に
は、ドライエッチングによってそれをパターニングする
ことは困難であるといった問題が生じることとなる。
【００２０】この発明は、上記のような課題を解決する
ためになされたものである。この発明の目的は、Ａｌヒ
ロック成長を抑制することによって、これに起因する劣
化すなわち密着不良あるいは抵抗変化を抑制し、かつド
ライエッチングプロセスによって下地金属層を精度良く
パターニングすることが可能な半導体装置およびその製
造方法を提供することにある。
ためになされたものである。この発明の目的は、Ａｌヒ
ロック成長を抑制することによって、これに起因する劣
化すなわち密着不良あるいは抵抗変化を抑制し、かつド
ライエッチングプロセスによって下地金属層を精度良く
パターニングすることが可能な半導体装置およびその製
造方法を提供することにある。
【００２１】
【課題を解決するための手段】請求項１に記載の半導体
装置は、半導体基板と、パッド電極と、下地金属層と、
突起電極とを備える。半導体基板の主表面には素子が形
成され、この素子上に絶縁膜を介在してＡｌを含む材質
からなるパッド電極が形成される。このパッド電極上に
は、第１の厚みを有するＴｉ層と、このＴｉ層上に形成
されＴｉ層の厚みの５．７倍より大きい厚みを有するＴ
ｉＮ層とを有する下地金属層が形成される。そして、Ｔ
ｉＮ層上には突起電極が形成される。
装置は、半導体基板と、パッド電極と、下地金属層と、
突起電極とを備える。半導体基板の主表面には素子が形
成され、この素子上に絶縁膜を介在してＡｌを含む材質
からなるパッド電極が形成される。このパッド電極上に
は、第１の厚みを有するＴｉ層と、このＴｉ層上に形成
されＴｉ層の厚みの５．７倍より大きい厚みを有するＴ
ｉＮ層とを有する下地金属層が形成される。そして、Ｔ
ｉＮ層上には突起電極が形成される。
【００２２】請求項２に記載の半導体装置においては、
ＴｉＮ層の厚みは１０００Å〜３０００Åである。請求
項３に記載の半導体装置においては、Ｔｉ層の厚みは５
０Å〜３００Åである。請求項４に記載の半導体装置に
おいては、下地金属層はＴｉＮ層上に形成されたＴｉＷ
層を含む。
ＴｉＮ層の厚みは１０００Å〜３０００Åである。請求
項３に記載の半導体装置においては、Ｔｉ層の厚みは５
０Å〜３００Åである。請求項４に記載の半導体装置に
おいては、下地金属層はＴｉＮ層上に形成されたＴｉＷ
層を含む。
【００２３】請求項５に記載の半導体装置は、半導体基
板と、パッド電極と、下地金属層と、突起電極とを備え
る。半導体基板の主表面上には素子が形成され、この素
子上には絶縁膜を介在してＡｌを含む材質からなるパッ
ド電極が形成される。パッド電極上には１０００Å以上
の厚みを有し、Ｔｉ層あるいはＣｒ層からなる下地金属
層が形成される。下地金属層上には突起電極が形成され
る。
板と、パッド電極と、下地金属層と、突起電極とを備え
る。半導体基板の主表面上には素子が形成され、この素
子上には絶縁膜を介在してＡｌを含む材質からなるパッ
ド電極が形成される。パッド電極上には１０００Å以上
の厚みを有し、Ｔｉ層あるいはＣｒ層からなる下地金属
層が形成される。下地金属層上には突起電極が形成され
る。
【００２４】請求項６に記載の半導体装置の製造方法に
よれば、まず、半導体基板主表面に形成された素子を覆
う絶縁膜上に、Ａｌを含む材質からなるパッド電極を形
成する。このパッド電極を覆うように半導体基板の主表
面上全面に保護膜を形成する。保護膜をパターニングす
ることによってパッド電極の一部表面を露出させる。露
出したパッド電極の一部表面上および保護膜表面上に、
Ｔｉ層とＴｉＮ層との複合層，Ｔｉ層単層，Ｃｒ層単層
からなる群から選ばれる下地金属層を形成する。パッド
電極上に位置する下地金属層上に突起電極を形成する。
突起電極をマスクとして用いて、塩素ガスを主体とした
ガスを使用したドライエッチングを行なうことによって
下地金属層を選択的に除去する。
よれば、まず、半導体基板主表面に形成された素子を覆
う絶縁膜上に、Ａｌを含む材質からなるパッド電極を形
成する。このパッド電極を覆うように半導体基板の主表
面上全面に保護膜を形成する。保護膜をパターニングす
ることによってパッド電極の一部表面を露出させる。露
出したパッド電極の一部表面上および保護膜表面上に、
Ｔｉ層とＴｉＮ層との複合層，Ｔｉ層単層，Ｃｒ層単層
からなる群から選ばれる下地金属層を形成する。パッド
電極上に位置する下地金属層上に突起電極を形成する。
突起電極をマスクとして用いて、塩素ガスを主体とした
ガスを使用したドライエッチングを行なうことによって
下地金属層を選択的に除去する。
【００２５】請求項７に記載の半導体装置の製造方法に
よれば、まず、半導体基板主表面上に形成された素子を
覆う絶縁膜上にＡｌを含む材質からなるパッド電極材料
層を形成する。このパッド電極材料層上に、Ｔｉ層とＴ
ｉＮ層との複合層，Ｔｉ層単層，Ｃｒ層単層からなる群
から選ばれる下地金属層を形成する。下地金属層および
パッド電極材料層を順次パターニングする。下地金属層
を覆うように半導体基板の主表面上全面に保護膜を形成
する。ドライエッチング法を用いて、保護膜をパターニ
ングすることによって下地金属層の一部表面を露出させ
る。露出した下地金属層表面上に突起電極を形成する。
よれば、まず、半導体基板主表面上に形成された素子を
覆う絶縁膜上にＡｌを含む材質からなるパッド電極材料
層を形成する。このパッド電極材料層上に、Ｔｉ層とＴ
ｉＮ層との複合層，Ｔｉ層単層，Ｃｒ層単層からなる群
から選ばれる下地金属層を形成する。下地金属層および
パッド電極材料層を順次パターニングする。下地金属層
を覆うように半導体基板の主表面上全面に保護膜を形成
する。ドライエッチング法を用いて、保護膜をパターニ
ングすることによって下地金属層の一部表面を露出させ
る。露出した下地金属層表面上に突起電極を形成する。
【００２６】
【作用】請求項１に記載の半導体装置によれば、下地金
属層としてＴｉ層と、このＴｉ層の厚みの５．７倍より
大きい厚みを有するＴｉＮ層との積層構造を用いてい
る。それにより、図８に示されるように、抵抗変化の抑
制された突起電極を得ることができる。すなわち、Ａｌ
ヒロック成長に起因する劣化の生じない信頼性の高い突
起電極を得ることが可能となる。
属層としてＴｉ層と、このＴｉ層の厚みの５．７倍より
大きい厚みを有するＴｉＮ層との積層構造を用いてい
る。それにより、図８に示されるように、抵抗変化の抑
制された突起電極を得ることができる。すなわち、Ａｌ
ヒロック成長に起因する劣化の生じない信頼性の高い突
起電極を得ることが可能となる。
【００２７】請求項４に記載の半導体装置によれば、上
記のＴｉＮ層上に、さらにＴｉＷ層が形成されている。
それにより、たとえばインナーリードをボンディングす
る際のパッド電極にかかる衝撃荷重を緩和することが可
能となる。それにより、請求項１に記載の半導体装置の
場合よりもさらに信頼性を高めることが可能となる。
記のＴｉＮ層上に、さらにＴｉＷ層が形成されている。
それにより、たとえばインナーリードをボンディングす
る際のパッド電極にかかる衝撃荷重を緩和することが可
能となる。それにより、請求項１に記載の半導体装置の
場合よりもさらに信頼性を高めることが可能となる。
【００２８】請求項５に記載の半導体装置によれば、下
地金属層として１０００Å以上の厚みを有するＴｉ層あ
るいはＣｒ層が用いられている。これは、高温の後工程
がない場合や高度な信頼性が要求されない場合に適用さ
れ得るものである。したがって、高温の後工程がない場
合には、下地金属層を１０００Å以上の厚みを有するＴ
ｉ層あるいはＣｒ層とすることによって、Ａｌヒロック
成長を完全には抑制できないまでも、従来技術に比べＡ
ｕ−Ａｌ合金化の進行を遅らせることが可能となる。
地金属層として１０００Å以上の厚みを有するＴｉ層あ
るいはＣｒ層が用いられている。これは、高温の後工程
がない場合や高度な信頼性が要求されない場合に適用さ
れ得るものである。したがって、高温の後工程がない場
合には、下地金属層を１０００Å以上の厚みを有するＴ
ｉ層あるいはＣｒ層とすることによって、Ａｌヒロック
成長を完全には抑制できないまでも、従来技術に比べＡ
ｕ−Ａｌ合金化の進行を遅らせることが可能となる。
【００２９】請求項６に記載の半導体装置の製造方法に
よれば、下地金属層として、Ｔｉ層とＴｉＮ層との複合
層，Ｔｉ層単層，Ｃｒ層単層からなる群から選ばれる材
質を用いている。これらの材質は、塩素ガスあるいは塩
素系（ＢＣｌ 3 など）のガスを主体としたガスを用いた
ドライエッチングを行なうことによってパターニングす
ることができる。そのため、下地金属層のパターニング
の際に、Ｓｉ3 Ｎ4 などからなる保護膜に与えるエッチ
ングダメージを小さく抑えることが可能となる。
よれば、下地金属層として、Ｔｉ層とＴｉＮ層との複合
層，Ｔｉ層単層，Ｃｒ層単層からなる群から選ばれる材
質を用いている。これらの材質は、塩素ガスあるいは塩
素系（ＢＣｌ 3 など）のガスを主体としたガスを用いた
ドライエッチングを行なうことによってパターニングす
ることができる。そのため、下地金属層のパターニング
の際に、Ｓｉ3 Ｎ4 などからなる保護膜に与えるエッチ
ングダメージを小さく抑えることが可能となる。
【００３０】請求項７に記載の半導体装置の製造方法に
よれば、ドライエッチング法を用いて保護膜をパターニ
ングすることによって下地金属層の一部表面を露出させ
ている。このとき、保護膜のパターニングの際の下地と
なるのは、Ｔｉ層とＴｉＮ層との複合層，Ｔｉ層単層，
Ｃｒ層単層からなる群から選ばれる下地金属層である。
そのため、保護膜のパターニングの際に、この保護膜と
下地金属層との選択比を確保することが可能となる。ま
た、下地金属層は、保護膜上に延在することなく、パッ
ド電極表面上にのみ形成される。それにより、パッド電
極上において、下地金属層をほぼ均一な厚みで形成する
ことが可能となる。その結果、下地金属層が保護膜上に
まで延在する場合よりも、信頼性の高い突起電極を得る
ことが可能となる。
よれば、ドライエッチング法を用いて保護膜をパターニ
ングすることによって下地金属層の一部表面を露出させ
ている。このとき、保護膜のパターニングの際の下地と
なるのは、Ｔｉ層とＴｉＮ層との複合層，Ｔｉ層単層，
Ｃｒ層単層からなる群から選ばれる下地金属層である。
そのため、保護膜のパターニングの際に、この保護膜と
下地金属層との選択比を確保することが可能となる。ま
た、下地金属層は、保護膜上に延在することなく、パッ
ド電極表面上にのみ形成される。それにより、パッド電
極上において、下地金属層をほぼ均一な厚みで形成する
ことが可能となる。その結果、下地金属層が保護膜上に
まで延在する場合よりも、信頼性の高い突起電極を得る
ことが可能となる。
【００３１】
【実施例】以下、この発明に基づく実施例について、図
１〜図８および表１を用いて説明する。 （第１実施例）まず、図１および図２を用いて、この発
明に基づく第１の実施例における半導体装置について説
明する。図１は、この発明に基づく第１の実施例におけ
る半導体装置を示す部分断面図である。図２（ａ）ない
し（ｅ）は、図１に示される半導体装置の製造工程の第
１工程〜第５工程を示す断面図である。
１〜図８および表１を用いて説明する。 （第１実施例）まず、図１および図２を用いて、この発
明に基づく第１の実施例における半導体装置について説
明する。図１は、この発明に基づく第１の実施例におけ
る半導体装置を示す部分断面図である。図２（ａ）ない
し（ｅ）は、図１に示される半導体装置の製造工程の第
１工程〜第５工程を示す断面図である。
【００３２】図１を参照して、本実施例の半導体装置の
構造について説明する。図１を参照して、半導体基板１
の主表面には素子（図示せず）が形成され、その素子を
覆うように絶縁層２が形成される。絶縁層２上には、素
子と電気的に接続されるパッド電極３が形成される。パ
ッド電極３の材質は、ＡｌあるいはＡｌを含む合金層で
あることが好ましい。
構造について説明する。図１を参照して、半導体基板１
の主表面には素子（図示せず）が形成され、その素子を
覆うように絶縁層２が形成される。絶縁層２上には、素
子と電気的に接続されるパッド電極３が形成される。パ
ッド電極３の材質は、ＡｌあるいはＡｌを含む合金層で
あることが好ましい。
【００３３】パッド電極３の周縁部を覆い、かつ絶縁層
２を覆うように、保護膜４が形成されている。保護膜４
の材質は、Ｓｉ3 Ｎ4 あるいはＳｉＯ2 などである。パ
ッド電極３表面上から保護膜４表面上にわたってＴｉ層
５ａが形成される。このＴｉ層５ａの厚みは、好ましく
は、約５０Å〜約３００Å程度である。Ｔｉ層５ａ上に
は、ＴｉＮ層５ｂが形成される。このＴｉＮ層５ｂの厚
みは、好ましくは、約１０００Å〜約３０００Å程度で
ある。上記のＴｉ層５ａとＴｉＮ層５ｂとで下地金属層
５が構成されることになる。
２を覆うように、保護膜４が形成されている。保護膜４
の材質は、Ｓｉ3 Ｎ4 あるいはＳｉＯ2 などである。パ
ッド電極３表面上から保護膜４表面上にわたってＴｉ層
５ａが形成される。このＴｉ層５ａの厚みは、好ましく
は、約５０Å〜約３００Å程度である。Ｔｉ層５ａ上に
は、ＴｉＮ層５ｂが形成される。このＴｉＮ層５ｂの厚
みは、好ましくは、約１０００Å〜約３０００Å程度で
ある。上記のＴｉ層５ａとＴｉＮ層５ｂとで下地金属層
５が構成されることになる。
【００３４】この下地金属層５において、Ｔｉ層５ａ
は、主にパッド電極３とＴｉＮ層５ｂとを密着させる密
着層としての機能を有する。そして、ＴｉＮ層５ｂが、
主に、バリア層としての機能を有する。そして、このＴ
ｉ層５ａと、ＴｉＮ層５ｂの厚みを適切に選択すること
によって、下地金属層５は非常に優れたバリア機能を奏
することになる。その根拠について、図８を用いて説明
する。
は、主にパッド電極３とＴｉＮ層５ｂとを密着させる密
着層としての機能を有する。そして、ＴｉＮ層５ｂが、
主に、バリア層としての機能を有する。そして、このＴ
ｉ層５ａと、ＴｉＮ層５ｂの厚みを適切に選択すること
によって、下地金属層５は非常に優れたバリア機能を奏
することになる。その根拠について、図８を用いて説明
する。
【００３５】図８は、上述のように、突起電極の熱に対
する安定性を示す実験結果を示している。なお、図８に
おいては、３００℃，Ｎ2 雰囲気で保存した際の突起電
極抵抗の時間的変化が示されている。また、図８におい
て、ＴｉＮは、Ｔｉ層５ａとＴｉＮ層５ｂとの積層構造
を表しており、Ｔｉ層５ａの厚みは、いずれの場合も約
９０Å程度である。
する安定性を示す実験結果を示している。なお、図８に
おいては、３００℃，Ｎ2 雰囲気で保存した際の突起電
極抵抗の時間的変化が示されている。また、図８におい
て、ＴｉＮは、Ｔｉ層５ａとＴｉＮ層５ｂとの積層構造
を表しており、Ｔｉ層５ａの厚みは、いずれの場合も約
９０Å程度である。
【００３６】図８を参照して、実線によって示されたＴ
ｉＮ１２００Å（約９０Åの厚みのＴｉ層５ａを含む）
を形成したものは、５００時間保存しても抵抗変化を示
さない。このとき、ＴｉＮ層５ｂは、Ｔｉ層５ａの約１
２．３倍の厚みを有している。
ｉＮ１２００Å（約９０Åの厚みのＴｉ層５ａを含む）
を形成したものは、５００時間保存しても抵抗変化を示
さない。このとき、ＴｉＮ層５ｂは、Ｔｉ層５ａの約１
２．３倍の厚みを有している。
【００３７】ＴｉＮ６００Å（約９０Åの厚みを有する
Ｔｉ層５ａを含む）は、１０時間程度より抵抗変化を示
している。このときのＴｉＮ層５ｂの厚みは、Ｔｉ層５
ａの厚みの約５．７倍程度である。以上のことより、Ｔ
ｉ層５ａの厚みに対するＴｉＮ層５ｂの厚みが大きいほ
ど、換言すればＴｉ層５ａは密着層として余り厚く形成
する意味がないため、単にＴｉＮ層５ｂの厚みが大きい
ほど突起電極の熱安定性は向上するといえる。
Ｔｉ層５ａを含む）は、１０時間程度より抵抗変化を示
している。このときのＴｉＮ層５ｂの厚みは、Ｔｉ層５
ａの厚みの約５．７倍程度である。以上のことより、Ｔ
ｉ層５ａの厚みに対するＴｉＮ層５ｂの厚みが大きいほ
ど、換言すればＴｉ層５ａは密着層として余り厚く形成
する意味がないため、単にＴｉＮ層５ｂの厚みが大きい
ほど突起電極の熱安定性は向上するといえる。
【００３８】それに対し、下地金属層５として従来のよ
うにＴｉＷ層を用いた場合には、ＴｉＷ層の厚みが６０
００Åであったとしても１００時間程度経過した後に抵
抗変化を示している。しかし、６０００Åという厚み
は、下地への膜応力の影響を考慮した場合の限界的な値
であるため、実用的な数値ではない。従って、ＴｉＷ層
の抵抗変化は、実際はもっと早く起こる。また、ＴｉＷ
層の厚みは、薄くなるほど抵抗変化を示す時間が短縮さ
れる傾向にある。すなわち、突起電極の熱安定性に乏し
いことがわかる。
うにＴｉＷ層を用いた場合には、ＴｉＷ層の厚みが６０
００Åであったとしても１００時間程度経過した後に抵
抗変化を示している。しかし、６０００Åという厚み
は、下地への膜応力の影響を考慮した場合の限界的な値
であるため、実用的な数値ではない。従って、ＴｉＷ層
の抵抗変化は、実際はもっと早く起こる。また、ＴｉＷ
層の厚みは、薄くなるほど抵抗変化を示す時間が短縮さ
れる傾向にある。すなわち、突起電極の熱安定性に乏し
いことがわかる。
【００３９】以上のことから、ＴｉＮ層５ｂの厚みを、
Ｔｉ層５ａの厚みの約１０倍程度以上とすることによっ
て、非常に優れた熱安定性を有する突起電極が得られる
ことがわかる。しかし、ＴｉＮ層５ｂの厚みが、Ｔｉ層
５ａの厚みの１０倍程度に満たなくても、５．７倍より
も大きければ、突起電極の抵抗の熱安定性はある程度は
確保することが可能となる。
Ｔｉ層５ａの厚みの約１０倍程度以上とすることによっ
て、非常に優れた熱安定性を有する突起電極が得られる
ことがわかる。しかし、ＴｉＮ層５ｂの厚みが、Ｔｉ層
５ａの厚みの１０倍程度に満たなくても、５．７倍より
も大きければ、突起電極の抵抗の熱安定性はある程度は
確保することが可能となる。
【００４０】ここで再び図１を参照して、下地金属層５
上には酸化防止層６が形成される。酸化防止層６の材質
は、好ましくは、Ａｕである。酸化防止層６上には突起
電極７が形成される。この突起電極７の材質は、好まし
くはＡｕ，Ｃｕ，はんだなどである。
上には酸化防止層６が形成される。酸化防止層６の材質
は、好ましくは、Ａｕである。酸化防止層６上には突起
電極７が形成される。この突起電極７の材質は、好まし
くはＡｕ，Ｃｕ，はんだなどである。
【００４１】次に、図２を用いて、図１に示される半導
体装置の製造方法について説明する。まず図２（ａ）を
参照して、素子が形成された半導体基板１の主表面を覆
うように、ＣＶＤ法などを用いて、絶縁層２を形成す
る。この絶縁層２上にスパッタリング法などを用いて所
定膜厚のＡｌを含む材質からなるパッド電極３を形成す
る。このパッド電極３を覆うように保護膜４を形成す
る。保護膜４をパターニングすることによってパッド電
極３の一部表面を露出させる。
体装置の製造方法について説明する。まず図２（ａ）を
参照して、素子が形成された半導体基板１の主表面を覆
うように、ＣＶＤ法などを用いて、絶縁層２を形成す
る。この絶縁層２上にスパッタリング法などを用いて所
定膜厚のＡｌを含む材質からなるパッド電極３を形成す
る。このパッド電極３を覆うように保護膜４を形成す
る。保護膜４をパターニングすることによってパッド電
極３の一部表面を露出させる。
【００４２】次に、図２（ｂ）を参照して、スパッタリ
ング法などを用いて、約５０Å〜約３００Å程度の厚み
のＴｉ層５ａ，約１０００Å〜約３０００Åの厚みのＴ
ｉＮ層５ｂ，酸化防止層６を順次堆積する。このスパッ
タリング工程において、下地金属層５となるＴｉ層５ａ
およびＴｉＮ層５ｂは、少なくとも同一の真空装置内に
おいて連続的に形成されることが好ましい。また、Ｔｉ
Ｎ層５ｂの形成は、Ａｒガス中に３０％以上７０％以下
の窒素ガスを混合した反応性スパッタリングによって形
成されることが好ましい。
ング法などを用いて、約５０Å〜約３００Å程度の厚み
のＴｉ層５ａ，約１０００Å〜約３０００Åの厚みのＴ
ｉＮ層５ｂ，酸化防止層６を順次堆積する。このスパッ
タリング工程において、下地金属層５となるＴｉ層５ａ
およびＴｉＮ層５ｂは、少なくとも同一の真空装置内に
おいて連続的に形成されることが好ましい。また、Ｔｉ
Ｎ層５ｂの形成は、Ａｒガス中に３０％以上７０％以下
の窒素ガスを混合した反応性スパッタリングによって形
成されることが好ましい。
【００４３】次に、図２（ｃ）を参照して、厚みが１５
μｍ以上４０μｍ以下となるようにフォトレジストを塗
布し、このフォトレジストにおいてパッド電極３上に位
置する部分を除去することによってレジストパターン９
を形成する。
μｍ以上４０μｍ以下となるようにフォトレジストを塗
布し、このフォトレジストにおいてパッド電極３上に位
置する部分を除去することによってレジストパターン９
を形成する。
【００４４】次に、図２（ｄ）を参照して、下地金属層
５と酸化防止層６とを陰極として、レジストパターン９
の開口部に電気めっきによって１５μｍ〜４０μｍの高
さの突起電極７を形成する。
５と酸化防止層６とを陰極として、レジストパターン９
の開口部に電気めっきによって１５μｍ〜４０μｍの高
さの突起電極７を形成する。
【００４５】次に、図２（ｅ）を参照して、レジストパ
ターン９を除去する。次に酸化防止層６を選択的に除去
する。そして、突起電極７をマスクとして用いて、Ｃｌ
2 ガス２０％〜１００％とＮ2 ガス０％〜８０％とを混
合した反応ガスを用いた反応性イオンエッチングによっ
て下地金属層５を選択的に除去する。
ターン９を除去する。次に酸化防止層６を選択的に除去
する。そして、突起電極７をマスクとして用いて、Ｃｌ
2 ガス２０％〜１００％とＮ2 ガス０％〜８０％とを混
合した反応ガスを用いた反応性イオンエッチングによっ
て下地金属層５を選択的に除去する。
【００４６】ここで、下地金属層としてＴｉ層５ａとＴ
ｉＮ層５ｂとの積層構造を用いているので、保護膜４と
して一般的に用いられているＳｉ3 Ｎ4 やＳｉＯ2 に対
するエッチング選択比を確保することが可能となる。そ
の根拠について表１を用いて説明する。
ｉＮ層５ｂとの積層構造を用いているので、保護膜４と
して一般的に用いられているＳｉ3 Ｎ4 やＳｉＯ2 に対
するエッチング選択比を確保することが可能となる。そ
の根拠について表１を用いて説明する。
【００４７】表１を参照して、エッチング材料としてＴ
ｉＮ層を選択した場合に、その下地であるＳｉ3 Ｎ4 に
対する選択比は約１０程度得られている。なお、Ｔｉ層
５ａは、反応ガスを少し変更するだけでＴｉＮ層５ｂの
エッチングに続いてそのまま連続的にエッチングするこ
とが可能である。それにより、反応性イオンエッチング
などのドライエッチングによって下地金属層５をパター
ニングしたとしても、保護膜４に与えるダメージは小さ
く抑えられる。それにより、信頼性の高い半導体素子を
精度よく得ることが可能となる。 （第２実施例）次に、図３〜図５を用いて、この発明に
基づく第３の実施例について説明する。まず図３を用い
て本実施例における半導体装置の構造について説明す
る。図３は、本実施例における半導体装置の部分断面図
である。図３を参照して、上記の第１の実施例における
半導体装置と異なる点は、ＴｉＮ層５ｂ上にＴｉＷ層５
ｃが形成されている点である。それ以外は上記の第１の
実施例における半導体装置と同様である。
ｉＮ層を選択した場合に、その下地であるＳｉ3 Ｎ4 に
対する選択比は約１０程度得られている。なお、Ｔｉ層
５ａは、反応ガスを少し変更するだけでＴｉＮ層５ｂの
エッチングに続いてそのまま連続的にエッチングするこ
とが可能である。それにより、反応性イオンエッチング
などのドライエッチングによって下地金属層５をパター
ニングしたとしても、保護膜４に与えるダメージは小さ
く抑えられる。それにより、信頼性の高い半導体素子を
精度よく得ることが可能となる。 （第２実施例）次に、図３〜図５を用いて、この発明に
基づく第３の実施例について説明する。まず図３を用い
て本実施例における半導体装置の構造について説明す
る。図３は、本実施例における半導体装置の部分断面図
である。図３を参照して、上記の第１の実施例における
半導体装置と異なる点は、ＴｉＮ層５ｂ上にＴｉＷ層５
ｃが形成されている点である。それ以外は上記の第１の
実施例における半導体装置と同様である。
【００４８】上記のＴｉＷ層は、下地金属層５の一部を
構成する。このＴｉＷ層５ｃの厚みは、好ましくは、１
０００Å以上６０００Å以下である。
構成する。このＴｉＷ層５ｃの厚みは、好ましくは、１
０００Å以上６０００Å以下である。
【００４９】上記のＴｉＷ層５ｃを有することによっ
て、すぐれたバリア機能を発揮することに加えて次のよ
うな作用効果を奏する。すなわち、ＴｉＮ層５ｂと酸化
防止層６との密着力を高めることが可能となる。また、
突起電極７を形成する際の電気めっき時に、下地金属層
５の抵抗を下げることが可能となる。それにより、均一
性の良い突起電極７が得られる。
て、すぐれたバリア機能を発揮することに加えて次のよ
うな作用効果を奏する。すなわち、ＴｉＮ層５ｂと酸化
防止層６との密着力を高めることが可能となる。また、
突起電極７を形成する際の電気めっき時に、下地金属層
５の抵抗を下げることが可能となる。それにより、均一
性の良い突起電極７が得られる。
【００５０】さらに、インナーリードをボンディングす
る際の衝撃加重を吸収する機能も有する。その機能につ
いて、図５を用いて説明する。図５は、インナーリード
ボンディングを行なっている様子を示す模式図である。
図５を参照して、インナーリード１１をボンディングす
る際には、ボンディングツール１２からの衝撃加重１３
が突起電極７などにかかる。それにより、保護膜４にク
ラックが入ったり、パッド電極３が変形するといった現
象が生じる。
る際の衝撃加重を吸収する機能も有する。その機能につ
いて、図５を用いて説明する。図５は、インナーリード
ボンディングを行なっている様子を示す模式図である。
図５を参照して、インナーリード１１をボンディングす
る際には、ボンディングツール１２からの衝撃加重１３
が突起電極７などにかかる。それにより、保護膜４にク
ラックが入ったり、パッド電極３が変形するといった現
象が生じる。
【００５１】このとき、下地金属層５として、１０００
Å〜６０００Å程度の厚みのＴｉＷ層５ｃを形成するこ
とによって、保護膜４あるいはパッド電極３に加わる衝
撃加重を緩和することが可能となる。
Å〜６０００Å程度の厚みのＴｉＷ層５ｃを形成するこ
とによって、保護膜４あるいはパッド電極３に加わる衝
撃加重を緩和することが可能となる。
【００５２】この衝撃加重を緩和する他の方法として、
Ｔｉ層５ａあるいはＴｉＮ層５ｂを厚く形成する方法も
考えられる。しかし、膜応力の下地への影響などの観点
から、Ｔｉ層５ａあるいはＴｉＮ層５ｂ形成の厚みには
限度がある。すなわち、これらの層をあまり厚く形成す
ると、そのＴｉ層５ａやＴｉＮ層５ｂの多大な膜の応力
がその下地にかかることになる。そのため、Ｔｉ層５ａ
あるいはＴｉＮ層５ｂをあまり厚く形成することは好ま
しくないと言える。したがって、本実施例のように、別
の層であるＴｉＷ層５ｃを新たに形成する方が効果的に
衝撃加重を緩和することが可能となる。
Ｔｉ層５ａあるいはＴｉＮ層５ｂを厚く形成する方法も
考えられる。しかし、膜応力の下地への影響などの観点
から、Ｔｉ層５ａあるいはＴｉＮ層５ｂ形成の厚みには
限度がある。すなわち、これらの層をあまり厚く形成す
ると、そのＴｉ層５ａやＴｉＮ層５ｂの多大な膜の応力
がその下地にかかることになる。そのため、Ｔｉ層５ａ
あるいはＴｉＮ層５ｂをあまり厚く形成することは好ま
しくないと言える。したがって、本実施例のように、別
の層であるＴｉＷ層５ｃを新たに形成する方が効果的に
衝撃加重を緩和することが可能となる。
【００５３】次に、図４を用いて、本実施例における半
導体装置の製造方法について説明する。図４は、本実施
例における半導体装置の製造工程の第１工程〜第５工程
を段階的に示す図である。
導体装置の製造方法について説明する。図４は、本実施
例における半導体装置の製造工程の第１工程〜第５工程
を段階的に示す図である。
【００５４】まず図４（ａ）を参照して、上記の第１の
実施例と同様の工程を経て保護膜４までを形成する。次
に、図４（ｂ）を参照して、上記の第１の実施例と同様
の工程を経てＴｉ層５ａおよびＴｉＮ層５ｂを形成し、
このＴｉＮ層５ｂ上にスパッタリング法などを用いてＴ
ｉＷ層５ｃを形成する。このＴｉＷ層５ｃ上に上記の第
１の実施例と同様の工程を経て酸化防止層６を形成す
る。
実施例と同様の工程を経て保護膜４までを形成する。次
に、図４（ｂ）を参照して、上記の第１の実施例と同様
の工程を経てＴｉ層５ａおよびＴｉＮ層５ｂを形成し、
このＴｉＮ層５ｂ上にスパッタリング法などを用いてＴ
ｉＷ層５ｃを形成する。このＴｉＷ層５ｃ上に上記の第
１の実施例と同様の工程を経て酸化防止層６を形成す
る。
【００５５】次に、図４（ｃ）を参照して、上記の第１
の実施例と同様の工程を経て、酸化防止層６上にレジス
トパターン１０を形成する。そして、図４（ｄ）を参照
して、電気めっき法を用いて突起電極７を形成する。こ
のとき、下地金属層５はＴｉＷ層５ｃを含むので、その
抵抗値が低くなる。それにより、均一性の良い突起電極
７が得られる。
の実施例と同様の工程を経て、酸化防止層６上にレジス
トパターン１０を形成する。そして、図４（ｄ）を参照
して、電気めっき法を用いて突起電極７を形成する。こ
のとき、下地金属層５はＴｉＷ層５ｃを含むので、その
抵抗値が低くなる。それにより、均一性の良い突起電極
７が得られる。
【００５６】次に図４（ｅ）を参照して、レジストパタ
ーン１０を除去した後、酸化防止層６およびＴｉＷ層５
ｃを順次エッチングする。このＴｉＷ層５ｃのエッチン
グには、ＳＦ6 ガスを中心としたフッ素ベースのガスを
用いる。より具体的には、ＳＦ6 ７０％〜１００％とＯ
2 ０％〜３０％とを混合した反応ガスを用いた反応性イ
オンエッチングによってＴｉＷ層５ｃをエッチングす
る。
ーン１０を除去した後、酸化防止層６およびＴｉＷ層５
ｃを順次エッチングする。このＴｉＷ層５ｃのエッチン
グには、ＳＦ6 ガスを中心としたフッ素ベースのガスを
用いる。より具体的には、ＳＦ6 ７０％〜１００％とＯ
2 ０％〜３０％とを混合した反応ガスを用いた反応性イ
オンエッチングによってＴｉＷ層５ｃをエッチングす
る。
【００５７】このとき下地にはＴｉＮ層５ｂが形成され
ているため、保護膜４にエッチングダメージを与えるこ
とはない。その後は、上記の第１の実施例と同様の工程
を経てＴｉＮ層５ｂおよびＴｉ層５ａをそれぞれドライ
エッチングによって選択的に除去する。以上の工程を経
て図３に示される第２の実施例における半導体装置が形
成されることになる。 （第３実施例）次に、図６および図７を用いて、この発
明に基づく第３の実施例について説明する。図６は、こ
の発明に基づく第３の実施例における半導体装置を示す
断面図である。まず図６を用いて、本実施例における半
導体装置の構造について説明する。
ているため、保護膜４にエッチングダメージを与えるこ
とはない。その後は、上記の第１の実施例と同様の工程
を経てＴｉＮ層５ｂおよびＴｉ層５ａをそれぞれドライ
エッチングによって選択的に除去する。以上の工程を経
て図３に示される第２の実施例における半導体装置が形
成されることになる。 （第３実施例）次に、図６および図７を用いて、この発
明に基づく第３の実施例について説明する。図６は、こ
の発明に基づく第３の実施例における半導体装置を示す
断面図である。まず図６を用いて、本実施例における半
導体装置の構造について説明する。
【００５８】図６を参照して、本実施例においては、下
地金属層５がパッド電極３の表面上にのみ形成され、保
護膜４上に延在するようには形成されない。それによ
り、下地金属層５のパッド電極３上における厚みをほぼ
均一にすることが可能となる。それにより、半導体装置
の信頼性を向上させることが可能となる。それ以外の構
造に関しては上記の第１の実施例における半導体装置と
同様である。
地金属層５がパッド電極３の表面上にのみ形成され、保
護膜４上に延在するようには形成されない。それによ
り、下地金属層５のパッド電極３上における厚みをほぼ
均一にすることが可能となる。それにより、半導体装置
の信頼性を向上させることが可能となる。それ以外の構
造に関しては上記の第１の実施例における半導体装置と
同様である。
【００５９】次に、図７を用いて、本実施例における半
導体装置の製造方法について説明する。図７（ａ）〜
（ｄ）は、本実施例における半導体装置の製造工程の第
１工程〜第４工程を示す断面図である。
導体装置の製造方法について説明する。図７（ａ）〜
（ｄ）は、本実施例における半導体装置の製造工程の第
１工程〜第４工程を示す断面図である。
【００６０】図７（ａ）を参照して、上記の第１の実施
例と同様の工程を経て絶縁層２を形成する。この絶縁層
２上に、スパッタリング法などを用いて、パッド電極材
料層３，Ｔｉ層５ａ，ＴｉＮ層５ｂを順次堆積する。そ
して、ドライエッチング法を用いて、ＴｉＮ層５ｂ，Ｔ
ｉ層５ａおよびパッド電極材料層３を順次パターニング
する。それにより、パッド電極３および下地金属層５を
形成する。
例と同様の工程を経て絶縁層２を形成する。この絶縁層
２上に、スパッタリング法などを用いて、パッド電極材
料層３，Ｔｉ層５ａ，ＴｉＮ層５ｂを順次堆積する。そ
して、ドライエッチング法を用いて、ＴｉＮ層５ｂ，Ｔ
ｉ層５ａおよびパッド電極材料層３を順次パターニング
する。それにより、パッド電極３および下地金属層５を
形成する。
【００６１】次に図７（ｂ）を参照して、ＣＶＤ法など
を用いて、絶縁層２および下地金属層５を覆うように保
護膜４を形成する。次に、この保護膜４にドライエッチ
ング処理を施す。このとき、保護膜４の下地はＴｉＮ層
５ｂであるため、エッチング選択比を確保することは可
能である。上記のエッチング処理によって、開口部８を
形成する。
を用いて、絶縁層２および下地金属層５を覆うように保
護膜４を形成する。次に、この保護膜４にドライエッチ
ング処理を施す。このとき、保護膜４の下地はＴｉＮ層
５ｂであるため、エッチング選択比を確保することは可
能である。上記のエッチング処理によって、開口部８を
形成する。
【００６２】次に、図７（ｃ）を参照して、スパッタリ
ング法などを用いて、ＴｉＮ層５ｂ上および保護膜４上
に、酸化防止層６を形成する。そして、この酸化防止層
６上に、パッド電極３上に開口部を有するレジストパタ
ーン１４を形成する。
ング法などを用いて、ＴｉＮ層５ｂ上および保護膜４上
に、酸化防止層６を形成する。そして、この酸化防止層
６上に、パッド電極３上に開口部を有するレジストパタ
ーン１４を形成する。
【００６３】次に図７（ｄ）を参照して、電気めっき法
によって突起電極７を形成する。そして、保護膜４上に
おける酸化防止層６を選択的に除去する。
によって突起電極７を形成する。そして、保護膜４上に
おける酸化防止層６を選択的に除去する。
【００６４】なお、図６には、本実施例の思想の一例と
してパッド電極３上にＴｉ層５ａとＴｉＮ層５ｂとの積
層構造が形成される場合を示したが、他のバリア性を有
する材質がパッド電極３上に形成されるものであっても
よい。たとえば、図６におけるＴｉＮ層５ｂ表面上に、
上記の第２の実施例の場合と同様に、下地金属層５の一
部となる１０００Å〜６０００Å程度の厚みのＴｉＷ層
を形成するものであってもよい。 （第４実施例）次に、この発明に基づく第４の実施例に
ついて説明する。本実施例は、高温の後工程がない場合
あるいは高度な信頼性を要求されない場合に適用される
べき実施例である。
してパッド電極３上にＴｉ層５ａとＴｉＮ層５ｂとの積
層構造が形成される場合を示したが、他のバリア性を有
する材質がパッド電極３上に形成されるものであっても
よい。たとえば、図６におけるＴｉＮ層５ｂ表面上に、
上記の第２の実施例の場合と同様に、下地金属層５の一
部となる１０００Å〜６０００Å程度の厚みのＴｉＷ層
を形成するものであってもよい。 （第４実施例）次に、この発明に基づく第４の実施例に
ついて説明する。本実施例は、高温の後工程がない場合
あるいは高度な信頼性を要求されない場合に適用される
べき実施例である。
【００６５】上記の第１の実施例においては、下地金属
層５としてＴｉ層５ａとＴｉＮ層５ｂとの積層構造を用
いた。しかし、このＴｉＮ層５ｂとＴｉ層５ａとの積層
構造の代わりに、１０００Å以上の厚みのＴｉ層を形成
してもよい。
層５としてＴｉ層５ａとＴｉＮ層５ｂとの積層構造を用
いた。しかし、このＴｉＮ層５ｂとＴｉ層５ａとの積層
構造の代わりに、１０００Å以上の厚みのＴｉ層を形成
してもよい。
【００６６】この場合は、Ａｌヒロック成長抑制効果
は、上記の各実施例よりも劣るものであるが、上記の各
実施例よりも製造工程を簡略化できるといった利点を有
する。また、本実施例の場合も、Ｔｉ層は塩素ベースの
ガスを用いたドライエッチングによって除去できるた
め、保護膜４へのにエッチングダメージを小さく抑える
ことできる。
は、上記の各実施例よりも劣るものであるが、上記の各
実施例よりも製造工程を簡略化できるといった利点を有
する。また、本実施例の場合も、Ｔｉ層は塩素ベースの
ガスを用いたドライエッチングによって除去できるた
め、保護膜４へのにエッチングダメージを小さく抑える
ことできる。
【００６７】また、上記のＴｉ層の代わりに、１０００
Å以上のＣｒ層を用いても上記のＴｉ層を用いた場合と
同様の効果が得られる。
Å以上のＣｒ層を用いても上記のＴｉ層を用いた場合と
同様の効果が得られる。
【００６８】なお、上記の各実施例においては、ＴｉＮ
層を反応性スパッタリング法によって堆積した。しか
し、このＴｉＮ層を反応性ＣＶＤ法を用いて堆積しても
よい。この場合には、スパッタリング法によってＴｉＮ
層を形成した場合よりも段差の被覆性が優れている。し
たがって、ＴｉＮ層をスパッタリング法によって形成し
た場合よりも段差部における膜厚の変動を小さく抑える
ことが可能となる。それにより、信頼性を向上させるこ
とが可能となる。また、反応性ＣＶＤ法を用いた場合に
は、低温で処理できるといったメリットもある。
層を反応性スパッタリング法によって堆積した。しか
し、このＴｉＮ層を反応性ＣＶＤ法を用いて堆積しても
よい。この場合には、スパッタリング法によってＴｉＮ
層を形成した場合よりも段差の被覆性が優れている。し
たがって、ＴｉＮ層をスパッタリング法によって形成し
た場合よりも段差部における膜厚の変動を小さく抑える
ことが可能となる。それにより、信頼性を向上させるこ
とが可能となる。また、反応性ＣＶＤ法を用いた場合に
は、低温で処理できるといったメリットもある。
【００６９】
【発明の効果】以上説明したように、請求項１に記載の
半導体装置によれば、下地金属層がＴｉ層と、Ｔｉ層の
厚みの５．７倍より大きい厚みを有するＴｉＮ層とを有
している。それにより、Ａｌヒロック成長を抑制するこ
とでＡｕ−Ａｌの合金化を効果的に抑制することが可能
となる。それにより、信頼性の高い半導体装置が得られ
る。
半導体装置によれば、下地金属層がＴｉ層と、Ｔｉ層の
厚みの５．７倍より大きい厚みを有するＴｉＮ層とを有
している。それにより、Ａｌヒロック成長を抑制するこ
とでＡｕ−Ａｌの合金化を効果的に抑制することが可能
となる。それにより、信頼性の高い半導体装置が得られ
る。
【００７０】請求項４に記載の半導体装置によれば、Ｔ
ｉＮ層上にＴｉＷ層が形成されている。そのため、請求
項１に記載の半導体装置の利点に加えてインナーリード
ボンディング時の衝撃荷重をも効果的に緩和できる。そ
れにより、さらに信頼性の高い半導体装置が得られる。
ｉＮ層上にＴｉＷ層が形成されている。そのため、請求
項１に記載の半導体装置の利点に加えてインナーリード
ボンディング時の衝撃荷重をも効果的に緩和できる。そ
れにより、さらに信頼性の高い半導体装置が得られる。
【００７１】請求項５に記載の半導体装置によれば、上
記の請求項１に記載の半導体装置よりも高温下における
Ａｌヒロック成長の抑制効果は低下するが、構造は簡略
化される。そのため製造工程は容易となる。
記の請求項１に記載の半導体装置よりも高温下における
Ａｌヒロック成長の抑制効果は低下するが、構造は簡略
化される。そのため製造工程は容易となる。
【００７２】請求項６に記載の半導体装置によれば、下
地金属層が、塩素ガスを主体としたガスを使用したドラ
イエッチング法によって精度よくパターニングできる。
このドライエッチング時に塩素ガスを主体としたガスを
使用することによって、保護膜（Ｓｉ3 Ｎ4 あるいはＳ
ｉＯ2 ）に対するエッチング選択比を確保することが可
能となる。それにより、下地金属層のパターニングによ
る保護膜へのエッチングダメージを小さく抑えることが
可能となる。その結果、信頼性の高い半導体装置が得ら
れる。
地金属層が、塩素ガスを主体としたガスを使用したドラ
イエッチング法によって精度よくパターニングできる。
このドライエッチング時に塩素ガスを主体としたガスを
使用することによって、保護膜（Ｓｉ3 Ｎ4 あるいはＳ
ｉＯ2 ）に対するエッチング選択比を確保することが可
能となる。それにより、下地金属層のパターニングによ
る保護膜へのエッチングダメージを小さく抑えることが
可能となる。その結果、信頼性の高い半導体装置が得ら
れる。
【００７３】請求項７に記載の半導体装置の製造方法に
よっても、保護膜をドライエッチング法によってパター
ニングする際の下地となる下地金属層として、請求項６
に記載の材料と同様のものを用いている。それにより、
請求項６に記載の半導体装置の場合と同様に、保護膜の
パターニングの際に、その下地となる下地金属層に対す
るエッチング選択比を確保することが可能となる。それ
により、信頼性の高い半導体装置が容易に得られる。
よっても、保護膜をドライエッチング法によってパター
ニングする際の下地となる下地金属層として、請求項６
に記載の材料と同様のものを用いている。それにより、
請求項６に記載の半導体装置の場合と同様に、保護膜の
パターニングの際に、その下地となる下地金属層に対す
るエッチング選択比を確保することが可能となる。それ
により、信頼性の高い半導体装置が容易に得られる。
【図１】この発明に基づく第１の実施例における半導体
装置を示す部分断面図である。
装置を示す部分断面図である。
【図２】図１に示される第１の実施例における半導体装
置の各製造工程を段階的に示す断面図である。
置の各製造工程を段階的に示す断面図である。
【図３】この発明に基づく第２の実施例における半導体
装置を示す部分断面図である。
装置を示す部分断面図である。
【図４】図３に示される第２の実施例における半導体装
置の各製造工程を段階的に示す断面図である。
置の各製造工程を段階的に示す断面図である。
【図５】第２の実施例における半導体装置にインナーリ
ードをボンディングしている様子を模式的に示す断面図
である。
ードをボンディングしている様子を模式的に示す断面図
である。
【図６】この発明に基づく第３の実施例における半導体
装置を示す部分断面図である。
装置を示す部分断面図である。
【図７】図６に示されるこの発明に基づく第３の実施例
における半導体装置の各製造工程を段階的に示す断面図
である。
における半導体装置の各製造工程を段階的に示す断面図
である。
【図８】下地金属の材質を変えた場合の所定温度下にお
ける突起電極の経時的な抵抗の変化を示す図である。
ける突起電極の経時的な抵抗の変化を示す図である。
【図９】従来の半導体装置を示す部分断面図である。
【図１０】図９に示される従来の半導体装置の各製造工
程を段階的に示す断面図である。
程を段階的に示す断面図である。
１，５１ 半導体基板 ２，５２ 絶縁層 ３，５３ パッド電極 ４，５４ 保護膜 ５，５５ 下地金属層 ５ａ Ｔｉ層 ５ｂ ＴｉＮ層 ５ｃ ＴｉＷ層 ６，５６ 酸化防止層 ７，５７ 突起電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−139933（ＪＰ，Ａ) 特開 昭63−128648（ＪＰ，Ａ) 特開 平４−92432（ＪＰ，Ａ) 特開 昭61−225839（ＪＰ，Ａ) 特開 昭64−42842（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (7)
- 【請求項１】 主表面上に素子が形成された半導体基板
と、 前記素子上に絶縁膜を介在して形成されたＡｌを含む材
質からなるパッド電極と、 前記パッド電極上に形成され第１の厚みを有するＴｉ層
と、前記Ｔｉ層上に形成され前記Ｔｉ層の厚みの５．７
倍より大きい厚みを有するＴｉＮ層とを有する下地金属
層と、 前記ＴｉＮ層上に形成された突起電極と、 を備えた半導体装置。 - 【請求項２】 前記ＴｉＮ層の厚みは１０００Å〜３０
００Åである、請求項１に記載の半導体装置。 - 【請求項３】 前記Ｔｉ層の厚みは５０Å〜３００Åで
ある、請求項２に記載の半導体装置。 - 【請求項４】 前記下地金属層は、前記ＴｉＮ層上に形
成されたＴｉＷ層を含む、請求項１に記載の半導体装
置。 - 【請求項５】 主表面上に素子が形成された半導体基板
と、 前記素子上に絶縁膜を介在して形成されたＡｌを含む材
質からなるパッド電極と、 前記パッド電極上に形成され１０００Å以上の厚みを有
し、Ｔｉ層あるいはＣｒ層からなる下地金属層と、 前記下地金属層上に形成された突起電極と、 を備えた半導体装置。 - 【請求項６】 半導体基板主表面に形成された素子を覆
う絶縁膜上にＡｌを含む材質からなるパッド電極を形成
する工程と、 前記パッド電極を覆うように前記半導体基板の主表面上
全面に保護膜を形成する工程と、 前記保護膜をパターニングすることによって前記パッド
電極の一部表面を露出させる工程と、 露出した前記パッド電極の一部表面上および前記保護膜
表面上に、Ｔｉ層とＴｉＮ層との複合層，Ｔｉ層単層，
Ｃｒ層単層からなる群から選ばれる下地金属層を形成す
る工程と、 前記パッド電極上に位置する前記下地金属層上に突起電
極を形成する工程と、 前記突起電極をマスクとして用いて塩素ガスを主体とし
たガスを使用したドライエッチングを行なうことによっ
て前記下地金属層を選択的に除去する工程と、 を備えた半導体装置の製造方法。 - 【請求項７】 半導体基板主表面上に形成された素子を
覆う絶縁膜上にＡｌを含む材質からなるパッド電極材料
層を形成する工程と、 前記パッド電極材料層上に、Ｔｉ層とＴｉＮ層との複合
層，Ｔｉ層単層，Ｃｒ層単層からなる群から選ばれる下
地金属層を形成する工程と、 前記下地金属層および前記パッド電極材料層を順次パタ
ーニングする工程と、 前記下地金属層を覆うように前記半導体基板の主表面上
全面に保護膜を形成する工程と、 ドライエッチング法を用いて前記保護膜をパターニング
することによって前記下地金属層の一部表面を露出させ
る工程と、 露出した前記下地金属層表面上に突起電極を形成する工
程と、 を備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25330693A JP3230909B2 (ja) | 1993-10-08 | 1993-10-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25330693A JP3230909B2 (ja) | 1993-10-08 | 1993-10-08 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106332A JPH07106332A (ja) | 1995-04-21 |
| JP3230909B2 true JP3230909B2 (ja) | 2001-11-19 |
Family
ID=17249460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25330693A Expired - Fee Related JP3230909B2 (ja) | 1993-10-08 | 1993-10-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3230909B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6689680B2 (en) * | 2001-07-14 | 2004-02-10 | Motorola, Inc. | Semiconductor device and method of formation |
| JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
1993
- 1993-10-08 JP JP25330693A patent/JP3230909B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106332A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0354717A2 (en) | Semi-conductor device and method of manufacturing such a device | |
| JP2003031576A (ja) | 半導体素子及びその製造方法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| JP2000357699A (ja) | 半導体装置 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JP3089943B2 (ja) | 半導体装置の電極装置 | |
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JPH06196526A (ja) | 半導体装置の製造方法 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06236880A (ja) | 金属配線の形成方法 | |
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPH01161735A (ja) | 半導体装置 | |
| KR100876286B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3471723B2 (ja) | ベアチップ実装対応多層配線とその作製方法 | |
| JPH05102156A (ja) | 半導体装置 | |
| JPH07176531A (ja) | 配線構造、及び配線構造の形成方法 | |
| JPH04162531A (ja) | 半導体装置の製造方法 | |
| JPH07307345A (ja) | バンプ電極構造の製造方法 | |
| JPH07226403A (ja) | 半導体装置の製造方法 | |
| JPH09115906A (ja) | 半導体装置の製造方法 | |
| JPH0524672B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010828 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |