JP2600593B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2600593B2 JP2600593B2 JP30137093A JP30137093A JP2600593B2 JP 2600593 B2 JP2600593 B2 JP 2600593B2 JP 30137093 A JP30137093 A JP 30137093A JP 30137093 A JP30137093 A JP 30137093A JP 2600593 B2 JP2600593 B2 JP 2600593B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- tungsten
- alloy
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置およびその
製造方法に関し、特にアルミニウム膜またはアルミニウ
ム合金から成るアルミニウム系配線とシリコン基板との
間にバリア層を有する半導体装置の電極配線およびその
形成方法に関する。
製造方法に関し、特にアルミニウム膜またはアルミニウ
ム合金から成るアルミニウム系配線とシリコン基板との
間にバリア層を有する半導体装置の電極配線およびその
形成方法に関する。
【０００２】
【従来の技術】半導体集積回路等において、半導体基板
上に形成される素子間や周辺回路をつなぐ、内部配線材
料としてアルミニウム合金（例えばＡｌ−Ｓｉ合金，Ａ
ｌ−Ｓｉ−Ｃｕ合金）が主に用いられている。不純物拡
散層上の配線では、アルミニウム合金膜と不純物拡散層
の間にバリア層と呼ばれる導電膜を形成するのが一般的
である。このバリア層とは、アルミニウム（Ａｌ）とシ
リコン（Ｓｉ）の相互拡散を抑え、半導体（Ｓｉ）基板
上に形成された不純物拡散層の侵食による半導体基板と
不純物拡散層との間の漏れ電流が増大するのを防ぐため
のものである。
上に形成される素子間や周辺回路をつなぐ、内部配線材
料としてアルミニウム合金（例えばＡｌ−Ｓｉ合金，Ａ
ｌ−Ｓｉ−Ｃｕ合金）が主に用いられている。不純物拡
散層上の配線では、アルミニウム合金膜と不純物拡散層
の間にバリア層と呼ばれる導電膜を形成するのが一般的
である。このバリア層とは、アルミニウム（Ａｌ）とシ
リコン（Ｓｉ）の相互拡散を抑え、半導体（Ｓｉ）基板
上に形成された不純物拡散層の侵食による半導体基板と
不純物拡散層との間の漏れ電流が増大するのを防ぐため
のものである。
【０００３】以下に、従来のバリア層を含む電極配線と
その製造方法について説明する。
その製造方法について説明する。
【０００４】図５に示す従来例は、半導体基板（Ｐ型シ
リコン基板１）の主面上に例えばＮ型の不純物拡散層４
および絶縁膜２を形成し、異方性エッチング等により不
純物拡散層を露出させた後、バリア層としてＴｉ−Ｗ合
金をターゲットとして用いるスパッタリング法によりＴ
ｉ−Ｗ合金膜８Ｃを形成したものである。このＴｉ−Ｗ
合金膜８Ｃの上にアルミニウム合金膜１０（例えばＡｌ
−Ｓｉ膜やＡｌ−Ｓｉ−Ｃｕ膜）を形成し、アルミニウ
ム合金膜１０，Ｔｉ−Ｗ合金膜８Ｃの２層膜の不要な部
分を異方性エッチング等により除去するとバリア層を有
する電極配線の形成が完了する。Ｔｉ−Ｗ合金膜の代り
に、バリア層としてタングステン膜やタングステンをタ
ーゲットとして用いる反応性スパッタリング法により形
成した窒化タングステン膜を用いたものも知られてい
る。
リコン基板１）の主面上に例えばＮ型の不純物拡散層４
および絶縁膜２を形成し、異方性エッチング等により不
純物拡散層を露出させた後、バリア層としてＴｉ−Ｗ合
金をターゲットとして用いるスパッタリング法によりＴ
ｉ−Ｗ合金膜８Ｃを形成したものである。このＴｉ−Ｗ
合金膜８Ｃの上にアルミニウム合金膜１０（例えばＡｌ
−Ｓｉ膜やＡｌ−Ｓｉ−Ｃｕ膜）を形成し、アルミニウ
ム合金膜１０，Ｔｉ−Ｗ合金膜８Ｃの２層膜の不要な部
分を異方性エッチング等により除去するとバリア層を有
する電極配線の形成が完了する。Ｔｉ−Ｗ合金膜の代り
に、バリア層としてタングステン膜やタングステンをタ
ーゲットとして用いる反応性スパッタリング法により形
成した窒化タングステン膜を用いたものも知られてい
る。
【０００５】また、図６に示す従来例は、Ｔｉ−Ｗ合金
膜８Ｄ膜の下にチタン膜５Ｃを設けた積層膜をバリア層
として用いている構造であり、特開平２−３１０９１９
号公報に開示されている。チタン膜とＴｉ−Ｗ合金膜は
いずれも、ＴｉとＴｉ−Ｗ合金をそれぞれターゲットと
して用いるスパッタリング法により順次に形成される。
また、不純物拡散層４とチタン膜５Ｃとの間にはチタン
シリサイド膜７Ｃ（ＴｉＳｉ2 膜）が形成され、不純物
拡散層４とアルミニウム合金膜１０との安定した電気的
接続を確保している。
膜８Ｄ膜の下にチタン膜５Ｃを設けた積層膜をバリア層
として用いている構造であり、特開平２−３１０９１９
号公報に開示されている。チタン膜とＴｉ−Ｗ合金膜は
いずれも、ＴｉとＴｉ−Ｗ合金をそれぞれターゲットと
して用いるスパッタリング法により順次に形成される。
また、不純物拡散層４とチタン膜５Ｃとの間にはチタン
シリサイド膜７Ｃ（ＴｉＳｉ2 膜）が形成され、不純物
拡散層４とアルミニウム合金膜１０との安定した電気的
接続を確保している。
【０００６】
【発明が解決しようとする課題】以上説明した従来例に
おいて、バリア層としてタングステン膜を用いたもの
は、バリア性が乏しく、シリコン基板のシリコンとアル
ミニウム系配線層のアルミニウムとの相互拡散を抑える
ことが不十分である。
おいて、バリア層としてタングステン膜を用いたもの
は、バリア性が乏しく、シリコン基板のシリコンとアル
ミニウム系配線層のアルミニウムとの相互拡散を抑える
ことが不十分である。
【０００７】バリア層としてＴｉ−Ｗ合金膜を用いるも
のは、タングステン膜よりはバリア性が優れている。し
かし、やはりバリア性に問題がある。半導体装置の動作
中にバリア性が劣化するが、それはチタンがアルミニウ
ムと反応し、Ａｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕなど、シリ
コンを含有する配線層中のシリコン濃度が低下し、基板
からのシリコンの拡散が起り易くなるためであると考え
られる。Ｔｉ−Ｗ合金膜とシリコン基板との間にチタン
シリサイド膜を形成したものは、コンタクト抵抗が低い
利点を有しているが、バリア性の劣化は前述のものと同
様である。
のは、タングステン膜よりはバリア性が優れている。し
かし、やはりバリア性に問題がある。半導体装置の動作
中にバリア性が劣化するが、それはチタンがアルミニウ
ムと反応し、Ａｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕなど、シリ
コンを含有する配線層中のシリコン濃度が低下し、基板
からのシリコンの拡散が起り易くなるためであると考え
られる。Ｔｉ−Ｗ合金膜とシリコン基板との間にチタン
シリサイド膜を形成したものは、コンタクト抵抗が低い
利点を有しているが、バリア性の劣化は前述のものと同
様である。
【０００８】窒化タングステン膜はバリア性は良好であ
るが、シリコンと直接接触させることはできない。それ
は窒素とシリコンとが反応するからである。
るが、シリコンと直接接触させることはできない。それ
は窒素とシリコンとが反応するからである。
【０００９】結局のところ、いずれのものも、アルミニ
ウム系配線層またはバリア層とシリコン基板との反応を
十分に防止することはできず、不純物拡散層とシリコン
基板とがＰＮ接合をなす場合、不純物拡散層が侵食され
て漏れ電流が増大するという問題点がある。
ウム系配線層またはバリア層とシリコン基板との反応を
十分に防止することはできず、不純物拡散層とシリコン
基板とがＰＮ接合をなす場合、不純物拡散層が侵食され
て漏れ電流が増大するという問題点がある。
【００１０】また、Ｔｉ−Ｗ合金をターゲットとして用
いるスパッタリング法によりＴｉ−Ｗ合金膜を形成した
り、タングステンをターゲットとして用いる反応性スパ
ッタリングにより窒化タングステン膜を形成すると、成
膜過程（スパッタリング装置の清掃作業を含む）でパー
ティクル（ゴミ）が多発して半導体装置の歩留りが大幅
に低下するという問題点がある。それは、Ｔｉ−Ｗ合金
膜や窒化タングステン膜は脆性が大きいからである。
いるスパッタリング法によりＴｉ−Ｗ合金膜を形成した
り、タングステンをターゲットとして用いる反応性スパ
ッタリングにより窒化タングステン膜を形成すると、成
膜過程（スパッタリング装置の清掃作業を含む）でパー
ティクル（ゴミ）が多発して半導体装置の歩留りが大幅
に低下するという問題点がある。それは、Ｔｉ−Ｗ合金
膜や窒化タングステン膜は脆性が大きいからである。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
シリコン基板上の所定の絶縁膜に設けられたコンタクト
孔部において、前記コンタクト孔底部で前記シリコン基
板に接合するチタンシリサイド膜と、前記チタンシリサ
イド膜上に設けられたＴｉ−Ｗ合金膜と、前記Ｔｉ−Ｗ
合金膜上に設けられた窒化チタン膜と、前記窒化チタン
膜を被覆するアルミニウム系膜とからなる電極配線を有
するというものである。
シリコン基板上の所定の絶縁膜に設けられたコンタクト
孔部において、前記コンタクト孔底部で前記シリコン基
板に接合するチタンシリサイド膜と、前記チタンシリサ
イド膜上に設けられたＴｉ−Ｗ合金膜と、前記Ｔｉ−Ｗ
合金膜上に設けられた窒化チタン膜と、前記窒化チタン
膜を被覆するアルミニウム系膜とからなる電極配線を有
するというものである。
【００１２】また、本発明の半導体装置の製造方法は、
シリコン基板上の所定の絶縁膜にコンタクト孔を形成す
る工程と、チタン膜およびタングステン膜を順次にスパ
ッタリング法により堆積したのち窒素またはアンモニア
雰囲気中で熱処理を行ない前記シリコン基板と前記チタ
ン膜とを反応させてチタンシリサイド膜を、前記チタン
膜と前記タングステン膜とを反応させてＴｉ−Ｗ合金膜
を、前記タングステン膜を熱窒化して窒化タングステン
膜をそれぞれ形成する工程と、アルミニウム系導電膜を
堆積したのちパターニングして電極配線を形成する工程
とを有するというものである。
シリコン基板上の所定の絶縁膜にコンタクト孔を形成す
る工程と、チタン膜およびタングステン膜を順次にスパ
ッタリング法により堆積したのち窒素またはアンモニア
雰囲気中で熱処理を行ない前記シリコン基板と前記チタ
ン膜とを反応させてチタンシリサイド膜を、前記チタン
膜と前記タングステン膜とを反応させてＴｉ−Ｗ合金膜
を、前記タングステン膜を熱窒化して窒化タングステン
膜をそれぞれ形成する工程と、アルミニウム系導電膜を
堆積したのちパターニングして電極配線を形成する工程
とを有するというものである。
【００１３】
【作用】本発明の半導体装置は、チタンシリサイド膜に
よる小さなコンタクト抵抗と、窒化タングステン膜によ
る良好なバリア性とＴｉ−Ｗ合金膜によるシリコン基板
と窒素との反応防止作用とを有している。また、本発明
の半導体装置の製造方法はより脆性の小さいチタン膜と
タングステン膜をスパッタリング法により形成するので
成膜程度でのパーティクルの発生が抑えられる。更に、
熱窒化によりタングステン膜を窒化するのと同時に、チ
タンシリサイド膜やＴｉ−Ｗ合金膜を形成するので隣接
する膜総合間の密着性がよりバリア膜を形成できる。
よる小さなコンタクト抵抗と、窒化タングステン膜によ
る良好なバリア性とＴｉ−Ｗ合金膜によるシリコン基板
と窒素との反応防止作用とを有している。また、本発明
の半導体装置の製造方法はより脆性の小さいチタン膜と
タングステン膜をスパッタリング法により形成するので
成膜程度でのパーティクルの発生が抑えられる。更に、
熱窒化によりタングステン膜を窒化するのと同時に、チ
タンシリサイド膜やＴｉ−Ｗ合金膜を形成するので隣接
する膜総合間の密着性がよりバリア膜を形成できる。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図１（ａ）〜（ｄ）は本発明の一実施例に
ついてその製造工程に沿って説明するための工程順断面
図である。
ついてその製造工程に沿って説明するための工程順断面
図である。
【００１６】まず、図１（ａ）に示すように、Ｐ型シリ
コン基板１にフィールド酸化膜を形成して素子形成領域
を区画し、図示しないトランジスタ等を形成する。ここ
では、Ｎ型不純物拡散層４にこれらのトランジスタ等を
代表させて図示する。続いて酸化シリコン系の層間絶縁
膜を堆積する。図には、フィールド酸化膜や層間絶縁膜
を代表して絶縁膜２として示してある。Ｎ型不純物拡散
層４上方の絶縁膜２部にコンタクト孔３を形成すること
によってＮ型不純物拡散層４の表面を露出させる。その
後、各種薬液や逆スパッタリング法によりＮ型不純物拡
散層４の表面を洗浄し、図１（ｂ）に示すように、スパ
ッタリング法でチタン（Ｔｉ）膜５を厚さ１００ｎｍ形
成する。さらに、図１（ｃ）に示すように、チタン（Ｔ
ｉ）膜５の上にスパッタリング法でタングステン（Ｗ）
膜６を厚さ１５０ｎｍ形成する。つづいて、ウェーハを
スパッタリング装置から取り出し、酸素の殆ど含まれな
い例えば１気圧のアンモニア雰囲気中で６０秒間熱処理
する。熱処理の温度は、８００℃から９００℃、特に８
５０℃が好ましい。この熱処理により、図１（ｄ）に示
すように、チタン（Ｔｉ）膜５とタングステン（Ｗ）膜
６の界面で合金化が起こってＴｉ−Ｗ合金膜が形成さ
れ、同時にタングステン（Ｗ）膜６の表面が窒化されて
窒化チタン膜９が形成され、チタン膜５とＮ型不純物拡
散層４とが反応してチタンシリサイド（ＴｉＳｉ2 ）層
７が形成される。続いて、Ａｌ−ＳｉまたはＡｌ−Ｓｉ
−Ｃｕなどのアルミニウム合金膜１０を堆積し、異方性
エッチングを行って電極配線の形成を終る。この電極配
線は、コンタクト孔３の底部では、チタンシリサイド膜
７、Ｔｉ−Ｗ合金膜８、窒化タングステン膜９およびア
ルミニウム合金膜１０の４層構造を有し、絶縁膜２上で
はチタンシリサイド膜７を除く３層構造を有している。
コン基板１にフィールド酸化膜を形成して素子形成領域
を区画し、図示しないトランジスタ等を形成する。ここ
では、Ｎ型不純物拡散層４にこれらのトランジスタ等を
代表させて図示する。続いて酸化シリコン系の層間絶縁
膜を堆積する。図には、フィールド酸化膜や層間絶縁膜
を代表して絶縁膜２として示してある。Ｎ型不純物拡散
層４上方の絶縁膜２部にコンタクト孔３を形成すること
によってＮ型不純物拡散層４の表面を露出させる。その
後、各種薬液や逆スパッタリング法によりＮ型不純物拡
散層４の表面を洗浄し、図１（ｂ）に示すように、スパ
ッタリング法でチタン（Ｔｉ）膜５を厚さ１００ｎｍ形
成する。さらに、図１（ｃ）に示すように、チタン（Ｔ
ｉ）膜５の上にスパッタリング法でタングステン（Ｗ）
膜６を厚さ１５０ｎｍ形成する。つづいて、ウェーハを
スパッタリング装置から取り出し、酸素の殆ど含まれな
い例えば１気圧のアンモニア雰囲気中で６０秒間熱処理
する。熱処理の温度は、８００℃から９００℃、特に８
５０℃が好ましい。この熱処理により、図１（ｄ）に示
すように、チタン（Ｔｉ）膜５とタングステン（Ｗ）膜
６の界面で合金化が起こってＴｉ−Ｗ合金膜が形成さ
れ、同時にタングステン（Ｗ）膜６の表面が窒化されて
窒化チタン膜９が形成され、チタン膜５とＮ型不純物拡
散層４とが反応してチタンシリサイド（ＴｉＳｉ2 ）層
７が形成される。続いて、Ａｌ−ＳｉまたはＡｌ−Ｓｉ
−Ｃｕなどのアルミニウム合金膜１０を堆積し、異方性
エッチングを行って電極配線の形成を終る。この電極配
線は、コンタクト孔３の底部では、チタンシリサイド膜
７、Ｔｉ−Ｗ合金膜８、窒化タングステン膜９およびア
ルミニウム合金膜１０の４層構造を有し、絶縁膜２上で
はチタンシリサイド膜７を除く３層構造を有している。
【００１７】アンモニア雰囲気中での熱処理を８５０
℃、３０秒程度にすると図２に示すようにチタン膜５Ａ
を残すことができ、絶縁膜２との密着性を一層良好にす
ることができる。
℃、３０秒程度にすると図２に示すようにチタン膜５Ａ
を残すことができ、絶縁膜２との密着性を一層良好にす
ることができる。
【００１８】また、アンモニア雰囲気の代りに、酸素の
殆ど含まれない大気圧の窒素雰囲気中で８５０℃、６０
秒程度の熱処理を行なうと、図３に示すように、窒化タ
ングステン膜９ＡとＴｉ−Ｗ膜８との間にタングステン
膜６Ａを介在させたものが得られる。この熱処理の時間
を３０秒程度にすれば、図４に示すように、更にチタン
膜５Ｂを残すことができる。タングステン膜を残すかど
うかは窒化タングステン膜のバリア性とタングステン膜
の低抵抗性との兼ね合いで決めればよい。
殆ど含まれない大気圧の窒素雰囲気中で８５０℃、６０
秒程度の熱処理を行なうと、図３に示すように、窒化タ
ングステン膜９ＡとＴｉ−Ｗ膜８との間にタングステン
膜６Ａを介在させたものが得られる。この熱処理の時間
を３０秒程度にすれば、図４に示すように、更にチタン
膜５Ｂを残すことができる。タングステン膜を残すかど
うかは窒化タングステン膜のバリア性とタングステン膜
の低抵抗性との兼ね合いで決めればよい。
【００１９】
【発明の効果】以上説明したように本発明は、シリコン
基板と接合するチタンシリサイド膜と、Ｔｉ−Ｗ合金膜
と、窒化タングステン膜とからなるバリア層をコンタク
ト部に有しているので、コンタクト抵抗が低くバリア性
の優れた電極配線を実現でき半導体装置の電気的特性と
信頼性を改善できる効果がある。また、このような電極
配線をチタン膜とタングステン膜とを順次にスパッタリ
ング法で堆積し、熱窒化を行なうことにより形成するの
で、Ｔｉ−Ｗ膜のスパッタリング法による成膜やＷの反
応性スパッタリングによる成膜に比較するとスパッタリ
ング装置内のパーティクルの発生が少ないので半導体装
置の歩留りや信頼性を改善することができる。
基板と接合するチタンシリサイド膜と、Ｔｉ−Ｗ合金膜
と、窒化タングステン膜とからなるバリア層をコンタク
ト部に有しているので、コンタクト抵抗が低くバリア性
の優れた電極配線を実現でき半導体装置の電気的特性と
信頼性を改善できる効果がある。また、このような電極
配線をチタン膜とタングステン膜とを順次にスパッタリ
ング法で堆積し、熱窒化を行なうことにより形成するの
で、Ｔｉ−Ｗ膜のスパッタリング法による成膜やＷの反
応性スパッタリングによる成膜に比較するとスパッタリ
ング装置内のパーティクルの発生が少ないので半導体装
置の歩留りや信頼性を改善することができる。
【図１】本発明の一実施例について説明するため（ａ）
〜（ｄ）に分図して示す工程順断面図である。
〜（ｄ）に分図して示す工程順断面図である。
【図２】一実施例の第１の変形の説明のための断面図で
ある。
ある。
【図３】一実施例の第２の変形の説明のための断面図で
ある。
ある。
【図４】一実施例の第３の変形の説明のための断面図で
ある。
ある。
【図５】従来例の説明のための断面図である。
【図６】他の従来例の説明のための断面図である。
１ Ｐ型シリコン基板 ２ 絶縁膜 ３ コンタクト孔 ４ Ｎ型不純物拡散層 ５，５Ａ，５Ｂ，５Ｃ チタン膜 ６，６Ａ，６Ｂ タングステン膜 ７，７Ａ，７Ｂ，７Ｃ チタンシリサイド膜 ８，８Ａ，８Ｂ，８Ｃ，８Ｄ Ｔｉ−Ｗ合金膜 ９，９Ａ，９Ｂ，９Ｃ 窒化タングステン膜 １０ アルミニウム合金膜
Claims (4)
- 【請求項１】 シリコン基板上の所定の絶縁膜に設けら
れたコンタクト孔部において、前記コンタクト孔底部で
前記シリコン基板に接合するチタンシリサイド膜と、前
記チタンシリサイド膜上に設けられたＴｉ−Ｗ合金膜
と、前記Ｔｉ−Ｗ合金膜上に設けられた窒化チタン膜
と、前記窒化チタン膜を被覆するアルミニウム系膜とか
らなる電極配線を有することを特徴とする半導体装置。 - 【請求項２】 チタンシリサイド膜とＴｉ−Ｗ合金膜と
の間にチタン膜が介在している請求項１記載の半導体装
置。 - 【請求項３】 Ｔｉ−Ｗ合金膜と窒化チタン膜との間に
タングステン膜が介在している請求項１または２記載の
半導体装置。 - 【請求項４】 シリコン基板上の所定の絶縁膜にコンタ
クト孔を形成する工程と、チタン膜およびタングステン
膜を順次にスパッタリング法により堆積したのち窒素ま
たはアンモニア雰囲気中で熱処理を行ない前記シリコン
基板と前記チタン膜とを反応させてチタンシリサイド膜
を、前記チタン膜と前記タングステン膜とを反応させて
Ｔｉ−Ｗ合金膜を、前記タングステン膜を熱窒化して窒
化タングステン膜をそれぞれ形成する工程と、アルミニ
ウム系導電膜を堆積したのちパターニングして電極配線
を形成する工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30137093A JP2600593B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30137093A JP2600593B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153716A JPH07153716A (ja) | 1995-06-16 |
| JP2600593B2 true JP2600593B2 (ja) | 1997-04-16 |
Family
ID=17896054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30137093A Expired - Lifetime JP2600593B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600593B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5913145A (en) * | 1997-08-28 | 1999-06-15 | Texas Instruments Incorporated | Method for fabricating thermally stable contacts with a diffusion barrier formed at high temperatures |
| US7829144B2 (en) | 1997-11-05 | 2010-11-09 | Tokyo Electron Limited | Method of forming a metal film for electrode |
| JPH11195621A (ja) * | 1997-11-05 | 1999-07-21 | Tokyo Electron Ltd | バリアメタル、その形成方法、ゲート電極及びその形成方法 |
| KR100477819B1 (ko) * | 1997-12-27 | 2005-06-29 | 주식회사 하이닉스반도체 | 반도체장치의장벽금속막형성방법 |
| JP4727012B2 (ja) * | 1998-03-24 | 2011-07-20 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| KR100525903B1 (ko) * | 1998-06-05 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR20000015077A (ko) * | 1998-08-27 | 2000-03-15 | 윤종용 | 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자 |
| KR100328826B1 (ko) * | 1999-07-09 | 2002-03-14 | 박종섭 | 반도체 소자의 배선형성방법 |
-
1993
- 1993-12-01 JP JP30137093A patent/JP2600593B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153716A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0843895B1 (en) | Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability | |
| JPH0778821A (ja) | 半導体装置およびその製造方法 | |
| JP3422055B2 (ja) | 半導体装置の電極配線 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| US20010030344A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0661177A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JP3056689B2 (ja) | 半導体装置及びその製造方法 | |
| JP2900522B2 (ja) | 半導体装置 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2761032B2 (ja) | 半導体装置 | |
| JP2918914B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0758110A (ja) | 半導体装置 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JP2945010B2 (ja) | 半導体装置 | |
| JP3017810B2 (ja) | 半導体装置の製造方法 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JP2723023B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62165342A (ja) | 半導体装置 | |
| JP2001085645A (ja) | 半導体ウエハ上に、金属−酸化物−金属のキャパシタを製造する方法 | |
| JPH04162531A (ja) | 半導体装置の製造方法 | |
| JPH03190223A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961119 |