KR100477819B1 - 반도체장치의장벽금속막형성방법 - Google Patents
반도체장치의장벽금속막형성방법 Download PDFInfo
- Publication number
- KR100477819B1 KR100477819B1 KR1019970075114A KR19970075114A KR100477819B1 KR 100477819 B1 KR100477819 B1 KR 100477819B1 KR 1019970075114 A KR1019970075114 A KR 1019970075114A KR 19970075114 A KR19970075114 A KR 19970075114A KR 100477819 B1 KR100477819 B1 KR 100477819B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gas
- barrier metal
- metal film
- sih
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 28
- 239000002184 metal Substances 0.000 title claims abstract description 28
- 230000004888 barrier function Effects 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000007789 gas Substances 0.000 claims abstract description 43
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 11
- 239000010937 tungsten Substances 0.000 claims abstract description 10
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 7
- -1 tungsten nitride Chemical class 0.000 claims abstract description 6
- 239000012495 reaction gas Substances 0.000 claims abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 14
- 230000008021 deposition Effects 0.000 abstract description 7
- 230000035515 penetration Effects 0.000 abstract description 6
- 230000008595 infiltration Effects 0.000 abstract description 3
- 238000001764 infiltration Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 제조 분야에 관한 것으로, 특히 1G DRAM급 이상의 차세대 고집적 반도체 장치의 장벽 금속막으로 적용 예정인 WNx막 기술에 관한 것이며, 화학기상증착 WNx막을 장벽 금속막으로 사용시 전기적 특성의 열화를 개선하는 반도체 장치의 장벽 금속막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 먼저 소정의 하부층 공정을 거친 웨이퍼의 접합 영역에 텅스텐실리사이드막(WSix)을 얇게 증착한 다음, 그 상부에 텅스텐질화막(WNx)을 증착하는 장벽 금속막 기술이다. 여기서, WSix막은 증착시 WF6 가스를 소오스 가스로 하며 SiH4 가스(또는 Si2H6, SiH2Cl2 가스)를 반응가스로 하는데 WF6 가스가 SiH4 가스에 의해 대부분 환원되므로 WF6 가스의 침투에 의한 접합 영역의 손상이 발생하지 않으며, 이후 WNx막(0.1〈 X〈 1) 증착시 소오스 가스인 WF6 가스의 침투를 방지하는 장벽으로 작용하게 되어 접합 영역의 손상을 방지할 수 있다. 또한, WSix막은 기판과의 오믹콘택을 제공한다.
Description
본 발명은 반도체 제조 분야에 관한 것으로, 특히 1G DRAM급 이상의 차세대 고집적 반도체 장치의 장벽 금속막으로 적용 예정인 WNx막 기술에 관한 것이다.
일반적으로, 금속배선 공정에는 금속과 실리콘 웨이퍼와의 계면 특성을 고려하여 장벽 금속막 증착 공정을 실시하게 된다. 현재의 금속배선 공정은 장벽 금속막으로서 티타늄나이트라이드(TiN)막을 증착하고, 그 상부에 배선금속으로서 알루미늄 또는 화학기상증착(CVD)법의 텅스텐 박막을 증착하는 방법을 사용하고 있다. 그러나, 현재 장벽 금속으로 사용되고 있는 물리기상증착(PVD)법에 의한 TiN 박막은 고단차의 콘택 구조에서는 콘택 바닥과 측면에서 열악한 단차피복성을 나타내기 때문에 1G DRAM급 이상의 고집적 반도체 장치에서는 적용하기 어렵다.
따라서, 단차피복성이 우수한 화학기상증착법을 사용한 장벽 금속 증착공정이 많이 연구되고 있으며, 그 중 하나가 WF6와 질소(N2) 또는 암모니아(HN3) 가스를 반응시켜 증착한 화학기상증착 WNx막(텅스텐질화막, 0.1〈 X〈 1)이다. 이러한 화학기상증착 WNx막은 소오스(source) 가스인 WF6 가스의 침투에 의한 실리콘 기판 상의 접합 영역의 손상을 유발하고, 기판과의 오믹콘택(ohmic contact) 형성에 문제가 있기 때문에 콘택 저항 및 누설전류 증가를 야기할 수 있다.
그리고, 이러한 문제점은 WNx막(0.1〈 X〈 1)을 장벽 금속막으로 사용하는 비트라인 또는 캐패시터 형성 공정에서도 발견되고 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로서, 화학기상증착 WNx막을 장벽 금속막으로 사용시 전기적 특성의 열화를 개선하는 반도체 장치의 장벽 금속막 형성방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, WF6 가스를 소오스 가스로 사용하며, SiH4 가스, Si2H6 가스, SiH2Cl2 가스 중 어느 하나를 반응 가스로 사용하는 화학기상증착법을 사용하여 반도체 기판상에 형성된 접합 영역에 콘택되는 텅스텐실리사이드막을 형성하는 제1 단계와, WF6-NH3-H2 또는 WF6-N2-H2 반응계를 사용한 화학기상증착법을 사용하여 상기 텅스텐실리사이드막 상에 텅스텐질화막을 형성하는 제2 단계를 포함하는 반도체 장치의 장벽 금속막 형성 방법이 제공된다.
본 발명은 먼저 소정의 하부층 공정을 거친 웨이퍼의 접합 영역에 텅스텐실리사이드막(WSix)을 얇게 증착한 다음, 그 상부에 텅스텐질화막(WNx)을 증착하는 장벽 금속막 기술이다. 여기서, WSix막은 증착시 WF6 가스를 소오스 가스로 하며 SiH4 가스(또는 Si2H6, SiH2Cl2 가스)를 반응가스로 하는데 WF6 가스가 SiH4 가스에 의해 대부분 환원되므로 WF6 가스의 침투에 의한 접합 영역의 손상이 발생하지 않으며, 이후 WNx막(0.1〈 X〈 1) 증착시 소오스 가스인 WF6 가스의 침투를 방지하는 장벽으로 작용하게 되어 접합 영역의 손상을 방지할 수 있다. 또한, WSix막은 기판과의 오믹콘택을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 소개한다.
첨부된 도면 도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 장치의 금속배선 형성 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.
우선, 도 1a에 도시된 바와 같이 소정의 하부층 공정을 마친 실리콘 기판(10) 상부에 층간 절연막(11)을 증착하고, 이를 선택 식각하여 콘택홀을 형성한다.
다음으로, 도 1b에 도시된 바와 같이 콘택홀이 형성된 후속 WNx막 증착시 소오스 가스인 WF6 가스의 실리콘 기판(10) 내로의 침투를 방지하고 오믹콘택(ohmic contact)을 제공하기 위하여 전체구조 상부에 텅스텐실리사이드(WSix)막(12)을 30∼300Å의 얇은 두께로 증착한다. 이때, WSix막(12)의 증착은 WF6 가스를 소오스 가스로 하며 SiH4 가스(또는 Si2H6, SiH2Cl2 가스)를 반응가스로 하는 화학기상증착 방식을 사용한다. 이때, WF6 가스가 SiH4 가스에 의해 대부분 환원되므로 WF6 가스의 침투에 의한 접합 영역의 손상이 발생하지 않는다.
계속하여, 도 1c에 도시된 바와 같이 WF6-NH3-H2 또는 WF6-N2-H2 반응계를 사용한 화학기상증착법으로 50 내지 1000Å 두께의 WNx막(0.1〈 X〈 1)(13)을 증착한다. 이때, WNx막(13) 증착을 위한 화학기상증착법으로는 열반응을 이용한 화학기상증착법 또는 플라즈마를 이용한 화학기상증착(PECVD)법을 사용할 수 있으며, 상술한 WSix막(12)과 인-시츄(in-situ) 방식으로 증착할 수 있다. 여기서, WSix막(12)이 WNx막(13) 증착시 소오스 가스인 WF6 가스의 침투를 방지하는 장벽으로 작용하게 되어 접합 영역의 손상을 방지할 수 있다.
이어서, 도 1d에 도시된 바와 같이 배선금속막인 알루미늄(Al)막(14)을 증착하여 콘택을 매립하고 금속배선을 형성한다.
첨부된 도면 도 2는 본 발명의 다른 실시예에 따라 형성된 반도체 장치의 금속배선 단면을 도시한 것으로, 본 발명의 다른 실시예는 상술한 일실시예에서 도 1d에 도시된 공정까지 진행한 다음, 도 2에 도시된 바와 같이 전체구조 상부에 화학기상증착 방식의 텅스텐(W)막을 증착하고 이를 전면 식각 또는 화학·기계적 연막(CMP)법을 사용하여 에치백하여 콘택 플러그(24)를 형성한 다음, 계속하여 알루미늄막(25)을 증착하는 공정에 본 발명에 따른 장벽 금속막을 적용한 것이다. 미설명 도면 부호 '20'은 실리콘 기판, '21'은 층간 절연막, '22'는 WSix막, '23'은 WNx막을 각각 나타낸 것이다.
또한, 본 발명은 금속배선 공정뿐만이 아니라 비트라인, 캐패시터 등에서 WNx막을 사용할 경우에도 적용할 수 있다.
상술한 실시예는 배선금속으로서 알루미늄막을, 콘택 플러그 금속으로서 텅스텐막을 사용하는 공정을 일례로 하여 설명하였으나, 각각 Al, W, Cu, Au, Ag 등의 금속 재료를 사용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서와 같이 본 발명은 WNx막 하부에 WSix막을 제공함으로서 화학기상증착 WNx막의 문제점인 WF6 가스의 침투에 의한 접합 영역의 손상을 방지하고 기판과의 오믹콘택을 제공함으로써 콘택 저항과 누설전류를 감소시켜 콘택에서의 전기적 특성을 개선할 수 있으며, 이로 인하여 반도체 장치의 신뢰도를 향상시킬 수 있다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 장치의 금속배선 형성 공정도.
도 2는 본 발명의 다른 실시예에 따라 형성된 반도체 장치의 금속배선 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 실리콘 기판 11 : 층간 절연막
12 : Ti막 13 : WNx막
14 : 알루미늄막
Claims (3)
- WF6 가스를 소오스 가스로 사용하며, SiH4 가스, Si2H6 가스, SiH2Cl2 가스 중 어느 하나를 반응 가스로 사용하는 화학기상증착법을 사용하여 반도체 기판상에 형성된 접합 영역에 콘택되는 텅스텐실리사이드막을 형성하는 제1 단계와,WF6-NH3-H2 또는 WF6-N2-H2 반응계를 사용한 화학기상증착법을 사용하여 상기 텅스텐실리사이드막 상에 텅스텐질화막을 형성하는 제2 단계를 포함하는 반도체 장치의 장벽 금속막 형성방법.
- 제1항에 있어서,상기 텅스텐질화막은 열반응을 이용한 화학기상증착법 또는 플라즈마를 이용한 화학기상증착법을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 장벽 금속막 형성방법.
- 제1항에 있어서,상기 제1 단계 및 제2 단계는 인-시츄 방식으로 수행하는 것을 특징으로 하는 반도체 장치의 장벽 금속막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075114A KR100477819B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체장치의장벽금속막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075114A KR100477819B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체장치의장벽금속막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990055202A KR19990055202A (ko) | 1999-07-15 |
| KR100477819B1 true KR100477819B1 (ko) | 2005-06-29 |
Family
ID=37303141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970075114A KR100477819B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체장치의장벽금속막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100477819B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665230B1 (ko) | 2005-10-24 | 2007-01-09 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593125B1 (ko) * | 2000-06-30 | 2006-06-26 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930006885A (ko) * | 1991-09-03 | 1993-04-22 | 문정환 | 반도체 소자의 금속배선 방법 |
| KR940021758A (ko) * | 1993-03-31 | 1994-10-19 | 김형준 | 텅스텐 박막의 증착 방법 |
| JPH07153716A (ja) * | 1993-12-01 | 1995-06-16 | Nec Corp | 半導体装置およびその製造方法 |
| JPH07161659A (ja) * | 1993-12-07 | 1995-06-23 | Nec Corp | 半導体装置およびその製造方法 |
| KR960005798A (ko) * | 1994-07-27 | 1996-02-23 | 김광호 | 저저항 콘택을 갖는 비트라인 및 그 제조방법 |
-
1997
- 1997-12-27 KR KR1019970075114A patent/KR100477819B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930006885A (ko) * | 1991-09-03 | 1993-04-22 | 문정환 | 반도체 소자의 금속배선 방법 |
| KR940021758A (ko) * | 1993-03-31 | 1994-10-19 | 김형준 | 텅스텐 박막의 증착 방법 |
| JPH07153716A (ja) * | 1993-12-01 | 1995-06-16 | Nec Corp | 半導体装置およびその製造方法 |
| JPH07161659A (ja) * | 1993-12-07 | 1995-06-23 | Nec Corp | 半導体装置およびその製造方法 |
| KR960005798A (ko) * | 1994-07-27 | 1996-02-23 | 김광호 | 저저항 콘택을 갖는 비트라인 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665230B1 (ko) | 2005-10-24 | 2007-01-09 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990055202A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220935B1 (ko) | 메탈 콘택 형성방법 | |
| US6251775B1 (en) | Self-aligned copper silicide formation for improved adhesion/electromigration | |
| US20070066060A1 (en) | Semiconductor devices and fabrication methods thereof | |
| US6359160B1 (en) | MOCVD molybdenum nitride diffusion barrier for CU metallization | |
| KR100338941B1 (ko) | 반도체소자의 컨택 형성방법 | |
| KR100477819B1 (ko) | 반도체장치의장벽금속막형성방법 | |
| KR100402428B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6579789B2 (en) | Method for fabricating metal wiring and the metal wiring | |
| KR100477840B1 (ko) | 반도체장치의장벽금속막형성방법 | |
| US20050101120A1 (en) | Method of forming local interconnect barrier layers | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100499401B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR19980057024A (ko) | 반도체 장치의 금속배선 형성 방법 | |
| KR100691935B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100560292B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100275331B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100525903B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0144021B1 (ko) | 텅스텐 접합층을 이용한 콘택홀 매립 방법 | |
| KR100721195B1 (ko) | 반도체 소자의 듀얼 다마신 금속 배선 형성 방법 | |
| KR100257153B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR20000015238A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR19990003564A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |