KR100275331B1 - 반도체소자의금속배선형성방법 - Google Patents
반도체소자의금속배선형성방법 Download PDFInfo
- Publication number
- KR100275331B1 KR100275331B1 KR1019970075728A KR19970075728A KR100275331B1 KR 100275331 B1 KR100275331 B1 KR 100275331B1 KR 1019970075728 A KR1019970075728 A KR 1019970075728A KR 19970075728 A KR19970075728 A KR 19970075728A KR 100275331 B1 KR100275331 B1 KR 100275331B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- film
- forming
- pecvd
- tungsten nitride
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 42
- 239000002184 metal Substances 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 74
- 239000010937 tungsten Substances 0.000 claims abstract description 74
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 43
- -1 tungsten nitride Chemical class 0.000 claims abstract description 31
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052709 silver Inorganic materials 0.000 claims abstract description 10
- 239000004332 silver Substances 0.000 claims abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 8
- 238000011065 in-situ storage Methods 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 4
- 238000005546 reactive sputtering Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 49
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 금속배선 콘택홀이 형성된 반도체기판 상부에 WNx을 형성하고, 상기 텅스텐질화막 상부에 PECVD 텅스텐막을 형성한 다음, 상기 콘택홀을 매립하는 CVD 텅스텐막을 형성하고, 상기 CVD 텅스텐막, PECVD 텅스텐막 및 WNx( 0<X<1 ) 을 전면식각하여 상기 콘택홀을 매립하는 콘택플러그를 CVD 텅스텐막, PECVD 텅스텐막 및 WNx( 0<X<1 ) 의 적층구조로 형성한 다음, 상기 콘택플러그에 접속되는 금속배선층을 형성하는 공정으로 단차피복성이 우수한 PECVD 텅스텐 질화막을 콘택홀 표면에 형성하여 금속배선층인 CVD 텅스텐막의 균일한 성장을 가능하게 하고 다른 금속배선층인 은의 확산을 방지함으로써 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 물리기상증착 방법중에서 스퍼터링방법으로 반도체기판에 금속박막을 형성하는 기술로, 금속배선의 불순물이 반도체기판으로 확산되는 방지하는 기술에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금이나 은 및 구리 등을 배선재료로 하여 물리기상증착 ( Physical Vapor Deposition, 이하에서 PVD 라 함 ) 방법이나 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법이 가장 널리 이용되고 있다.
도시되진 않았으나, 종래기술에 따른 반도체소자의 금속배선 형성방법은 다음과 같다.
먼저, 금속배선 콘택홀을 반도체기판 상부에 형성하고, 상기 콘택홀의 표면에 PVD 방법으로 티타늄질화막을 증착하여 확산방지막을 형성한다.
그리고, 상기 콘택홀을 매립하는 금속배선 물질을 패터닝하여 금속배선을 형성한다.
그러나, 1 기가 디램 ( giga DRAM ) 이상의 고집적 반도체소자는 고단차의 콘택구조를 필요로하여 콘택홀의 측벽과 저부에 열악한 단차피복비를 갖게 되어 PVD 방법으로 형성된 확산방지막은 그 역할을 충실히 수행하지 못하는 단점이 있다.
이를 해결하기 위하여 종래에는 단차피복성이 우수한 CVD 방법으로 확산방지막을 형성하는 형성하였다.
예를들면, WF6와 질소 또는 암모니아 가스를 반응시켜 CVD WNx박막을 증착하고 이를 확산방지막으로 사용하였다. 그러나, 상기 CVD WNx박막을 후속공정으로 형성되는 금속배선, 즉 CVD W 의 접합층으로 사용하는 경우에 있어서, 사일렌가스나 수소가스를 이용한 WF6환원반응으로 CVD W 막을 성장시키는 경우는 CVD W 의 핵성장이 이루어지지않아 균일한 W 막의 증착이 어려운 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 수소가스를 이용한 WF6환원반응으로 CVD W 막을 증착하되, 한 반응기 내에서 인-시튜 ( in-situ ) CVD 방법으로 W/WNX적층구조를 형성하여 금속배선을 특성을 향상시키는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e 는 본 발명의 제1실시예에 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2a, 도 2b 및 도 3a, 도 3b 는 본 발명의 제2,3실시예에 반도체소자의 금속배선 형성방법을 도시한 단면도.
<도면의주요부분에대한부호의설명>
11,31,41 : 반도체기판 13,33,43 : 평탄화절연막
15,37,49 : 텅스텐질화막 17 : PECVD 텅스텐막
19 : CVD 텅스텐막 21 : 금속배선층
25,35,45 : 콘택홀 47 : 배선홈
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
금속배선 콘택홀이 형성된 반도체기판 상부에 WNx( 0<X<1 ) 을 일정두께 형성하는 공정과,
상기 텅스텐질화막 상부에 PECVD 텅스텐막을 일정두께 형성하는 공정과,
상기 콘택홀을 매립하는 CVD 텅스텐막을 형성하는 공정과,
상기 CVD 텅스텐막, PECVD 텅스텐막 및 WNx( 0<X<1 ) 을 전면식각하여 상기 콘택홀을 매립하는 콘택플러그를 CVD 텅스텐막, PECVD 텅스텐막 및 WNx( 0<X<1 ) 의 적층구조로 형성하는 공정과,
상기 콘택플러그에 접속되는 금속배선층을 형성하는 공정을 포함하는 것을 제1특징으로한다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
금속배선 콘택홀 또는 배선홈이 형성된 반도체기판 상부에 PECVD 텅스텐질화막을 형성하는 공정과,
상기 콘택홀을 포함한 전체표면상부에 금속배선층인 은(Ag)을 형성하는 공정을 포함하는 것을 제2특징으로한다.
이상의 목적을 달성하기 위한 본 발명의 원리는, 먼저 소장의 공정을 거친 웨이퍼의 콘택 접합부에 반응성 스퍼터링방법이나 CVD 법에 의한 텅스텐 질화막을 증착한다. 이때, CVD 로 텅스텐 질화막을 증착하면 한 반응기 내에서 인-시튜로 텅스텐 막까지 증착이 가능하게 된다. 텅스텐질화막이 증착된 기판을 반응기로 옮긴 후 수소분위기로 플라즈마를 형성시키기 위한 일정압력을 유지시킨 후 RF 전력를 사용하여 플라즈마를 턴-온 ( turn on ) 시킨다. 이후, 수소 플라즈마 내에 WF6가스를 일정량 유입시키면 수소 플라즈마에 의해 WF6가 환원되어 PECVD 텅스텐 막이 기판에 증착된다. 이러한 PECVD 텅스텐 증착공정은 플라즈마에 의한 이온 충돌효과가 발생하여 기판에 상관없이 우수한 접착력을 나타내게 되며, 또한 텅스텐질화막 상부에서도 균일한 텅스텐 막이 증착된다. 이렇게 PECVD 텅스텐은 콘택 바닥과 측면에서 텅스텐질화막을 완전히 덮을 정도로 소자의 두께를 증착한 다음 RF파워를 턴-오프 ( turn-off ) 시키고 WF6의 유입을 막아 PECVD 텅스텐 증착공정을 끝내게 된다. 이후 다시 열적인 CVD 텅스텐으로 콘택홀을 매립하고 배선이 가능한 소정의 두께를 증착하여 텅스텐의 증착을 완료한다. 이와같이 열적인 CVD 텅스텐으로 콘택 매립과 배선을 하는 이유는 실험결과 열적인 CVD 텅스텐 막이 PECVD 텅스텐 막에 비하여 증착속도가 빠르고 비저항이 낮으며 콘택 매립특성이 우수하기 때문이다. 이렇게 증착한 CVD 텅스텐막은 배선에 직접 사용할 수도 있고 전면식각공정을 실시하여 콘택만 텅스텐으로 매립하고 알루미늄, 구리 및 은 등의 비저항이 금속을 증착하여 배선을 완성할 수도 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1e 는 본 발명의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 평탄화절연막(13)을 형성한다. 이때, 상기 평탄화절연막(13)은 반도체기판(11) 상부에 워드라인, 비트라인 및 캐패시터를 형성하고 그 상부를 평탄화시켜 형성한 것으로, 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BPSG 라 함 ) 와 같이 유동성이 우수한 절연물질로 형성한다.
그리고, 금속배선 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 평탄화절연막(13)을 식각하여 콘택홀(25)을 형성한다. (도 1a)
그 다음에, 상기 콘택홀(25)을 포함한 전체표면상부에 텅스텐 질화막 ( WNx; 0<X<1 ) (15)을 인-시튜 공정으로 일정두께 형성한다.
이때, 상기 텅스텐 질화막(15)은 WF6-NH3-H2또는 WF6-N2-H2반응계를 사용한 CVD 방법으로 100 ∼ 1000 Å 정도의 두께로 형성한다. 또한, 상기 텅스텐질화막(15)은 반응성 스퍼터링방법으로 형성할 수도 있다. (도 1b)
그 다음에, 상기 텅스텐 질화막(15) 상부에 PECVD 텅스텐막(17)을 100 ∼ 1000 Å 정도의 두께로 형성하되, 수소플라즈마와 WF6반응을 이용하여 인-시튜 공정으로 형성한다. (도 1c)
그리고, 콘택홀(25)을 포함한 전체표면상부에 열적인 CVD 텅스텐막(19)을 형성한다. 이때, 상기 열적인 CVD 텅스텐막(19)은 수소와 WF6를 열반응시켜 1000 ∼ 10000 Å 정도의 두께로 형성한다. (도 1d)
그 다음에, 상기 CVD 텅스텐막(19)을 평탄화식각하여 상기 콘택홀(25)을 매립하는 텅스텐질화막(15), PECVD 텅스텐막(17) 및 CVD 텅스텐막(19)으로 형성된 콘택플러그를 형성한다.
그리고, 전체표면상부에 금속배선층(21)을 1000 ∼ 10000 Å 정도의 두께로 형성한다. 이때, 상기 금속배선층(21)은 알루미늄, 구리 또는 은 과 같은 물질을 사용할 수 있다. (도 1e)
여기서, 상기 도 1d 의 공정까지 실시하여 상기 CVD 텅스텐막(19)을 금속배선층으로 사용할 수도 있다.
그리고, 상기 텅스텐질화막(15), PECVD 텅스텐막(17) 및 열적인 텅스텐막(19)은 하나의 반응기 내에서 형성한다.
도 2a, 도 2b 그리고 도 3a, 도 3b 는 본 발명의 제1,2실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도로서, 0.18 ㎛ 이하 세대의 소자에서 금속배선 재료로서 비저항이 가장낮은 은(Ag)을 적용하는 경우를 도시한다.
먼저, 반도체기판(31,41) 상부에 평탄화절연막(33)을 형성한다. 이때, 상기 평탄화절연막(33,43)은 반도체기판(31,41) 상부에 워드라인, 비트라인 및 캐패시터를 형성하고 그 상부를 평탄화시켜 형성한 것으로, 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BPSG 라 함 ) 와 같이 유동성이 우수한 절연물질로 형성한다.
그리고, 금속배선 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 평탄화절연막(33,43)을 식각하여 콘택홀(35,45)을 형성하거나 배선홈(47)을 형성한다. (도 2a, 도 3a)
그 다음에, 전체표면상부에 PECVD WNx( 0.5≤X≤0.9 )(37,49)을 80 ∼ 300 Å 정도의 두께로 증착한다. 이때, 상기 PECVD WNx( 0.5≤X≤0.9 )(37,49)는 WF6-N2-H2반응계를 이용하여 형성한 것으로, 250 ∼ 450 ℃ 정도의 온도에서 RF 전력을 200 ∼ 300 와트로 하여 형성된 수소가스와 질소가스 플라즈마에 WF6기체를 플로우시켜 형성한 것이다.
이때, 상기 질소가스와 수소가스의 유량비를 변화시킴으로써 조성비 및 구조를 변화시킬 수 있다. 여기서, 질소가스와 수소가스의 유량비를 0.2 ∼ 1 사이로 하여 비정질 구조나 비정질의 입계구조를 갖는 텅스텐질화막(37,49)을 형성한다. (도 2b, 도 2b)
후속공정으로 상기 콘택홀(35,45)과 배선홈(47)을 매립하는 은(Ag)을 형성한다. 이때, 은은 CVD 방법으로 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 단차피복성이 우수한 PECVD 텅스텐 질화막을 콘택홀 표면에 형성하여 금속배선층으로 CVD 텅스텐막을 사용하는 경우 성장을 균일하게 하고, 금속배선층으로 은을 사용하는 경우 기판의 불순물 확산을 방지하는 확산방지막으로 사용되어 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.
Claims (13)
- 반도체기판 상부에 금속배선 콘택홀이 구비된 평탄화절연막을 형성하는 공정과,전체표면 상부에 텅스텐 질화막(WNx( 0<X<1 ))을 소정 두께 형성하는 공정과,상기 텅스텐질화막 상부에 PECVD 텅스텐막을 인-시튜방법으로 소정 두께 형성하는 공정과,전체표면 상부에 상기 금속배선 콘택홀이 매립되도록 CVD 텅스텐막을 인-시시튜방법으로 형성하는 공정과,상기 CVD 텅스텐막, PECVD 텅스텐막 및 WNx( 0<X<1 )을 전면식각하여 상기 콘택홀을 매림하는 콘택플러그를 형성하되, 상기 콘택플러그 상기 평탄화절연막을 식각장벽으로 사용한 식각공정으로 형성하는 공정과,상디 콘택플러그에 접속되는 금속배선층을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 텅스텐질화막(WNx( 0<X<1 )) 은 WF6-NH3-H2반응계나 WF6-N2-H2반응계를 이용한 CVD 공정으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 텅스텐질화막(WNx( 0<X<1 )) 은 WF6-NH3-H2반응계나 WF6-N2-H2반응계를 이용한 PECVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 텅스텐질화막(WNx( 0<X<1 )) 은 반응성 스퍼터링방법으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 텅스텐질화막(WNx( 0<X<1 )) 은 100 ∼ 1000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항 내지 제 4 항에 있어서,상기 텅스텐질화막(WNx( 0<X<1 )) 은 티타늄막이나 텅스텐막을 100 ∼ 1000 Å 두께로 증착한 다음, 그 상부에 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항 또는 제 8 항에 있어서,상기 PECVD 텅스텐막은 수소플라즈마와 WF6반응을 이용하여 100 ∼ 1000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 CVD 텅스텐막은 수소와 WF6의 열반응을 이용하여 CVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 반도체기판 상부에 금속배선 콘택홀 또는 배선홈이 구비된 평탄화절연막을 형성하는 공정과,전체표면 상부에 PECVD 텅스텐질화막을 형성하는 공정과,상기 PECVD 텅스텐질화막 상부에 금속배선층인 은(Ag)은 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 9 항에 있어서,상기 PECVD 텅스텐질화막은 WF6-N2-H2반응계를 이용하여 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
- 제 9 항에 있어서,상기 PECVD 텅스텐질화막은 질소가스와 수소가스의 유량비를 0.2 ∼ 1로 하여 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
- 제 9 항 내지 제 14 항에 있어서,상기 PECVD 텅스텐질화막은 비정질 구조 또는 비정질의 입계구조를 갖는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
- 제 9 항에 있어서,상기 은은 CVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075728A KR100275331B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체소자의금속배선형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075728A KR100275331B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체소자의금속배선형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990055773A KR19990055773A (ko) | 1999-07-15 |
| KR100275331B1 true KR100275331B1 (ko) | 2001-02-01 |
Family
ID=40524670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970075728A KR100275331B1 (ko) | 1997-12-27 | 1997-12-27 | 반도체소자의금속배선형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100275331B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090032949A1 (en) * | 2007-08-02 | 2009-02-05 | Micron Technology, Inc. | Method of depositing Tungsten using plasma-treated tungsten nitride |
-
1997
- 1997-12-27 KR KR1019970075728A patent/KR100275331B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990055773A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5918149A (en) | Deposition of a conductor in a via hole or trench | |
| US5895267A (en) | Method to obtain a low resistivity and conformity chemical vapor deposition titanium film | |
| US6696368B2 (en) | Titanium boronitride layer for high aspect ratio semiconductor devices | |
| US9269586B2 (en) | Selective metal deposition over dielectric layers | |
| US6579789B2 (en) | Method for fabricating metal wiring and the metal wiring | |
| KR100275331B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100499401B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100256825B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| US6316355B1 (en) | Method for forming metal wire using titanium film in semiconductor device having contact holes | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20020002608A (ko) | 반도체소자의 비트라인 형성 방법 | |
| KR100273140B1 (ko) | 반도체소자의초미세콘택형성방법 | |
| KR100560292B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100223332B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR20040058949A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20000075302A (ko) | 다단계 알루미늄 스퍼터링을 이용한 반도체 소자의 금속배선형성방법 | |
| KR100231732B1 (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR20020002602A (ko) | 반도체소자의 비트라인 형성 방법 | |
| KR100223748B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20020002576A (ko) | 반도체소자의 비트라인 형성 방법 | |
| KR20020002086A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20000003456A (ko) | 반도체 소자의 알루미늄 금속배선 형성방법 | |
| KR20040001872A (ko) | 텅스텐막을 이용한 반도체소자의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |