KR20000003456A - 반도체 소자의 알루미늄 금속배선 형성방법 - Google Patents

반도체 소자의 알루미늄 금속배선 형성방법 Download PDF

Info

Publication number
KR20000003456A
KR20000003456A KR1019980024698A KR19980024698A KR20000003456A KR 20000003456 A KR20000003456 A KR 20000003456A KR 1019980024698 A KR1019980024698 A KR 1019980024698A KR 19980024698 A KR19980024698 A KR 19980024698A KR 20000003456 A KR20000003456 A KR 20000003456A
Authority
KR
South Korea
Prior art keywords
vapor deposition
aluminum film
film
aluminum
physical vapor
Prior art date
Application number
KR1019980024698A
Other languages
English (en)
Inventor
김헌도
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980024698A priority Critical patent/KR20000003456A/ko
Publication of KR20000003456A publication Critical patent/KR20000003456A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 기술에 관한 것으로, 반도체 소자의 제조 공정 중 알루미늄 금속배선 형성방법에 관한 것이며, 막 표면의 거칠음 없이 층덮힘 특성을 개선할 수 있는 반도체 소자의 알루미늄 금속배선 형성방법을 제공하는데 그 목적이 있다. 본 발명은 PVD법 및 CVD법을 연속적으로 사용하여 콘택홀 프로파일을 따라 최대한 균일하고 얇게 알루미늄을 증착한 후, 이 알루미늄 위에 다시 저온 PVD 알루미늄을 연속적으로 증착하고, 고온 PVD 알루미늄을 증착하는 기술이다. 즉, 본 발명은 저온 PVD 공정의 단점인 콘택 내부에서의 불연속 증착을 CVD 공정으로 없애고 초기 연속 알루미늄 층을 PVD + CVD 알루미늄으로 이루어 보이드와 같은 매립 불량에 의한 문제를 해결하며, 상기의 초기 PVD + CVD 알루미늄 합금층 증착후 이단계 저온/고온 PVD 알루미늄 증착을 통해 표면 거칠기 문제를 해결할 수 있다.

Description

반도체 소자의 알루미늄 금속배선 형성방법
본 발명은 반도체 기술에 관한 것으로, 반도체 소자의 제조 공정 중 알루미늄 금속배선 형성방법에 관한 것이다.
금속배선 형성시 주배선 재료로서 가장 널리 사용되고 있는 알루미늄막(알루미늄 합금)은 주로 스퍼터링(sputtering)과 같은 물리기상증착(PVD) 방식을 사용하여 증착하고 있다.
그러나, 소자의 초고집적화에 따라 콘택홀 크기가 감소하면서 콘택홀 내부에 알루미늄을 완전하게 매립하기가 매우 힘들어졌다. 콘택홀 내부에서의 불연속적 증착은 콘택 내부에 동공(void)이 형성되어 금속배선의 신뢰도에 악영향을 주게 된다.
이에 따라, 층덮힘(step coverage) 특성을 향상시키기 위하여 근래에는 화학기상증착(CVD) 방식의 알루미늄 증착 공정이 개발되었으며, 최근에는 이러한 CVD 알루미늄 증착 공정의 장점을 이용하여 PVD법과 CVD법을 혼용한 알루미늄 금속배선 형성 기술이 제안되었다. 그러나, 이 경우 층덮힘성은 개선되는 반면, 알루미늄막 표면의 거칠기가 문제가 되어 금속배선 마스크 공정을 불안정하게 하는 문제점이 있었다.
본 발명은 막 표면의 거칠음 없이 층덮힘 특성을 개선할 수 있는 반도체 소자의 알루미늄 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 알루미늄 금속배선 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 층간절연막
3 : 장벽 금속막 4 : PVD 알루미늄막
5 : CVD 알루미늄막 6 : 저온/고온 PVD 알루미늄막
상기 기술적 과제를 이루기 위하여 본 발명으로부터 제공되는 특징적인 반도체 장치의 알루미늄 금속배선 형성방법은 층간절연막을 관통하여 소정의 도전층을 노출시키는 개구부를 형성하는 단계; 전체구조 표면을 따라 제1 물리기상증착 알루미늄막을 증착하는 단계; 상기 제1 물리기상증착 알루미늄막 표면을 따라 화학기상증착 알루미늄막을 증착하는 단계; 및 상기 화학기상증착 알루미늄막 상에 제2 물리기상증착 알루미늄막을 증착하되, 저온/고온의 이단계로 나누어 증착하는 단계를 포함하여 이루어진다.
본 발명은 PVD법 및 CVD법을 연속적으로 사용하여 콘택홀 프로파일을 따라 최대한 균일하고 얇게 알루미늄을 증착한 후, 이 알루미늄 위에 다시 저온 PVD 알루미늄을 연속적으로 증착하고, 고온 PVD 알루미늄을 증착하는 기술이다. 즉, 본 발명은 저온 PVD 공정의 단점인 콘택 내부에서의 불연속 증착을 CVD 공정으로 없애고 초기 연속 알루미늄 층을 PVD + CVD 알루미늄으로 이루어 보이드와 같은 매립 불량에 의한 문제를 해결하며, 상기의 초기 PVD + CVD 알루미늄 합금층 증착후 이단계 저온/고온 PVD 알루미늄 증착을 통해 표면 거칠기 문제를 해결할 수 있다.
이하, 본 발명의 용이한 실시를 위하여 본 발명의 바람직한 실시예를 소개한다.
첨부된 도면 도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 알루미늄 금속배선 형성 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.
우선, 도 1a에 도시된 바와 같이 실리콘 기판(1) 상에 층간절연막(2)을 형성하고, 이를 선택 식각하여 금속 콘택홀을 형성한 다음, 전처리 공정을 통해 콘택 부분에 형성된 자연산화막을 제거하고, 스퍼터링 장치를 이용하여 장벽 금속막(3)을 증착한다. 이때, 장벽 금속막(3)으로는 TiN, WN, TaN과 같은 나이트라이드 화합물(nitride compound) 또는 TiSiN, WSiN과 같은 실리나이트라이드 화합물(silinitride compound) 등이 사용될 수 있다.
다음으로, 도 1b에 도시된 바와 같이 장벽 금속막(3)이 증착된 전체구조 표면을 따라 PVD 알루미늄막(4) 및 CVD 알루미늄막(5)을 증착한다. 이들 초기 알루미늄막(4, 5)의 증착은 1000Å 이하의 두께로 실시하며, 가능한 PVD 알루미늄은 가급적 25℃ 이하에서 CVD 알루미늄은 250℃ 이하의 온도에서 진행한다.
계속하여, 도 1c에 도시된 바와 같이 초기 알루미늄막(4, 5) 증착 후, 진공의 파괴없이 고온 고진공으로 유지된 스퍼터링 챔버로 이동시키고, 웨이퍼의 가열없이 10㎾ 이상의 높은 전원을 사용하여 짧은 시간 동안 저온 PVD 알루미늄막을 증착한 다음, 충분한 웨이퍼 가열 시간을 가진 후 5㎾ 이하의 낮은 전원을 사용하여 고온 PVD 알루미늄막을 증착하여 콘택홀을 완전히 매립하는 평탄화된 알루미늄막(6)을 형성한다. 이때, 저온/고온 PVD 알루미늄막(6)의 증착은 하나의 증착 챔버에서 실시할 수도 있고, 저온과 고온으로 유지된 2개의 증착 챔버에서도 실시 가능하다. 또한, 증착 온도는, 저온 PVD 알루미늄막의 경우에는 고온으로 유지된 챔버이지만 웨이퍼의 가열없이 높은 전원으로 실시하기 때문에 상온∼100℃의 온도에서 실시하고, 고온 PVD 알루미늄막의 증착은 콘택홀의 단차비에 따라 400∼550℃의 온도에서 실시한다.
이후, 마스크 공정 및 식각 공정을 진행하여 알루미늄 금속배선을 디파인한다. 이때, 마스크 공정의 안정성을 확보 위하여 TiN막과 같은 반사방지막을 사용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 전술한 실시예에서는 기판 상에 콘택되는 금속배선 형성 공정을 일례로 하여 설명하였으나, 본 발명의 기술적 원리는 다층 금속배선 형성 공정 등에 적용될 수 있다.
전술한 본 발명에 의하면 미세 콘택홀에서도 알루미늄막의 우수한 층덮힘성을 확보할 수 있으며, 알루미늄막 표면의 거칠기가 개선되어 금속배선 마스크 작업을 안정화하는 효과가 있어 금속배선의 신뢰도를 높일 수 있다.

Claims (5)

  1. 층간절연막을 관통하여 소정의 도전층을 노출시키는 개구부를 형성하는 단계;
    전체구조 표면을 따라 제1 물리기상증착 알루미늄막을 증착하는 단계;
    상기 제1 물리기상증착 알루미늄막 표면을 따라 화학기상증착 알루미늄막을 증착하는 단계; 및
    상기 화학기상증착 알루미늄막 상에 제2 물리기상증착 알루미늄막을 증착하되, 저온/고온의 이단계로 나누어 증착하는 단계
    를 포함하여 이루어진 반도체 장치의 알루미늄 금속배선 형성방법.
  2. 제 1 항에 있어서,
    노출된 상기 전도층을 덮는 장벽 금속막을 형성하는 단계를 더 포함하여 이루어진 반도체 장치의 알루미늄 금속배선 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 물리기상증착 알루미늄막 및 상기 화학기상증착 알루미늄막이 1000Å을 넘지 않는 두께로 증착되는 것을 특징으로 하는 반도체 장치의 알루미늄 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 제2 물리기상증착 알루미늄막의 저온 증착은 적어도 10㎾의 전원을 사용하여 상온 내지 100℃의 온도에서 이루어지는 반도체 장치의 알루미늄 금속배선 형성방법.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 제2 물리기상증착 알루미늄막의 고온 증착은 5㎾를 넘지 않는 전원을 사용하여 400 내지 550℃의 온도에서 이루어지는 반도체 장치의 알루미늄 금속배선 형성방법.
KR1019980024698A 1998-06-29 1998-06-29 반도체 소자의 알루미늄 금속배선 형성방법 KR20000003456A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024698A KR20000003456A (ko) 1998-06-29 1998-06-29 반도체 소자의 알루미늄 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024698A KR20000003456A (ko) 1998-06-29 1998-06-29 반도체 소자의 알루미늄 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20000003456A true KR20000003456A (ko) 2000-01-15

Family

ID=19541226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024698A KR20000003456A (ko) 1998-06-29 1998-06-29 반도체 소자의 알루미늄 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20000003456A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002522A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002522A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 금속 배선 형성 방법

Similar Documents

Publication Publication Date Title
US5677238A (en) Semiconductor contact metallization
KR0148325B1 (ko) 반도체 소자의 금속 배선 형성방법
US6048792A (en) Method for manufacturing an interconnection structure in a semiconductor device
US6391778B1 (en) Contact/via force fill techniques and resulting structures
US7224065B2 (en) Contact/via force fill techniques and resulting structures
KR20000003456A (ko) 반도체 소자의 알루미늄 금속배선 형성방법
KR20030050062A (ko) 반도체 소자의 구리 배선 형성방법
KR100268788B1 (ko) 반도체소자의 금속배선 형성방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR19980060526A (ko) 반도체 소자의 금속 배선 형성방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR940011732B1 (ko) 반도체장치의 제조방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100275331B1 (ko) 반도체소자의금속배선형성방법
KR20020058430A (ko) 반도체소자의 배선 형성방법
KR100256825B1 (ko) 반도체소자의 금속배선 형성방법
KR100219509B1 (ko) 반도체장치의 금속층 형성방법
KR100560292B1 (ko) 반도체 소자의 금속배선 형성 방법
KR20030048618A (ko) 반도체 소자의 구리 배선 형성 방법
KR100276566B1 (ko) 반도체소자의금속배선형성방법
KR0171323B1 (ko) 반도체 소자의 금속배선 형성방법
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법
KR20010004257A (ko) 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법
KR960026241A (ko) 반도체 소자 제조방법
KR20010059547A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination